Vous êtes sur la page 1sur 10

NOMBRES: Javier Emilio zarate Neira

13190170

1.Indique la diferencia entre los latches y los flip-flops


Los latch (enganchado) son dispositivos biestables, los cuales poseen dos estados estables,
es decir, pueden mantenerse fijo en cualquiera de sus dos estados. Esto se logra mediante la
realimentacin mutua entre dos compuertas lgicas del mismo tipo. Mediante este
caracterstico arreglo, se logra que una entrada sea el complemento lgico de la otra
entrada. Los estados son 1 logico y 0 logico. Dependiendo del estado de la salida,
normalmente Q, se dice que el latch esta o no habiltado.
Los latchs poseen adems entradas habilitadoras y cualquier cambio que ocurre en la
entrada y que queremos reflejar en la salida, debe ocurrir cuando el latch se encuentra
habilitado, esto es, cuando la entrada denominada enabble permite el paso de
informacin. El nombre latch(enganchado) viene de ah, debido a que mientras la
compuerta no este habilitada, va a tener la misma salida que tuvo antes, mantendr su
valor(se enganchara). En la entrada habilitadora, ingresan pulsos. Dependiendo de si el
latch se habilita para estado bajo o alto, el latch cambiara solo cuando el enabble se
encuentra en alto o bajo.
Por su parte, el flip flop tiene un mecanismo parecido al latch, con la excepcin de que la
entrada habilitadora no afecta de la misma forma al latch interno. En los flip flop la entrada
habilitadora solo afecta en el instante en que dicho pulso cambia de nivel. Se define el
instante en que una seal cambia de nivel como flanco, que idealmente es un intervalo que
tiende hacia cero. Una manera sencilla de entender un detector de flancos es con el sigte
sencillo.

Observamos que en el circuito, la seal de entrada es una seal de tipo reloj, que puede ser
en general de cualquier forma, pero que en la salida se forma un tren de impulsos (en
teora), los cuales se pueden entender como pulsos con un tiempo en alto sumamente bajo,
que tiende a cero.

2. Explicar la diferencia entre circuitos con entradas sncronas y con entradas


asncronas.
Las entradas sncronas necesitan de una seal adicional la cual condiciona su efecto en la salida, es
decir, la cual permite o habilita (de manera similar como en las compuertas lgicas) su
funcionamiento. Esta entrada puede ser una seal que se habilite deshabilite en 1 o en 0, o de lo
contrario puede ser una entrada que se encuentra habilitada solo en los flancos (ascendente o
descendente). A diferencia de las entradas sncronas, las entradas asncronas funcionan durante
todo el tiempo, es decir, poseen una mayor jerarqua debido a que siempre se encuentran
habilitadas, y por lo tanto, pueden cambiar el estado de la salida del flip flop en cualquier momento.
Sus entradas pueden estar habilitadas en estado alto o bajo, en la mayora de casos para los flip
flops se encuentran habilitados en estado bajo, por lo tanto su simbologa es la siguiente:

y CLR
o SET
y RESET

PRE

Debido a que las salidas en los flip flops en estado sncrono (al margen de las entradas asncronas)
permanecen o mantienen constante su valor de salida por un intervalo de tiempo, siendo este valor
el periodo de la seal de reloj, se dice que son elementos de memoria, porque almacenan un valor
aun cuando ya no se encuentre presente en la entrada. A diferencia de las entradas sncronas que se
usan principalmente como caracterstica fundamental de memoria del flip flop, las entradas
asncronas se usan para determinar condiciones iniciales, las cuales permiten obtener valores
iniciales con los cuales podamos empezar el anlisis. Comnmente las entradas asncronas se
encuentran deshabilitadas, ya que su efecto solo sirve para borrar la memoria o preestablecerla y no
permite almacenar valores

5. Explique para qu se utilizan las entradas de asncronas ( Preset -Clear ) ( Set


Reset ) en los flip-flops?.
En los Flip-Flops que acabamos de ver, tambin se pueden encontrar entradas asncronas,
estas son entradas que pueden variar el estado del Flip-Flop independientemente del reloj,
por lo tanto no necesitan de algn instante para reflejarse hacia la salida, tienen una mayor
jerarqua que las entradas sncronas, por lo tanto, prevalecen sobre ellas. Su efecto anula el
de la entrada del reloj, normalmente se usa para asignar un valor incial, o asignar un valor
independientemente de sus dems entradas. Se denominan de inicializacin (PRE) y
borrado (CLR) de activacin directa. Un nivel activo en la entrada de inicializacin
(preset) pone a SET el dispositivo, y un nivel activo en la entrada de borrado (clear) lo pone
en estado RESET.
Si queremos que el Flip-Flop funcione sncronamente, debemos desactivar estas entradas
colocndolas en un nivel ALTO.Se debe tomar la precaucin de que ambas entradas no

estn habilitadas al mismo tiempo, ya que esto originaria una respuesta no valida, ya que
estara en SET y en RESET al mismo tiempo.
En la siguiente tabla de verdad vemos el efecto de las entradas asncronas sobre el flip flop:
Tabla de verdad del FF Tipo "J - K" con entradas Asncronas
(Las "X" significan que no importa el estado actual de esa entrada).(El FF tiene una entrada
de Reloj que funciona con TPP)(Las entradas asncronas con activas ALTAS)

7.

Realizar 7. Realizar las siguientes conversiones:


a.- Utilizando un flip_flop J-K obtenga el tipo D y el
tipo T.
b.- Utilizando un flip_flop D obtenga el tipo T.
c.- Utilizando el Latch tipo D obtenga un Flip_Flop tipo D.
Utilizando mapas de Karnaugh, obtenga las ecuaciones caractersticas a partir de las
tablas de verdad para los biestables D y T
Flip-flop T
El flip-flop tipo T es una versin simplificada del flip-flop JK. Tal y como se observa en la
figura, se obtiene directamente del JK conectando juntas las entradas J y K. La designacin
"T" para este flip-flop es consecuencia de la caracterstica de cambio de estado de este flipflop (toggle). Cuando T = 1, entonces J = K = 1 y el flip-flop cambiara de estado (cambiara
de estado indefinidas veces mientras que el reloj sea 1).Cuando T = 0, entonces J = K = 0 y
el flip-flop permanece en el estado en el que se encontraba.

La ecuacin del
estado siguiente
(Qn+1) de un flipflop T en funcin de sus entradas actuales (T y Qn) es:

Flip-flop D.
El flip-flop tipo D es una modificacion del flip-flop Jk . La entrada D se aplica
directamente a la entrada J, y su complemento a la entrada K. El nombre de flip-flop D
viene como consecuencia de su capacidad de transferir "datos"desde la linea de entrada a la
salida, siempre que los pulsos de reloj lo permitan. Cuando D es 0, se activa R' y el flip-flop
pasa a Q = 0; mientras que, cuando D es 1, se activa S'y el flip-flop pasa a Q = 1. En ambos
casos, la entrada se transmite a la salida.

Latch D con entrada de

habilitacin.

Existe otro tipo de latch con


entrada de habilitacin que se
denomina latch D. Se
diferencia del latch S-R en que
slo tiene una entrada (D), adems de la de habilitacin (E). La figura muestra el diagrama,
el smbolo lgico y la tabla de verdad de este tipo de latch.

Al
igual que antes, cuando la entrada de habilitacin E est a nivel bajo las seales S y R
estarn a nivel alto y la salida del circuito no variar (modo memoria). Si la habilitacin
est activa, la entrada D determina el valor de las seales S y R . Si D es 1 S ser 0 y R
1, lo que realizar el SET del circuito (Q=1) . Si D es 0 S ser 1 y R 0, lo que
pondr el circuito a RESET (Q=0).
En resumen cuando la habilitacin (E) est activa la salida Q toma el valor de la entrada D,
y cuando est desactiva, la salida permanece en su estado anterior.
Flip-flop D disparado por flanco.
Su comportamiento es similar al del latch D descrito con anterioridad, la salida del flipflop
tipo D se igualar a la entrada en el instante en el que se produzca el flanco ascendente o
descendente (segn el tipo de flip-flop) de la seal de reloj (CLK). En la Figura se observa
el smbolo lgico y la tabla de verdad de un flip-flop tipo D disparado por flanco
ascendente.

El funcionamiento de un flip-flop D disparado por flanco ascendente se resume en la Figura

La principal diferencia radica en que un latch responde al nivel (ya sea alto o bajo) de
una seal de reloj, mientras que un Flip-Flop solo lo hace nicamente en las transiciones
(ascendentes o descendentes).

8. Muestre los smbolos de los flip-flops de acuerdo a la norma ANSI/IEEE y a la


norma IEC. Presentar los diagramas esquemticos de los C.I. utilizados en esta
prctica, as como sus tablas de verdad.
FLIP FLOP JK
Es verstil y es uno de los tipos de flip-flops ms usados. Su funcionamiento es idntico al
del flip-flop S-R en las condiciones SET, RESET y de permanencia de estado. La diferencia
est en que el flip-flop J-K no tiene condiciones no validas como ocurre en el S-R.
Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto y bajo),
cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser activadas:
J: El grabado (set en ingls), puesta a 1 nivel alto de la salida.
K: El borrado (reset en ingls), puesta a 0 nivel bajo de la salida.
Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras
la ltima operacin de borrado o grabado. A diferencia del biestable RS, en el caso de
activarse ambas entradas a la vez, la salida adquirir el estado contrario al que tena.
La ecuacin caracterstica del FLIP FLOP JK que describe su comportamiento es:

La tabla de verdad es:


J

Qsiguiente
0

X=no importa

FLIP FLOP T (Toggle)


Smbolo normalizado: Biestable T activo por flanco de subida.
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo). El biestable T cambia
de estado ("toggle" en ingls) cada vez que la entrada de sincronismo o de reloj se dispara
mientras la entrada T est a nivel alto. Si la entrada T est a nivel bajo, el biestable retiene
el nivel previo. Puede obtenerse al unir las entradas de control de un biestable JK, unin
que se corresponde a la entrada T.
La ecuacin caracterstica del FLIP FLOP T que describe su comportamiento es:

y la tabla de verdad:
T

Qsiguiente

FLIP FLOP D (Data o Delay)


Smbolos normalizados: Biestables D a) activo por nivel alto y b) activo por flanco de
subida.
El flip-flop D resulta muy til cuando se necesita almacenar un nico bit de datos (1 o 0).
Si se aade un inversor a un flip-flop S-R obtenemos un flip-flop D bsico. El
funcionamiento de un dispositivo activado por el flanco negativo es, por supuesto, idntico,
excepto que el disparo tiene lugar en el flanco de bajada del impulso del reloj. Recuerde
que Q sigue a D en cada flanco del impulso de reloj.
Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto y bajo), cuya
salida adquiere el valor de la entrada D cuando se activa la entrada de sincronismo, C. En
funcin del modo de activacin de dicha entrada de sincronismo, existen dos tipos: Activo
por nivel (alto o bajo), tambin denominado registro o cerrojo (latch en ingls).Activo por
flanco (de subida o de bajada). La ecuacin caracterstica del biestable D que describe su
comportamiento es:
Q siguiente=D y su tabla de verdad:
D

Qsiguiente

X=no importa
FLIP-FLOPS RS
Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se indica por los circulitos
de las entradas R y S. Los flip-flop tienen dos salidas complementarias, que se denominan
Q y 1, la salida Q es la salida normal y 1 = 0.
El flip-flop RS se puede construir a partir de puertas lgicas. A continuacin mostraremos
un flip-flop construido a partir de dos puertas NAND, y al lado veremos su tabla de verdad
correspondiente.

Qsiguiente

X=no importa
9.
Tpicamente, las hojas de especificaciones de los fabricantes especifican cuatro tipos
de retardos asociados con los flip-flop. Nombrar y describir cada uno de ellos.
PARAMETROS DE LOS FLIP FLOPS:
Cabe destacar una serie de parmetros, ms o menos normalizados, relativos a la
temporizacin de las diferentes seales que intervienen en la conmutacin de los flip-flops.
De ellos cabe destacar los siguientes:
Tiempo de establecimiento (SET UP TIME). Es el minimo tiempo en el que debe
permanecer constante la entrada de un flip flop antes del flanco activo de reloj para
funcionar
correctamente.

Tiempo de mantenimiento (HOLD TIME). Es el minimo tiempo en el que debe


permanecer constante la entrada despus del flanco activo de reloj.
.

Tiempo de retardo o propagacin. Es el tiempo que transcurre desde el flanco activo del
reloj para que la salida quede estable.