Instituto Tecnolgico de Tapachula

Ing. Electromecnica
Electrnica de potencia aplicada
Transistores FET y MOSFETS
Integrantes
Angel Alexis Vzquez Limn
Josu Antonio Vzquez Flores
Franklin Mijal Camacho Len
Abimael E. Reyes Fernndez

INDICE
1.. Introduccin

2-3. Transistor de efecto de campo

4-6Construccin y caractersticas de los JFETs

7-8 Clasificacin de los JFETS

9-10....Funcionamiento de los JFETS

11-12..Configuracin de los JFETS

13-15....Polarizacin de los JFETS

16.. Introduccin al MOSFETS

17-18. Estructura y caractersticas de los MOSFETS

19....Clasificacin de los MOSFETS

20..Funcionamiento y aplicaciones MOSFETS

21.....Conclusin

22.....Referencias Bibliogrficas

Introduccin
Los transistores son un invento muy importante para la electrnica, ya que con
ellos se han implementado en muchos aparatos, radios, televisiones, etc Pero
hay gran variedad de transistores, en este caso, en dicho trabajo se platicar
sobre los transistores de efecto de campo, en este apartado veremos los
transistores FETS y MOSFETS, que entre ambos hay muchas similitudes, cada
una con diferentes caractersticas.
El objetivo principal de este trabajo es dar a conocer sobre estos 2 tipos de
transistores y que quede claro los conceptos y funcionamientos de cada uno,
lograrlos identificar para as continuar con la teora de transistores que se
avecinan en los siguientes apartados.

Transistor de efecto de campo

Introduccin al FET
El transistor de efecto de campo (FET) (por sus siglas en ingls field efect
transistor) Es un dispositivo de 3 terminales que se utiliza para diversas
aplicaciones, en gran parte, similares a la del transistor BJT. Aunque existen
diferencias importantes entre los 2 tipos de dispositivos, tambin que tienen
muchas similitudes.
La principal diferencia entre los 2 tipos de transistores es el hecho de que el
transistor BJT es un dispositivo controlado por corriente como se describe en la
siguiente figura (5.1a) mientras que el transistor JFET es un dispositivo controlado
por voltaje, como se muestra en la figura (5.1b). En otras palabras, la corriente Ic
de la figura 5.1(a) es una funcin directa del nivel Ib. Para el FET la corriente I
ser una funcin de voltaje VGS aplicado al circuito de entrada, como se muestra
en la figura 5.1(b). En cada caso, la corriente del circuito de salida se controla por
un parmetro del circuito de entrada, en un caso con un nivel de corriente y en el
otro, con voltaje aplicado.

Fig. 5.1(a)

fig 5.1(b)

As como existen transistores bipolares pnp y npn, tambin hay transistores de

efecto de campo, canal n y canal p. Sin embargo, es importante recordar que el
transistor BJT es un dispositivo bipolar, el prefijo bi, indica que el nivel de
conduccin est en funcin de dos portadores de carga: los electrones y los
huecos. El FET es un dispositivo unibipolar que depende nicamente de la
conduccin de electrones (canal n) o de huecos (canal p).
El termino efecto de campo en el nombre asignado, merece cierta explicacin.
Todos estamos familiarizados con la capacidad de un imn permanente para traer
limaduras de metal haca el imn sin necesidad de un contacto real. El campo
2

magntico del imn permanente envuelve las limaduras y las atrae haca el imn
mediante un esfuerzo por parte de las lneas de flujo magntico con objeto de que
sean las ms cortas posibles. Para el caso del FET, se establece un campo
elctrico mediante las cargas presentes, que controlar la trayectoria conduccin
del circuito de salida, sin la necesidad de un contacto directo entre las cantidades
controladoras y controladas.
En este trabajo se presentarn 2 tipos de FETS: El transistor de efecto de campo
de unin (JFET) y el efecto de transistor de efecto de campo metal-oxidosemiconductor (MOSFET). A su vez las categoras (MOSFET) en los tipos
decremental e incremental, mismos que se describirn. El transistor MOSFET se
ha convertido en uno de los dispositivos ms importantes utilizados en el diseo y
construccin de los circuitos integrados para computadoras digitales. Su
estabilidad trmica entre otras caractersticas generales lo hace muy popular en el
diseo de circuitos de computadoras. Sin embargo en un elemento discreto en un
encapsulado tpico de sombrero de copa se debe manejar con cuidado.

Construccin y caractersticas de los JFETs

Como se indic anteriormente, el JFET es un dispositivo de 3 terminales, con una
terminal capaz de controlar la corriente entre las otras 2, en el anlisis del
transistor BJT, se utiliz el transistor npn para la mayora de las secciones de
anlisis y diseo, y luego se dedic solo a una seccin al impacto del uso de un
JFET del canal p.
La construccin bsica del JFET del canal n se muestra en la figura 5.2 .Observe
que la mayor parte de la estructura es el material del tipo n que forma el cana
entre la capas integradas de material tipo p. La parte superior del canal del tipo n
se encuentra conectada por medio de un contacto hmico una terminal referida
como drenaje (D), mientras que el extremo inferior del mismo material se conecta
por medio de un contacto hmico a una terminal referida como fuente (s).
Los
dos
materiales
tipo p se
encuentran
conectados
entre s y
tambin con
la terminal
de
compuerta
G

En
raras
ocasiones las analogas son perfectas y a veces pueden causar conclusiones; sin
embargo la analoga del agua es la figura 5.3 proporciona cierto significado del
control del JFET a travs de la terminal de compuerta de la terminologa de a las
terminales del dispositivo. Las terminales del drenaje y de la fuente se
encuentran en los extremos opuestos del canal n como se presenta en la figura
5.2 por que la terminologa est definida para el flujo de electrones

VGS = 0V , VPS algn valor positivo

La construccin bsica del JFET de canal-n se muestra en la figura 1. Observe

que la mayor parte de la estructura es el material tipo n que forma el canal entre
las capas difundidas en material tipo p. El extremo superior del canal tipo n se
conecta mediante contacto hmico a la terminal denominada como drenaje (drain)
(D), mientras que el extremo inferior del mismo material se conecta por medio de
contacto hmico a la terminal llamada la fuente (source) (S). Los dos materiales
tipo p se encuentran conectados juntos y al mismo tiempo hacia la terminal de
compuerta (gate) (Q). Por tanto, esencialmente el drenaje y la fuente se conectan
en esencia a los extremos del canal tipo n y la compuerta, a las dos capas del
material tipo p. En ausencia de cualquiera de los potenciales aplicados, el JFET
tiene dos uniones p-n bajo condiciones sin polarizacin. El resultado es una regin
de agotamiento en cada unin, como se ilustra en la figura 1, que se parece a la
misma regin de un diodo bajo condiciones sin polarizacin. Recurdese tambin
que una regin de agotamiento es aquella regin carente de portadores libres y
por lo tanto incapaces de permitir la conduccin a travs de la regin.

Figura 1. Estructura fsica de un JFET

canal n.

Figura 1. Estructura fsica de un JFET canal n.

En la figura 2 se ha aplicado un voltaje positivo VDS y a travs del canal y la
compuerta se ha conectado en forma directa a la fuente para establecer la
5

condicin VGS = 0 V. El resultado es que las terminales de

fuente se hallan al mismo potencial y hay una regin de
agotamiento en el extremo inferior de cada material
semejante a la distribucin de las condiciones sin
polarizacin de la figura 1. En el instante que el
VDD ( = VDS) se aplica, los electrones sern
atrados hacia la terminal de drenaje,
estableciendo la corriente convencional iD con
direccin definida de la figura 2. La
trayectoria del flujo de carga revela con
claridad que las corrientes de fuente y drenaje son
equivalentes (iD = Is). Bajo las condiciones que
aparecen en la figura 2, el flujo de carga es
relativamente permitido y limitado nicamente por la
resistencia del canal n entre el drenaje y la fuente.

compuerta

p,
voltaje
la

Figura 2.Operacin del JFET en un circuito externo.

En lo general las principales caractersticas de los FETs son

1.- Alta impedancia de entrada
2.- Se logran altas escalas de integracin en circuitos integrados
3.- Se pueden utilizar como memorias digitales al almacenar en su capacitancia
informacin en forma de voltaje
4.- Se pueden utilizar como resistores controlados por voltaje en la regin hmica
de trabajo
5.- Su condicin de trabajo depende menos de la temperatura que la del BJT
6.- Presentan la capacidad de manejar grandes corrientes
7.- Pueden conmutar a altas velocidades
8.- Son sensibles a la esttica

Clasificacin
Estos transistores poseen dos regiones de polarizacin fundamentales: la regin
lineal (o de triodo) y la regin de saturacin (o de estrangulamiento).
Transistor Canal N
6

Transistor Canal P

Funcionamiento
En cada uno de los tipos de JFET la polarizacin entre la compuerta y la fuente
debe ser tipo inverso permitindose como valores lmite 0 volts para disminuir la
8

resistividad del canal al mnimo y un voltaje denominado voltaje de apagado para

incrementar al mximo la resistividad del mismo
Existe adems un voltaje mximo entre compuerta y fuente que de excederse
daara dielctricamente al dispositivo.
Para explicar el principio de funcionamiento de los JFET nos referiremos a un
JFET canal N en el cual inicialmente se provoca mediante un corto circuito que el
voltaje VGS = 0V. Bajo esta condicin se comienza a variar desde cero el voltaje
VDS lo cual provocar que la tensin entre las terminales de drenaje y compuerta
polaricen en forma inversa la unin entre dichas terminales crendose un campo
elctrico que empobrece la cantidad de portadores de carga entre estas dos
terminales como se muestra en la figura. Este empobrecimiento no ocurre hacia el
terminal de fuente debido a que el VGS = 0V.

Hasta antes de que las regiones enrarecidas de carga alcancen a tocarse se dice
que la cantidad de corriente es aproximadamente proporcional al voltaje VDS
razn por la cual se le conoce a esta regin como regin hmica, sin embargo un
vez que se alcanzan a tocar se dice que el canal se ha estrangulado o que se ha
alcanzado la corriente de saturacin IDSS, el voltaje que crea esta condicin se le
conoce como VPO o VDSS (Voltaje de estrangulamiento). Si en los circuitos
anteriores se aplica un voltaje inverso entre compuerta y fuente como lo muestra
la Figura , ser necesario aplicar un VDS mayor para lograr la condicin de
estrangulamiento y el valor de la corriente de drenaje ser menor como lo
muestran las curvas caractersticas de un JFET canal N mostradas en la siguiente
grfica :

La construccin de las curvas de respuesta de los JFET se puede llevar a cabo

por medio del circuito que se muestra en la figura siguiendo el procedimiento que
se detalla a continuacin:

a.- Ajuste a cero el valor de la Fuente que excita el circuito compuerta fuente.
b.- Ajuste a cero el valor de la Fuente que excita el circuito drenaje fuente y
posteriormente
Empiece a incrementarlo hasta 20 Volts registrando los valores que reportan los
medidores de corriente de drenaje y voltaje drenaje fuente.
c.- Grafique los valores obtenidos en un sistema coordenado VDS VS ID
manifestando que dicha curva corresponde a la familia cuyo parmetro es VGS =
0
d.- Decremento el valor de VGS hasta 0.1V y contine con el paso b. y el paso c.
- una vez graficados estos nuevos valores disminuya sucesivamente el voltaje
VGS en pasos de 0.1 V hasta lograr que el JFET no permita el flujo de corriente a
pesar de incrementar el voltaje drenaje fuente.
De las grficas anteriormente obtenidas se pueden identificar las diversas
regiones de trabajo de JFET siendo estas:

10

Configuracin de JFET
Los circuitos bsicos que se utilizan para polarizar los BJT se pueden emplear
para los MOSFET. EL JFET tiene el inconveniente de que la tensin VGS debe ser
negativa en un NJFET (positiva en un PJFET) que exige unos circuitos de
polarizacin caractersticos para este tipo de dispositivos. En este apartado se
presentan uno de los circuitos ms utilizados: polarizacin simple fija (Figura
153), se utiliza una fuente de tensin externa para generar una VGS<0.

CONFIGURACIN DE AUTO POLARIZACIN.

La configuracin de autopolarizacin (figura 154), la cada de tensin en la
resistencia RS debida a ID permite generar una VGS<0.

Figura 154. Autopolarizacin de un NJFET. (a) Diagrama circuito. (b) Ecuaciones

analticas. (c) Representacin grfica del punto de trabajo.
11

POLARIZACIN MEDIANTE DIVISOR DE VOLTAJE.

Tal como lo hicimos para el BJT, la polarizacin del JFET se puede realizar por
divisor de voltaje.
Su construccin bsica es exactamente la
misma, pero el anlisis en DC es muy diferente.
Puesto que, la corriente de la compuerta (IG) es
de cero amperios mientras que para el BJT la
corriente de la base (IB) afecta los niveles de
DC de la corriente y del voltaje tanto para el
circuito de entrada como el de salida. Pues IB
proporcionaba la relacin entre el circuito de
entrada y el de salida mientras que el VGS har
lo mismo para el JFET.
Figura 155. Polarizacin por divisor de voltaje de un JFET

Entonces, realizando el anlisis de la misma forma que para un BJT, tenemos:

VG = R2 * VDD / R1 + R2 (5.1)
Luego, aplicando las leyes de Kirchhoff, y teniendo en cuenta que IR2 = IR1,
entonces podremos encontrar el valor del voltaje de la compuerta: VG.
VG VGS VRS = 0 (5.2)
VGS = VG VRS
Sustituyendo a VRS = IS * RS = IDRS, tenemos:
VGS = VG IDRS (5.3)
Los valores VG y RS los fija la red. Y la ecuacin No. 5.3 corresponde a una lnea
recta en el plano de ID VGS.
Cuando ID sea cero el valor
de VGS ser igual a VG y
cuando VGS sea cero, ID ser
igual a la relacin VG sobre
RS.
De acuerdo a la figura No. 5.4,
si RS se incrementa, entonces
la recta cruzar por un valor
menor de ID cuando VGS sea
cero. Pero esto ocasionar niveles menores de estabilidad de los ID y ms
negativos de VGS.
12

Figura 156. Grfica de JFET polarizado por divisor de voltaje.

Polarizacin del FET

Existen diversas formas de polarizacin para el FET, dos de las que ms se
emplean son:
1.- La Auto polarizacin
2.- La polarizacin por divisor de voltaje
Ambas formas de polarizacin se obtienen al resolver simultneamente la
ecuacin del circuito compuerta-fuente con la ecuacin de Shockley que rige al
JFET y a los MOSFET decremental.
En el circuito de la figura se muestra una auto polarizacin, en
ella se puede observar que con el simple hecho de conectar
un resistor entre compuerta y tierra, el potencial de la
compuerta adquiere la tensin de 0 Volts, de tal forma que al
circular una corriente ID a travs de la resistencia RS obligara
a que la tensin existente entre compuerta y fuente sea de
signo negativo esto es VGS < 0 Volts con lo cual se estar en
condiciones de empobrecer el canal como lo requiere la
polarizacin de los JFET. Adems dicha resistencia RGG
facilita el acoplamiento de impedancia entre la fuente de seal
y la entrada de circuito con JFET.
Auto polarizacin
El desarrollo analtico de lo anteriormente mencionado se
detalla en los siguientes prrafos

La cual representa una recta cuya pendiente es el negativo del reciproco del
Resistor de fuente RS . La interseccin de esta recta con la curva de
transconductancia que representa la ecuacin de Shockley

13

Determina el punto de operacin esttico en que trabaja el JFET como lo muestra

la Figura

14

Obteniendo el circuito equivalente de Thevenin en la compuerta del JFET se tiene

Aplicando la Ley de Voltajes de Kirchhoff al circuito compuerta fuente de la figura

La cual al igualarse con la ecuacin de Shockley proporciona dos valores de VGS

debindose utilizar aquel que cumpla con VGS<VGSOFFpuesto que la
parbola que representa la curva de transconductancia del JFET abre hacia los
dos lados del vrtice VGSOFF siendo la primer rama la que resuelve el
funcionamiento del dispositivo.

En cualquiera de las dos tcnicas de polarizacin mencionadas el mejor

compromiso entre la estabilidad del punto de operacin y la obtencin de un
adecuado valor de transconductancia se encuentra cuando se cumple que el valor
de la IDQ = IDSS/2 , lo cual implica que VGSQ = -0.3 VDSS y gm =
1.414VDSS/IDSS embargo al establecer una comparacin entre la estabilidad del
punto Q entre una auto polarizacin fija y una por divisor de tensin polarizacin
se puede observar en la figura siguiente que la polarizacion por divisor de voltaje
ofrece un menor margen de variacin en el valor de la IDQ debido a que la recta
de carga al cruzar por el punto Q lo puede hacer con una menor pendiente de
manera aun cuando el JFET pueda presentar un amplio margen de variabilidad en
sus caractersticas como lo representan las dos curvas de transconductancia
mostradas
15

Introduccin al MOSFETS
Los MOSFET, o simplemente MOS (Metal-Oxide Semiconductor, Field Effect
Transistor) son muy parecidos a los JFET. La diferencia entre estos estriba en que,
en los MOS, la puerta est aislada del canal, consiguindose de esta forma que la
corriente de dicho terminal sea muy pequea, prcticamente despreciable. Debido
a este hecho, la resistencia de entrada de este tipo de transistores es elevadsima,
del orden de 10.000 MW , lo que les convierte en componentes ideales para
amplificar seales muy dbiles.
Existen dos tipos de MOSFET en funcin de su estructura interna: los de
empobrecimiento y los de enriquecimiento. Los primeros tienen un gran campo de
aplicacin como amplificadores de seales dbiles en altas frecuencias o radiofrecuencia (RF), debido a su baja capacidad de entrada. Los segundos tienen una
mayor aplicacin en circuitos digitales y sobre todo en la construccin de circuitos
integrados, debido a su pequeo consumo y al reducido espacio que ocupan.
En un transistor de unin de efecto campo, se aplica al canal un campo elctrico a
travs de un diodo p-n. Empleando un electrodo de puerta metlico separado del
canal semiconductor por una capa de xido, como se muestra en la figura, se
obtiene el efecto de un campo bsicamente distinto. La disposicin Metal-xidoSemiconductor (MOS) permite que un campo bsicamente distinto afecte al canal
si se aplica una tensin externa entre puerta y sustrato, y esto, tambin posee un
efecto negativo sobre el comportamiento del MOSFET.
En efecto, si observamos la figura de la derecha, donde en azul marino se
representa la capa de Dixido del Silicio y en Rojo las zonas tipo N y el canal,
vemos que al aplicar una tensin sobre la puerta se necesitar un campo mnimo
que inversiones el canal. Esta tensin, llamada tensin umbral y representada por
VTH es aquella que acumula una concentracin de cargas capaz de invertir el
canal.
Esto da lugar a que los niveles entre los circuitos digitales MOS y TTL sean
incompatibles, porque los MOS no pueden trabajar a 5 V, puesto que quedara un
margen de ruido muy pequeo para su trabajo.
Se puede buscar entonces, reducir esa tensin umbral para la compatibilidad de
las dos familias de dispositivos, y se ataca este problema en la fase de fabricacin
del dispositivo, teniendo en cuenta que la tensin umbral se debe a:
El espesor del SiO2: A ms espesor, menos campo aplicado.
A los espacios de registro de la puerta. El contacto de puerta, en su fabricacin,
no cubre el 100% de la capa, por lo que baja su efectividad.

16

Estructura y caractersticas
Un transistor de efecto de campo metal-xido-semiconductor (MOSFET) se basa
en controlar la concentracin de portadores de carga mediante un condensador
MOS existente entre los electrodos del sustrato y la compuerta. La compuerta est
localizada encima del sustrato y aislada de todas las dems regiones del
dispositivo por una capa de dielctrico, que en el caso del MOSFET es un xido,
como el dixido de silicio. Si se utilizan otros materiales dielctricos que no sean
xidos, el dispositivo es conocido como un transistor de efecto de campo metalaislante-semiconductor (MISFET). Comparado con el condensador MOS, el
MOSFET incluye dos terminales adicionales (surtidor y drenador), cada uno
conectado a regiones altamente dopadas que estn separadas por la regin del
sustrato. Estas regiones pueden ser de tipo p o n, pero deben ser ambas del
mismo tipo, y del tipo opuesto al del sustrato. El surtidor y el drenador (de forma
distinta al sustrato) estn fuertemente dopadas y en la notacin se indica con un
signo '+' despus del tipo de dopado.
Si el MOSFET es de canal n (NMOS) entonces las regiones de dopado para el
surtidor y el drenador son regiones 'n+' y el sustrato es una regin de tipo 'p'. Si el
MOSFET es de canal p (PMOS) entonces las regiones de dopado para el surtidor
y el drenador son regiones 'p+' y el sustrato es una regin de tipo 'n'. El surtidor se
denomina as porque es la fuente de los portadores de carga (electrones en el
canal n, huecos en el canal p) que fluyen a travs del canal; de forma similar, el
drenador es el punto en el cual los portadores de carga abandonan el canal.

La ocupacin de las bandas de energa en un semiconductor est determinada por

la posicin del nivel de Fermi con respecto a los bordes de las bandas de energa
del semiconductor. Como se describe anteriormente, y como se puede apreciar en
la figura, cuando se aplica una tensin de compuerta suficiente, el borde de la
banda de valencia se aleja del nivel de Fermi, y los huecos presentes en el
sustrato son repelidos de la compuerta. Cuando se polariza todava ms la
compuerta, el borde de la banda de conduccin se acerca al nivel de Fermi en la
regin cercana a la superficie del semiconductor, y esta regin se llena de
electrones en una regin de inversin o un canal de tipo n originado en la interfaz
entre el sustrato tipo p y el xido. Este canal conductor se extiende entre el
drenador y el surtidor, y la corriente fluye a travs del dispositivo cuando se aplica
un potencial entre el drenador y el surtidor. Al aumentar la tensin en la
compuerta, se incrementa la densidad de electrones en la regin de inversin y
por lo tanto se incrementa el flujo de corriente entre el drenador y el surtidor.

Para tensiones de compuerta inferiores a la tensin de umbral, el canal no tiene

suficientes portadores de carga para formar la zona de inversin, y de esta forma
17

slo una pequea corriente de subumbral puede fluir entre el drenador y el

surtidor.

Cuando se aplica una tensin negativa entre compuerta-surtidor (positiva entre

surtidor-compuerta) se crea un canal de tipo p en una superficie del sustrato tipo n,
de forma anloga al canal n, pero con polaridades opuestas para las cargas y las
tensiones. Cuando una tensin menos negativa que la tensin de umbral es
aplicada (una tensin negativa para el canal tipo p) el canal desaparece y slo
puede fluir una pequea corriente de subumbral entre el drenador y el surtidor.

Clasificacin de MOSFETS
18

Los transistores MOSFET a su vez se los clasifica en MOSFET de

"empobrecimiento
O deplexion", MOSFET de acumulacin o enriquecimiento y MESFET.
Los MOSFET de empobrecimiento o deplexion pueden ser de canal n o canal
p; estos tienen aplicaciones limitadas en amplificadores de radiofrecuencias de
alta frecuencias en etapas de entrada, por su bajo nivel de ruido.
Los MOSFET de enriquecimiento o acumulacin, se utilizan ampliamente en los
sistemas digitales de alta densidad de integracin como las compuertas lgicas,
memorias semiconductoras, microprocesadores, micro controladores etc. Tambin
se disponen de MOSFET de enriquecimiento como conmutador de alta potencia
elctrica familia mos.

Funcionamiento
19

Existen dos tipos de transistores MOSFET, ambos basados en la estructura MOS.

Los MOSFET de enriquecimiento se basan en la creacin de un canal entre el

drenador y el surtidor, al aplicar una tensin en la compuerta. La tensin de la
compuerta atrae portadores minoritarios hacia el canal, de manera que se forma
una regin de inversin, es decir, una regin con dopado opuesto al que tena el
sustrato originalmente. El trmino enriquecimiento hace referencia al incremento
de la conductividad elctrica debido a un aumento de la cantidad de portadores de
carga en la regin correspondiente al canal. El canal puede formarse con un
incremento en la concentracin de electrones (en un nMOSFET o NMOS), o
huecos (en un pMOSFET o PMOS). De este modo un transistor NMOS se
construye con un sustrato tipo p y tiene un canal de tipo n, mientras que un
transistor PMOS se construye con un sustrato tipo n y tiene un canal de tipo p.

Los MOSFET de empobrecimiento tienen un canal conductor en su estado de

reposo, que se debe hacer desaparecer mediante la aplicacin de la tensin
elctrica en la compuerta, lo cual ocasiona una disminucin de la cantidad de
portadores de carga y una disminucin respectiva de la conductividad.

Aplicaciones
La forma ms habitual de emplear transistores MOSFET es en circuitos de tipo
CMOS, consistentes en el uso de transistores PMOS y NMOS complementarios.
Vase Tecnologa CMOS.

Las aplicaciones de MOSFET discretos ms comunes son:

Resistencia controlada por tensin.
Circuitos de conmutacin de potencia (HEXFET, FREDFET, etc).
Mezcladores de frecuencia, con MOSFET de doble puerta.

Conclusin
20

Como conclusin, vimos que estos 2 tipos de transistores son una gran
implementacin en los circuitos electrnicos, ya que cada uno con diferentes
componentes hacen funciones distintas.
Los transistores, siempre sern importantes, sea el tipo que sean cumplirn con
una funcin diferente pero por seguro que ser de muy til para el circuito u uso
que se le d.
Siguiendo con el curso de electrnica de potencia aplicada, esperemos ver otros
tipos de transistores para su fcil comprensin de las mismas.

Referencias Bibliogrficas
21

Libro: Electrnica: Teora de circuitos y dispositivos electrnicos

Autor: Boylestad Nashelsky
Editorial: Pearson Prentice Hall
Edicin: 8va edicin
ISBN: 970-26-0436-2

Pginas Web

http://es.slideshare.net/JCCG_1/transistores-mosfet-configuracion-y-polarizacion
http://www.virtual.unal.edu.co/cursos/ingenieria/2001771/html/cap04/04_06_01.ht
ml
http://www.profesormolina.com.ar/tutoriales/trans_campo.htm
http://www.viasatelital.com/proyectos_electronicos/aplicaciones_fet.htm
https://es.wikiversity.org/wiki/Transistor_JFET
http://proton.ucting.udg.mx/materias/vega/Informacion/Jfet.htm

22