El transistor de efecto de campo

El transistor de efecto de campo (FET) es un dispositivo de tres

terminales que se utiliza en varias aplicaciones que coinciden, en
gran medida, con las del transistor BJT. Aun cuando existen
diferencias importantes entre los dos tipos de dispositivos,
tambin hay muchas semejanzas.
Las diferencias principales entre los dos tipos de transistor
radican en el hecho de que:
El transistor BJT es un dispositivo controlado por corriente, como
se ilustra en la figura 6.1a, en tanto que el transistor JFET es un
dispositivo controlado por voltaje, como se muestra en la figura
6.1b.

En otras palabras, la corriente IC en la figura 6.1a es una funcin

directa del nivel de IB. Para el FET la corriente ID ser una
funcin del voltaje VGE aplicado al circuito de entrada como se
muestra en la figura 6.1b. En cada caso la corriente del circuito
de salida la controla un parmetro del circuito de entrada: en un
caso un nivel de corriente, y en el otro un voltaje aplicado.
As como hay transistores bipolares npn y pnp, tambin existen
transistores de efecto de campo de canal n y de canal p. El FET es
un dispositivo unipolar que depende no slo tanto de la
conduccin de electrones (canal n) como de la condicin de
huecos (canal p).
Los transistores de efecto de campo se les conocen
abreviadamente como FET (Field Effect Transistor) y entre ellos
podemos distinguir dos grandes tipos:

 Transistor de Efecto de Campo de Unin: JFET (Junction

Field Effect Transistor)
Transistor de Efecto de Campo Metal - xido Semiconductor: MOSFET (Metal Oxide Semiconductor Field
Effect

Construccin Y Caractersticas De Los JFET

En la Figura 7.1. Se ha representado la construccin bsica de un

JEFT de canal n. Podemos observar como la mayor parte de la
estructura es de material tipo n ligeramente dopado formando un
canal con contactos hmicos en ambos extremos (terminales de
Drenador y Fuente). Este canal se encuentra inserto entre dos
regiones de compuerta tipo p+ (material tipo p fuertemente
dopado) con sendos contactos hmicos que constituyen los
terminales de puerta. En algunos casos los dos terminales de
puerta estn accesibles (JFET de doble puerta) aunque lo ms
habitual es que ambos terminales estn cortocircuitados teniendo
un nico terminal de puerta (dispositivo de tres terminales).
D = Drenador: (Del ingls Drain). Es el terminal por al que
salen los portadores del dispositivo (los electrones en el
JFET de canal n y los huecos en el de canal p).

 S = Fuente: (Del ingls Source). Es el terminal por el que

entran los portadores.
G = Puerta: (Del ingls Gate). Es el terminal mediante el que
se controla la corriente de portadores a travs del canal.

La
construccin bsica del MOSFET tipo empobrecimiento de canal n
aparece en la figura
6.27. Se forma una placa de material tipo p a partir de una base
de silicio y se conoce como sustrato.
Es la base sobre la cual se construye el dispositivo. En algunos
casos, el sustrato se conecta internamente a la terminal de fuente.
Sin embargo, muchos dispositivos individuales cuentan con una
terminal adicional etiquetada SS, lo que produce un dispositivo de
cuatro terminales, como el de la figura 6.27. La fuente y el
drenaje estn conectados mediante contactos metlicos a regiones
tipo n dopadas vinculadas a un canal n como se muestran en la
figura. Tambin la compuerta est conectada a una superficie de
contacto metlica aunque permanece aislada del canal n por una
capa de bixido de silicio (SiO2) muy delgada. El SiO2 es un tipo
de aislante conocido como dielctrico, el cual establece campos
elctricos opuestos (como lo indica el prefijo di) dentro del
dielctrico cuando se expone a un campo externamente aplicado.
El hecho de que la capa de SiO2 sea una capa aislante significa
que:
No hay una conexin elctrica entre la terminal de compuerta y el
canal de un MOSFET.

Los smbolos grficos para un MOSFET tipo empobrecimiento de

canales n y p se proporcionan en la figura 6.33.

Circuitos De Polarizacin
Para el funcionamiento ms habitual, los transistores de canal n
se polarizan aplicando una tensin positiva entre drenador y
fuente (VDS) y una tensin negativa entre puerta y fuente (VGS).
De esta forma, la corriente circular en el sentido de drenador a
fuente. En el caso del JFET de canal p la tensin VDS a aplicar
debe ser negativa y la tensin VGS positiva, de esta forma la
corriente
fluir en el
sentido de la
fuente hacia el
drenador.
Los
MOSFET
de
de canal n se
aplicando una
positiva entre

transistores
acumulacin
polarizan
tensin
drenador
y

fuente (VDS) y una tensin positiva entre puerta y fuente (VGS).

De esta forma, la corriente circular en el sentido de drenador a
fuente. En el caso del MOSFET de acumulacin de canal p la
tensin VDS a aplicar debe ser negativa y la tensin VGS
negativa, de esta forma la corriente fluir en el sentido de la
fuente hacia el drenador.

Parmetros Y Caractersticas Elctricas

Si juntamos ahora en una misma grfica el efecto que sobre el
funcionamiento del dispositivo tienen ambas tensiones (VDS y
VGS). Al representar la corriente de drenador en funcin de
ambas
tensiones,
aparecen
las
denominadas
curvas
caractersticas del transistor JFET.
En la Figura 7.9. Se representan las curvas caractersticas de
salida para un JFET de canal n. En ella se representa la corriente
de drenador ID frente a la tensin drenador - fuente VDS para
distintos valores de la tensin puerta - fuente VGS. En la misma
podemos ver como el valor de la tensin VDS para el que se
produce la saturacin de la corriente de drenador cuando VGS =
0.
En las curvas caractersticas de la Figura 7.9. Podemos distinguir
4 zonas bien diferenciadas:
Zona de corte o de no conduccin.
Zona hmica o de no saturacin.
Zona de saturacin o de corriente constante.
Zona de ruptura.

En la Figura 7.21. Se representan las curvas caractersticas de un

transistor MOSFET de acumulacin.
Igualmente, podremos distinguir las 4 zonas de funcionamiento
del transistor.
Zona de corte o de no conduccin.
Zona hmica o de no saturacin.
Zona de saturacin o de corriente constante.
Zona de ruptura.

Hojas De Caractersticas De Los FET

En las hojas de caractersticas de los fabricantes de FETs
encontrars los siguientes parmetros (los ms importantes):
VGS y VGD.- son las tensiones inversas mximas soportables
por la unin PN.
IG.- corriente mxima que puede circular por la unin puerta
- surtidor cuando se polariza directamente.
PD.- potencia total disipable por el componente.

IDSS.- Corriente de saturacin cuando VGS=0.

IGSS.- Corriente que circula por el circuito de puerta cuando
la unin puerta - surtidor se encuentra polarizado en sentido
inverso.

Circuitos Mixtos (BJT Y FET)

Los circuitos multi-etapa son sistemas construidos a partir de
varios transistores, estos pueden estar acoplados entre s, ya sea
en forma directa o a travs de un capacitor. Los circuitos
amplificadores multi-etapa mixtos estn compuestos por BJTs
(Bipolar Junction Transistor) y JFETs (Junction Field-Effect
Transistor) Diferentes combinaciones de etapas FET y BJT
proporcionaran una ganancia alta de voltaje y una alta impedancia

de entrada. El transistor FET es muy usado en las etapas de

entrada de los pre-amplificadores por presentar muy alta
resistencia de entrada y por ser menos ruidoso que el BJT, sobre
todo si la resistencia total conectada fsicamente a su entrada es
alta.

Fuentes:
1. http://delegacion.etsiae.upm.es/index.php/segundo/eauelectronica-y-automatica/152-eau-apu-apuntestransistores/file
2. http://www.electronicafacil.net/tutoriales/El-transistorde-Efecto-de-Campo.php
3. Robert

L.Boylestad. Electrnica: Teora de circuitos y

dispositivos electrnicos. Editorial Pearson Decima
Edicin. Mxico, 2009.