CUESTIONARIO DE ARQUITECTURA FINAL

SECCION 1
1) Porque caractersticas importante son reconocibles los mdulos de
memoria DIMM?
Los mdulos DIMM son reconocibles externamente por poseer sus contactos (o
pines) separados en ambos lados, a diferencia de los SIMM que poseen los
contactos de modo que los de un lado estn unidos con los del otro.

Memorias DIMM ( Dual in-line memory module ) Consta de 168 contactos y 64 bits
Se utilizan para computadoras con procesadores PENTIUM 3 Trabajan con un voltaje
de 3.3 voltios y 5 voltios Sus capacidades tpicas son: 16 Mb,32 Mb,64 Mb,128 Mb y
256 Mb Tienen velocidades de 276 y 333 MHz
Memorias DIMM DDR ( Doble Data Rate ) Doble velocidad de datos de 184 pines:
Tienen 184 contactos del mismo tamao fsico de 168 contactos y 64 bits Trabaja con
un voltaje de 2.5 voltios y 1.8 voltios A diferencia de las de 168 contactos tiene 2
ranuras de sujecin y una ranura para instalar al slot Se utilizan para computadoras
con procesadores PENTIUM
2) Complete la siguiente tabla ?
Tipo de Memoria
SIMM
DIMM
DDR

Siglas en ingles
Single In-line Memory Module
Dual in-line memory module
Doble Data Rate

3) Complete la siguiente tabla

TIPO DE MOMORIA

DMM
DMM
DMM
DMM
DMM

DDR
DDR2
DDR3
DDR 4

Rango de mhz de
transferencia de dados
(tasa de reloj efectiva)
276-333 MHZ
200-400 MHZ
533-800 MHZ
800-1600 MHZ
2,133-2667 MHZ

Capacidad de memoria

16, 32, 64, 128, 256 Mb

Hasta 1GB
Hasta 1 GB
512-2GB

4) en su momento cual fue la mejor combinacin de memoria para los

procesadores dual cord y Quered Cored
DDR3, 800-1600 MHZ, 512-2GB

5) que procesador dominaba el mercado cual las memorias Dimm comenzaron

a reemplazar las SiMM como el tipo predominante de memoria ?
Microprocesadores Intel Pentium.

SECCION 2
1) con que otros nombres se conocen los sistemas de Multiprocesamiento
simtrico (SMP) y que comparten?
Tightly Coupled , comparten sus recursos , memoria ram
2) Diagrame y explique la solucin que se plantea para evitar los cuellos de
botella en sistema de multiprosamiento simtrico de 8 o ms procesadores?

En este caso cada uno de los procesadores depender de pequeas momorias

de cache para este sistema asi evitando los cuellos de botellas

3) Un procesador de doble ncleo (dual cored ) es un microprocesador en el

cual hay dos procesadores, estos son fsicos o virtuales ?
Procesadores fsicos , cada procesador memoria cache y segundo novel L2
4) Liste 2 beneficios de los procesadores de doble ncleo con respecto a los
sistema de multiprocesamiento?

1. un menor consumo elctrico con respecto a los sistemas de

multiprocesamiento ya las seales elctricas circularan por el mismo integrado
2. un menor espacio fsico en comparacin con el mismo tipo de
sistemas (multiprocesamiento) que necesitan placas bases de gran tamao
para montar dos o ms procesadores con sus disipadores y ventiladores.
5) Indique el nombre de la empresa que invento la tecnologa HYPER
TRANSPORT y esplique brevemente en que consiste?
Inventada AMD, una empresa sin animo de lucro.

6) Cuales es la empresa que administra y licencia la tecnologa

HyperTransport?
siendo administrada y licenciada por HyperTransport Technology Consortium.
ubicada en Texas, EE.UU. HyperTransport.org.

7) Describa 3 formas de como la tecnologa HYPER TRANSPORT ayuda a

disminuir los cuellos de botella?
Posibilitar que los microprocesadores ms rpidos de la actualidad utilicen la
memoria de manera ms eficiente en sistemas ms sofisticados.
Proporcionar un ancho de banda significativamente mayor que el de las
actuales tecnologas.
Aparecer de manera transparente en los sistemas operacionales y ofrecer bajo
impacto sobre los drivers de los perifricos.

8) Cual es nombre con el que retorna la tecnologa HyperTheading en Intel

Cored i7?
Simultaneous Multi-Threading (SMT)
9) Como se resuelve el problema que se presenta en la tecnologa MultiTheading cuando en varios procesadores iguales entra en funcionamiento la
misma unidad funcional, como la unidad Aritmtico Lgica ?
Aplicar unos pocos de transistores ms a la oblea de fabricacin para duplicar
ms unidades funcionales, que los procesadores que utilicen est tecnologa
difcilmente podrn tener complicaciones, como los cuellos de botella.

10) Que implicaciones trae que en el Intel cored i7 todos los ncleos estn
ahora bajo el mismo chip?
Se Esta Sacrificando el consumo, la memoria cache es de tipo SRam static es la
mas alto precio del mercado,
SECCION 3
Indique, Porque los PIC ? resea historia caractersticas relevantes arquitectura
usada (diagrame ), anlisis comparativo, las Pic, control de tiempos,
temporizador principal, registro de opciones, el perro guardin WDT, puertos de
entrada y salida, en serie_1 mdulo de reposo SLEEP , Diferentes de memoria
usados en la evolucin de los micro controladores PIC?
*Porque los Pic,
Como la "mejor". Considerando el momento actual, comparando los
parmetros fundamentales con los modelos comerciales de otros fabricantes y
las aplicaciones ms habituales a las que se destinan los microcontroladores, si
opinamos que casi en un 90 % de los casos. la elec-cin de una versin
adecuada de PIC es la mejor solucin. Sin embargo, otras familias de
microcontroladores son ms eficaces en aplicaciones concretas, especialmente
si predo-mina una caracterstica especial.
afirmar que en la actualidad los PIC tienen "algo" que fascina a los diseadores.
Pueden ser la velocidad, el precio, la facilidad de uso, la informacin, las
herramientas de apoyo.

Resea Historia
En 1965, la empresa GI cre una divisin de microelectrnica, GI
Microelectronics Divi-sin, que comenz su andadura fabricando
memorias EPROM y EEPROM, que confor-maban las familias AY3-XXXX y
AY5-XXXX. A principios de los aos 70 dise el micro-procesador de 16
bits CP1600, razonablemente bueno pero que no manejaba eficazmen-te
las Entradas y Salidas. Para solventar este problema, en 1975 dise un
chip destina-do a controlar E/S: el PIC (Peripheral Interface Controller).
Se trataba de un controlador rpido pero limitado y con pocas
instrucciones pues iba a trabajar en combinacin con el CP1600.
Arquitectura usada
La arquitectura del PIC, que se comercializ en 1975, era
sustancialmente la misma que la de los actuales modelos PIC16C5X. En
aquel momento se fabricaba con tecnologa NMOS y el producto slo se
ofreca con memoria ROM y con un pequeo pero robusto microcdigo.

Caractersticas Relevantes

1. La arquitectura del procesador sigue el modelo Harvard

En esta arquitectura, el CPU se conecta de forma independiente y con
buses distintos con la memoria de instrucciones y con la de datos

La arquitectura Harvard permite a el CPU acceder simultneamente a las dos

memorias. Adems, propicia numerosas ventajas al funcionamiento del sistema
como se irn descri-biendo

2. Se aplica la tcnica de segmentacin (pipe-line) en la ejecucin de las

instrucciones.
La segmentacin permite al procesador realizar al mismo tiempo la ejecucin
de una ins-truccin y la bsqueda del cdigo de la siguiente. De esta forma se
puede ejecutar cada instruccin en un ciclo (un ciclo de instruccin equivale a
cuatro ciclos de reloj)

La segmentacin permite al procesador ejecutar cada instruccin en un ciclo

de instruc-cin equivalente a cuatro ciclos de reloj. En cada ciclo se realiza la
bsqueda de una ins-truccin y la ejecucin de la anterior.

3. El formato de todas las instrucciones tiene la misma longitud

Todas las instrucciones de los microcontroladores de la gama baja tienen una longitud de
12 bits. Las de la gama media tienen 14 bits y ms las de la gama alta. Esta caracterstica
es muy ventajosa en la optimizacin de la memoria de instrucciones y facilita enormemente la construccin de ensambladores y compiladores.
4. Procesador RISC (Computador de Juego de Instrucciones Reducido)
Los modelos de la gama baja disponen de un repertorio de 33 instrucciones, 35 los de la
gama media y casi 60 los de la alta.
5. Todas las instrucciones son ortogonales
Cualquier instruccin puede manejar cualquier elemento de la arquitectura como fuente o
como destino.
6. Arquitectura basada en un banco de registros.
Esto significa que todos los objetos del sistema (puertos de E/S, temporizadores, posiciones de memoria, etc.) estn implementados fsicamente como registros.

7. Diversidad de modelos de microcontroladores con prestaciones y recursos

diferentes.
La gran variedad de modelos de microcontroladores PIC permite que el usuario
pueda seleccionar el ms conveniente para su proyecto.

8. Herramientas de soporte potentes y econmicas 10

La empresa Microchip y otras que utilizan los PIC ponen a disposicin de los
usuarios numerosas herramientas para desarrollar hardware y software. Son
muy abundantes los programadores, los simuladores software, los emuladores
en tiempo real, ensambladores, Compiladores C, Intrpretes y Compiladores
BASIC,

Anlisis comparativo
La arquitectura Harvard y la tcnica de la segmentacin son los principales
recursos en los que se apoya el elevado rendimiento que caracteriza estos
dispositivos programables, mejorando dos caractersticas esenciales:
1. Velocidad de ejecucin.
2. Eficiencia en la compactacin del cdigo.
Se proporciona una comparacin de los modelos PICI6C5X A 20 MHz, frente a los
de otros importantes fabricantes. En este anlisis hay que considerar que las
pruebas las ha realizado Microchip seleccionando los programas evaluativos y los
modelos de microcon-troladores de los restantes competidores, que son:
SGS-Thomson ST62 a 8 MHz
Motorola MC68HC05 a 4,2 MHz
lntel 8048/8049 a 11 MHz
lntel 8048/8049 a 11 MHz
Zilog Z86Cxx a 12 MHz
National COP800 a 20 MHz

Empaquetamiento de dos dgitos BCD.

Control de un bucle que decrementa un contador hasta cero.
Transmisin sncrona por desplazamiento en serie de 8 bits,
Temporizador software de 10 ms.
Exploracin de un bit y salto si vale 1.

Las 3 gamas Pics

Gama Baja
La gama baja de los PIC encuadra nueve modelos fundamentales en la actualidad,
cuyas principales caractersticas aparecen en las anteriores tablas.
Gama Media
En esta gama sus componentes aaden nuevas prestaciones a las que posean
los de la gama baja, hacindoles ms adecuados en las aplicaciones complejas.
Admiten interrup-ciones, poseen comparadores de magnitudes analgicas,
convertidores A/D, puertos se-rie y diversos temporizadores.
Gama Alta
En la actualidad, esta gama esta formada por tres modelos cuyas prestaciones
mas re-presentativas se mostraron en las tablas anteriores.
Los dispositivos PIC17C4X responden a microcontroladores de arquitectura
abierta pu-dindose expansionar en el exterior al poder sacar los buses de datos,
direcciones y con-trol

CONTROL DE TIEMPOS

Una exigencia en las aplicaciones de control es la regulacin estricta de los

tiempos que duran las diversas acciones que realiza el sistema. El dispositivo
tpico destinado a go-bernar los tiempos recibe el nombre de temporizador o
"timer" y, bsicamente, consiste en un contador ascendente o descendente que
determina un tiempo determinado entre el valor que se le carga y el momento en
que se produce su desbordamiento o paso por 0.

EL TEMPORIZADOR PRINCIPAL, TMR0

Se trata de un contador ascendente de 8 bits que puede actuar de dos formas.
1 Contador
Se le introducen los impulsos desde el exterior por la patita T0CKI. Su misin es
"contar" el nmero de acontecimientos externos.
2 Temporizador
Trabaja y cuenta los impulsos de reloj del oscilador interno (CLKOUT), Se usa para
de-terminar un tiempo fijo. Estos impulsos tienen una duracin conocida que es la de un
ciclo de instruccin cuya frecuencia es la cuarta parte del oscilador principal (Fosc/4).
El TMR0 se comporta como un registro de propsito especial ubicado en la
posicin 1 del rea de datos. Puede ser ledo y escrito al estar conectado
directamente al bus de datos. Como se trata de un contador ascendente, conviene
cargarle con el valor de los impulsos que se desean contar pero en forma de
complemento a 2, As, si se quieren contar cuatro impulsos de reloj se carga al
TMR0 con el complemento a 2 de 4, lo que significa cargarle con -4. De esta
manera, con la llegada de cuatro impulsos se alcanza el valor 0, que de-termina el
tiempo a controlar
El registro de opciones (OPTION)
La misin principal de este registro es gobernar el comportamiento del Temporizador
principal. Su bit T0CS (Timer 0 External Clock Edge Select) elige en el multiplexor MPX1
la procedencia de los impulsos de reloj, que pueden ser los del oscilador .externo (Fosc/4)
o los que se aplican desde el exterior por la pata T0CKI. El bit. T0SE (timer 0 Clock Source Select) selecciona el tipo de flanco que es activo para la frecuencia externa. Si TOSE =
1, el flanco activo es el descendente y si T0SE = 0, es el ascendente.
Finalmente, los 3 bits de menos peso del Registro de opciones (PSA2, PSA1 y A0)
selec-cionan el rango por el que el Divisor de frecuencia va a dividir los impulsos

que se le apli-quen. En la figura 3-3 se ofrece la distribucin y asignacin de los

bits I Registro de op-ciones.

EL PERRO GUARDIN (WDT)

Tambin se trata de un contador de 8 bits que acta como temporizador y tiene el objetivo de generar un reset a todo el sistema cuando se desborda su valor. Su control de
tiempos es independiente del oscilador principal y se basa en una red RC.
La temporizacin nominal con la que se halla programado el Perro guardin es de 18 ms,
pero puede aumentarse utilizando el Divisor de frecuencia, con el cual, trabajando en el
rango mayor, puede alcanzar hasta 2,3 segundos.
Para evitar que se desborde el WDT y genere un reset, hay que recargar o
refrescar su cuenta antes de que llegue el desbordamiento. Este refresco, que en
realidad consiste en ponerle a 0 para iniciar la temporizacin, se consigue por
software con las instrucciones CLRWDT y SLEEP. El diseador debe analizar el
programa de trabajo y situar alguna de estas dos instrucciones en sitios
estratgicos por los que pasa el flujo de control antes que transcurra el tiempo que
controla el Perro guardin. De esta manera, si el programa se cuelga (bucle
infinito, espera de acontecimiento que no se produce, etc.), no se re-fresca a
tiempo al Perro guardin y se produce una reinicializacin.
La instruccin CLRWDT borra simplemente el valor de WDT, reiniciando la cuenta.
Sin embargo, la instruccin SLEEP, adems de borrar el WDT, detiene a todo el
sistema en-trando en un modo de trabajo en el que el consumo es mnimo (modo
de Reposo o de bajo consumo). Si no se desactiva al Perro guardin cuando se
entra en el modo de Re-poso, al acabar su conteo provocar un reset y se saldr
de dicho modo. Otra forma de salir del modo de Reposo es activando la patita
MCLR

LOS PUERTOS DE ENTRADA Y SALIDA

Un recurso imprescindible en los microcontroladores es el que soporta las Entradas y
Salidas con los perifricos del mundo exterior. Los PIC16C5X slo disponen de lneas de
E/S digitales, cada una de las cuales tiene su correspondencia con una patita de la cpsula. Dichas lneas se agrupan en tres puertos Puerto A, Puerto B y Puerto C. El Puerto A
acta lo mismo que un registro de E/S de lectura y escritura. Slo son vlidos los 4 bits de
menos peso que corresponden con las patitas RA3:RA0. Los 4 bits de ms peso no estn
implementados y cuando se leen siempre valen 0.
El Puerto B funciona como un registro de E/S de 8 bits bidireccionales, siendo
accesibles todos ellos por las patitas RB7:RB0.

EL MODO DE REPOSO O SLEEP

Este modo especial de funcionamiento ocasiona un consumo muy bajo y se entra en l
con la ejecucin de la instruccin SLEEP. Con esta instruccin ocurren las siguientes acciones:
a) Si el perro guardin est activado, se refrescara su valor (se borra) pero sigue funcionando normalmente.
b) El oscilador principal del sistema deja de funcionar.
c) Los puertos de E/S mantienen el mismo estado que tenan antes de ejecutar SLEEP.
d) Los bits TO y PD del registro de estado toman los valores 1 y 0, respectivamente.
Para rebajar al mximo el consumo se recomienda conectar la patita T0CKI a VDD o a
tierra y la patita MCLR/Vpp a nivel lgico alto.

Para salir del estado de Reposo hay dos posibilidades:

1 Se activa la patita MCLR y se genera un reset.
2 El Perro guardin que estaba activo cuando se ejecuto SLEEP se desborda y genera
un reset.
Diferentes de memoria usados en la evolucin de los micro
controladores PIC?