Fundamentos de las Telecomunicaciones

2.3 METODOS PARA LA DETECCION Y CORRECCION DE

ERRORES
En matemticas, computacin y teora de la informacin, la deteccin y
correccin de errores es una importante prctica para el mantenimiento e
integridad de los datos a travs de diferentes procedimientos y dispositivos
como medios de almacenamiento confiables.
La comunicacin entre varias computadoras produce continuamente un
movimiento de datos, generalmente por canales no diseados para este
propsito (lnea telefnica), y que introducen un ruido externo que produce
errores en la transmisin.
Por lo tanto, debemos asegurarnos que si dicho movimiento causa errores,
stos puedan ser detectados. El mtodo para detectar y corregir errores es
incluir en los bloques de datos transmitidos bits adicionales denominados
redundancia.
Existen varios tipos de errores (fig.a), los cuales los mencionaremos a
continuacin.
Error de bit.
nicamente un bit de una unidad de datos determinada cambia de 1 a 0 o
viceversa.
Un error de bit altera el significado del dato. Son el tipo de error menos
probable en una transmisin de datos serie, puesto que el intervalo de bit es
muy breve (1/frecuencia) el ruido tiene que tener una duracin muy breve. Sin
embargo si puede ocurrir en una transmisin paralela, en que un cable puede
sufrir una perturbacin y alterar un bit de cada byte.
Error de rfaga.
El error de rfaga significa que dos o ms bits de la unidad de datos han
cambiado. Los errores de rfaga no significan necesariamente que los errores
se produzcan en bits consecutivos. La longitud de la rfaga se mide desde el
primero hasta el ltimo bit correcto, algunos bits intermedios pueden estar bien.

Los errores de rfaga es ms probable en transmisiones serie, donde la

duracin del ruido es normalmente mayor que la duracin de un bit, por lo que
afectara a un conjunto de bits. El nmero doble bits afectados depende de la
tasa de datos y de la duracin del ruido.

L.I Vicente de Len Castrejn

Instituto Tecnolgico de Iguala

Pgina 1

Fundamentos de las Telecomunicaciones

Es el mecanismo ms frecuente y barato, la VRC se denomina a menudo

verificacin de paridad, y se basa en aadir un bit de redundancia, denominado
bit de paridad, al final de cada unidad de datos, de forma que el nmero total
de unos en la unidad (incluyendo el bit de paridad) sea par, o impar en el caso
de la verificacin de paridad impar.
Esta tcnica permite reconocer un error de un nico bit, y tambin de rfaga
siempre que el nmero total de bits cambiados sea impar. La funcin de
paridad (par o impar) suma el dato y devuelve la cantidad de unos que tiene el
dato, comparando la paridad real (par o impar) con la esperada (par o impar).

Criterios para la paridad

Bit de paridad par:

Nm. total de 1par: Bit de paridad = 0

Nm. total de 1impar: Bit de paridad = 1

Bit de paridad impar:

Nm. total de 1par: Bit de paridad = 1

Nm. total de 1impar: Bit de paridad = 0

L.I Vicente de Len Castrejn

Instituto Tecnolgico de Iguala

Pgina 2

Fundamentos de las Telecomunicaciones

EJEMPLOS:

L.I Vicente de Len Castrejn

Instituto Tecnolgico de Iguala

Pgina 3

Fundamentos de las Telecomunicaciones

2.3.1 Verificacin de redundancia vertical (VRC)
El mecanismo de deteccin de errores ms frecuente y ms barato es la
verificacin de redundancia vertical (VRC), denominada a menudo verificacin
de paridad. En esta tcnica, se aade un bit de redundancia, denominado bit
de paridad, al final de cada unidad de datos de forma que el nmero total de
unos en la unidad (incluyendo el bit de paridad) sea par.
Figura 4.46 Concepto de VRC con paridad par
Suponga que se quiere transmitir la unidad de datos binarios 1100001 [ASCII a
(97)]; vea; la figura 4.46. Si se suma el nmero de unos se obtiene 3, un
nmero impar. Antes de transmitir se pasa la unidad de datos a travs de un
generador de paridad. El generador de paridad cuenta los unos y aade el bit
de paridad (un 1 en este caso) al final. El nmero total de unos es ahora 4, un
nmero par. A continuacin el sistema transmite la unidad expandida completa
a travs del enlace de red. Cuando alcanza el destino, el receptor pasa
los 8 bits a travs de una funcin de verificacin de paridad par. Si el receptor
ve 11100001, cuenta cuatro unos, un nmero par, y la unidad pasa la
comprobacin. Pero qu ocurre si la unidad de datos ha sufrido daos en el
transito Qu ocurre si en lugar de recibir 11100001 el receptor ve 11100101?
En ese caso, cuando el comprobador de paridad cuenta los unos obtiene cinco,
un nmero impar. El receptor sabe que en alguna parte se ha producido un
error en los datos y por tanto rechaza la unidad completa.
Observe que en, aras a la simplicidad, se est hablando nicamente de la
verificacin de paridad par, donde el nmero de unos debera ser un nmero
par. Algunos sistemas podran usar verificacin de paridad impar, donde el
nmero de unos debera ser impar. El principio es el mismo, pero el clculo es
distinto.
Ejemplo 4.7
Imagine que el emisor quiere enviar la palabra world. En ASCII los cinco
caracteres se codifican como
fl1110111 1101111 1110010 1101100 1100100
w

o r l

Cada uno de los cuatro primeros caracteres tiene un nmero par de unos, por
lo que su bit de paridad es 0. Sin embargo, el ltimo carcter (d) tiene tres
unos (un nmero impar), por lo que su bit de paridad es 1 para que el nmero
total de unos sea par. A continuacin
se muestran los bits enviados realmente (los bits de paridad estn subrayados).
fl 1110111011011110111001001101100011001001

L.I Vicente de Len Castrejn

Instituto Tecnolgico de Iguala

Pgina 4

Fundamentos de las Telecomunicaciones

Ejemplo 4.8
Suponga ahora que la palabra world del ejemplo anterior es recibida por el
receptor sin que haya habido ningn problema de corrupcin en la transmisin.
fl1110111011011110111001001101100011001001
El receptor cuenta los unos en cada carcter y obtiene nmeros pares (6, 6, 4,
4, 4). Acep-tara los datos.
Ejemplo 4.9
Suponga ahora que la palabra world del Ejemplo 4.7, es recibida por el
receptor pero que sus datos han sido corrompidos durante la transmisin.
fl1111111011011110111011001101100011001001
El receptor cuenta los unos en cada carcter y obtiene nmeros pares e
impares (7, 6, 5, 4, 4). El receptor sabe que los datos estn corruptos, los
descarta y solicita su retransmisin.
Prestaciones
VRC puede detectar todos los errores en un nico bit. Tambin puede detectar
errores de rfagas siempre que el total de nmeros de bits cambiados sea
impar (1, 3, 5, etc.).
Supongamos que hay una unidad de datos con paridad par donde el nmero
total de unos, incluyendo el bit de paridad, es 6:1000111011. Si tres bits
cualquiera cambian su valor, la paridad resultante sera impar y se detectara
el error: 1111111011son9, 0110111011son7, 1100010011son5, todos impares.
El comprobador de VRC devolvera como resultado 1
y se rechazara la unidad. Esto mismo es cierto para cualquier nmero de
errores impares. Sin embargo, suponga que dos bits de la unidad de datos
cambian su valor: 1110111011son8, 1100011011son6, 1000011010: 4. En
cada caso, el nmero de unos en la unidad de datos sigue siendo par. El
comprobador de VRC los sumar y devolver un nmero par, aunque la unidad
de datos contiene dos errores. VRC no puede detectar errores cuando el
nmero total de bits cambiados sea par. Si cambian dos bits cualesquiera
durante la transmisin, los cambios se anulan entre s y la unidad de datos
pasar la verificacin de paridad aunque sea errneo. Esto mismo es cierto
para cualquier nmero de errores pares.

L.I Vicente de Len Castrejn

Instituto Tecnolgico de Iguala

Pgina 5

Fundamentos de las Telecomunicaciones

2.3.2 VERIFICACION DE REDUNDANCIA LONGITUDINAL (LRC)
En esta tcnica, los bloques de bits se organizan en forma de tabla (filas y
columnas), a continuacin se calcula un bit de paridad para cada columna y se
crea una nueva fila de bits, que sern los bits de paridad de todo el bloque, a
continuacin se aaden los bits de paridad al dato y se envan al receptor.
Tpicamente los datos se agrupa en unidades de mltiplos de 8 -1 byte- (8,
16,24,32 bits) la funcin coloca los octetos uno debajo de otro y calcula la
paridad de los bits primeros, de los segundos, etc, generando otro octeto cuyo
primer bit es el de paridad de todos los primeros bits, etc.
Esta tcnica incrementa la probabilidad de detectar errores de rfaga, ya que
una LRC de n bits (n bits de paridad) puede detectar una rfaga de ms de n
bits, sin embargo un patrn de rfaga que dae algunos bits de una unidad de
datos y otros bits de otra unidad exactamente en la misma posicin, el
comprobador de LRC no detectar un error.

Se quiere enviar la informacin PAG en ASCII (7 bits):

Se aade:
Bit para VRC criterio par (verde, primera fila)
Bit para LRC criterio par (azul, ltima columna)
Bit de paridad cruzada criterio par (rosa)

2.3.3 VERIFICACION DE REDUNDANCIA CICLICA.

A diferencia de las tcnicas VRC y LRC, que se basan en la suma (para
calcular la paridad), la tcnica CRC se basa en la divisin binaria. En esta
tcnica, se aaden bits redundantes en la unidad de datos de forma que los
todo el conjunto sea divisible exactamente por un nmero binario determinado,
en el destino los datos recibidos son divididos por ese mismo nmero, si en ese
caso no hay resto de la operacin, el dato es aceptado, si apareciera un resto
de la divisin, el dato se entendera que se ha corrompido y se rechazar.

La tcnica aade unos bits de CRC, de la siguiente manera en tres pasos

bsicos: en primer lugar se aade una tira de n ceros, siendo n el nmero
inmediatamente menor al nmero de bits del divisor predefinido (que tiene n+1
bits), el segundo paso es dividir la nueva unidad de datos por el divisor
predefinido usando un proceso de divisin binaria, el resto que quedara sera
los bits de CRC a aadir, el tercer paso es sustituir los n bits aadidos en el
paso primero por los n bits del resto de la operacin del segundo paso, el dato
final ser divisible exactamente por el divisor predefinido. La imagen muestra el
esquema del proceso.

L.I Vicente de Len Castrejn

Instituto Tecnolgico de Iguala

Pgina 6