INSTITUTO TECNOLGICO DE LEN

INGENERIA EN MECATRNICA
MATERIA:
Electrnica Digital
Maestro:
Ing. Miguel Rosales Cicea

Tarea 2 parcial:
-Familias lgicas
-Simplificacin de ecuaciones Booleanas
-Mtodo de Mc Clausky

Alumno:

Zertuche Gutirrez Jos Daniel

Familias lgicas
Una familia lgica se puede definir como la estructura bsica a partir de la cual se
pueden construir las puertas lgicas.
Los elementos principales de estas familias lgicas deben tener como mnimo dos
regiones de operacin bien diferenciadas. Esta situacin nos lleva a la utilizacin
de dispositivos semiconductores, aunque en los principios se utilizaron vlvulas y
conmutadores elctricos (que presentaban un comportamiento similar).
Una posible clasificacin de estas familias, segn los dispositivos semiconductores
en los que se basan, es:
Familias bipolares.- emplean transistores bipolares y diodos, es decir,
dispositivos de unin. Las familias bipolares ms representativas son las familias
TTL y ECL.
Familias MOS.- emplean transistores MOSFET, es decir, transistores de efecto
campo. Las familias MOS ms representativas son las familias NMOS y CMOS.
Cada una de estas familias van a tener una serie de parmetros cuyos valores van
a ser ms o menos fijos. Los principales parmetros de las familias lgicas son:
Parmetros temporales:
Retraso de propagacin de bajo a alto, tPLH.- tiempo transcurrido desde que la
seal de entrada baja (pasa por el 50%) hasta que la seal de salida sube (pasa
por el 50%).
Retraso de propagacin de alto a bajo, tPHL.- tiempo transcurrido desde que la
seal de entrada sube (pasa por el 50%) hasta que la seal de salida baja (pasa
por el 50%).
El hecho de subida y bajada se debe a que las principales familias son negativas,
es decir, la salida que obtenemos es el valor negado de dicha funcin.
Retraso de propagacin.- valor medio de tPLH y tPHL.
Tiempo de transicin de bajo a alto, tTLH.- tiempo transcurrido desde que la
seal empieza a subir (pasa por el 10%) hasta que llega a un nivel alto (pasa por
el 90%).
Tiempo de transicin de alto a bajo, tTHL.- tiempo transcurrido desde que la
seal empieza a bajar (pasa por el 90%) hasta que llega a un nivel bajo (pasa por
el 10%).

Es decir, se considera que una transicin se ha completado cuando pasamos de

los umbrales del 10% y el 90%. Este hecho es debido a que la forma de onda a
partir de esos valores cambia, pudiendo no llegar nunca a los valores del 0% o al
100%.
Parmetros de tensin:
Nivel alto de la salida (entrada), VOH (VIH).- nivel de tensin considerada como
alto para la salida (entrada).
Nivel bajo de la salida (entrada), VOL (VIL).- nivel de tensin considerada como
alto para la salida (entrada).

Ilustracin 1 Esquema de los parmetros temporales

Familia DL (Diode Logic)

De forma previa al estudio de las familias actuales, se va a realizar el estudio de la
familia DL (Diode Logic), ya en desuso pero muy simple. Esta familia se basa en
diodos, a los que se unen resistencias para evitar la destruccin de stos. Un
modelo de operacin de un diodo, pudiendo distinguirse dos zona de operacin:
Conduccin u ON, en la que su tensin es de V
Corte u OFF, en la que la intensidad a travs de l se puede considerar nula.

 Podemos apreciar otra zona, denominada de ruptura, en la que el diodo se

convierte en un cortocircuito, que debe ser evitada. Para no llegar nunca a esta
zona, se utilizan las resistencias a las que hacamos mencin anteriormente.

Ilustracin 2 Smbolo y caracterstica del diodo.

Una puerta de una sola entrada de la familia DL, junto a su modo de operacin. La
operacin de esta puerta es la siguiente, pero no nos podemos olvidar de que los
valores de tensin estarn entre los niveles de tierra (0 -> 0v.) y de polarizacin
(1 - > 5v.).

Ilustracin 3 Esquema y tabla de verdad de una puerta construida con

lgica DL.

Cuando en la entrada tenemos un 0, la tensin que hay en el diodo ser de 0v.

o menor, por lo que el diodo estar en corte. En esta situacin, la intensidad ser
0, y por lo tanto, la tensin que cae en la resistencia tambin ser 0. Luego en la
salida tendremos directamente la tensin de tierra,es decir, 0v. o 0.

 Cuando en la entrada tenemos un 1, la tensin que ah en el diodo es positiva,

por lo que estar en conduccin. En esta situacin, la tensin que cae en el diodo
es la de conduccin, es decir, V. Luego en la salida tendremos VDD-V.

Familias bipolares.
Las familias bipolares son aquellas basadas en los transistores de unin o
bipolares. Estos transistores se pueden clasificar en dos tipos, segn las uniones
semiconductoras: npn y pnp. De estos dos tipos de transistores, los ms
empleados son los transistores npn ya que presentan una ganancia mayor, y por
lo tanto sern los ms rpidos.
Debido a la aparicin de dos diodos en cada transistor, estos transistores
mostrarn cuatro zonas de operacin (las combinaciones de las diferentes zonas
de cada diodo).
Zona de corte. El transistor se comporta como un circuito abierto, por lo que no
circula intensidad por ninguno de sus terminales. En esta zona los dos diodos se
encuentran cortados.
Zona activa directa, u zona hmica. El transistor se comporta como un
amplificador de intensidad desde la base hasta el colector. En este caso, el diodo
base-emisor est conduciendo, mientras que el base-colector est cortado.

Ilustracin 4. Uniones, smbolos y representacin con diodos de

transistores bipolares.

 Zona activa inversa. Es una zona parecida a la anterior, pero cambiando los
terminales de emisor y colector. La principal diferencia (aparte de la anterior) es
que la amplifi- cacin es sustancialmente menor.
Zona de saturacin. El transistor se comporta como un cortocircuito entre el
colector y el emisor, que debido a las diferencias geomtricas de ambas uniones
mantiene una pequea tensin. En esta zona los dos diodos se encuentran
conduciendo.

Ilustracin 5Zonas de operacin de los transistores bipolares.

Familia TTL (Transistor Transistor Logic).

Esta familia es una de las ms empleadas en la construccin de dispositivos MSI.
Est basada en el transistor multi-emisor. Este transistor es un transistor con
varios emisores, una sola base y un solo colector. En la ilustracin se muestra el
smbolo de este transistor, su representacin en transistores con un solo emisor y
su forma de operacin:

Ilustracin 6Smbolo
multiemisor.

forma

de

operacin

de

un

transistor

Un esquema tpico de una puerta TTL se muestra en la ilustracin 7, junto con su

tabla de funcionamiento (donde tambin se indica la zona de operacin de los
diferentes transistores). El funcionamiento de la puerta es el siguiente. Debido a
que la intensidad de base de un transistor bipolar es muy pequea, en primera
aproximacin podemos decir que es nula por lo que la base del transistor T1
siempre est conectada a polarizacin. Cuando cualquiera de las entradas se
encuentra en un nivel bajo, el transistor T1 se encontrar en la regin de
saturacin, ya que la unin BE est conduciendo y la unin BC siempre est
directamente polarizada, lo cual provocar que la base del transistor T2 tenga una
tensin de 0.4 v (0.2v de la cada entre colector y emisor y 0.2v del nivel bajo,
como ya veremos).
Esta situacin provoca que dicho transistor est cortado. Al estar T2 cortado, la
tensin de base de T3 ser 0, lo cual implica que T3 tambin est cortado. En
cambio, el transistor T4 estar en zona activa directa o en saturacin
(dependiendo de los valores de las resistencias R2 y R4), que provocar que el
diodo conduzca colocando en la salida un nivel alto.
Cuando todas las entradas se encuentren a nivel alto, el transistor T1 estar en la
zona activa inversa, ya que la unin BE est cortada y la unin BC est
conduciendo. Esta situacin provoca que la tensin de base del transistor T2 sea
aproximadamente de 1.4 v., llevando a dicho transistor a saturacin. Por lo tanto,
el transistor T3 estar igualmente saturado y en la salida se colocar un nivel bajo.
En cambio, el transistor T4 se encontrar en zona activa directa, pero el diodo no
conducir, desconectando la salida de la tensin de polarizacin. As, los niveles
de tensin y mrgenes de ruido de esta familia, de forma aproximada, son los
mostrados en la ilustracin 8. La obtencin de estos valores se puede desprender
de la tabla de operacin de los transistores de la ilustracin 7.

Ilustracin 7 Esquema y tabla de verdad de una puerta lgica

construida con lgica TTL.

VOL = VCE(SAT)3 = 0.2v

VOH = VDD - VBE(SAT)4 - VD(ON) = 3.8 v.
VIH es la tensin para que el transistor T1 salga de zona activa inversa.
VIL es la tensin para que el transistor T1 salga de saturacin.

Ilustracin 8 Parmetros de tensin de la familia lgica TTL.

En la ilustracin anterior, la zona punteada corresponde a la etapa de salida de la

puerta. Esta etapa no es nica, sino que existen varios tipos de etapas de salida.
Entre estos tipos, podemos encontrar:
La salida totem-pole,
La salida con carga resistiva
Y la salida en colector abierto (siempre hay que conectarle una carga a la salida)
Como pudimos ver en el primer ejemplo, la lgica de esta familia es negada, es
decir, la salida siempre est complementada. Tambin podemos apreciar que la

utilizacin de un transistor multiemisor genera la operacin AND de los emisores.

Tambin podemos generar operaciones OR de los trminos producto. Luego, con
la familia TTL slo podemos generar las siguientes estructuras:
Inversores
AND inversor
AND - OR inversor

Ilustracin 9 Diferentes etapas de salida de la familia lgica TTL

Ilustracin 10 Diferentes estructuras posibles con la familia TTL.

Familia ECL (Emitter Coupled Logic).

La familia ECL se basa en un amplificador diferencial. Para que el retraso de esta
familia sea mnimo, se impone la restriccin de que los transistores del
amplificador trabajen en los lmites de Z.A.D. - corte y Z.A.D. - saturacin. Este
hecho implica que la diferencia de tensin que tenga que soportar sea mnima.
Esta situacin tiene tres implicaciones bsicas:
niveles de tensin altos y bajos cercanos (que le proporciona una alta velocidad)
incompatibilidad con otras familias lgicas
Disposicin de salidas diferenciales, es decir, tanto de la salida complementada
como sin complementar.
El esquema de una puerta lgica ECL, junto a su tabla de comportamiento (en la
que se ha incluido la zona de operacin de sus transistores y los lmites de los
transistores de amplifi- cacin).

Ilustracin 11. Esquema y tabla de verdad de una puerta construida

con lgica ECL.

El funcionamiento de la puerta es el siguiente. Los niveles lgicos estarn

alrededor de la tensin VREF, luego la intensidad que pasar por la resistencia
REE ser aproximadamente constante e igual a: IEE = (VREF - V )/REE Cuando
en la entrada existe un nivel bajo (una tensin menor que VREF), el transistor T1
estar en el lmite de corte mientras que el T2 estar en el lmite de saturacin.

Por lo tanto, toda la intensidad pasar a travs de T2. As los valores de tensin en
los colectores de T1 y T2 sern Vcc y Vcc-IEERC, respectivamente.
Podemos apreciar que estos valores dependen en gran medida de la intensidad, y
por lo tanto el fan-out tiene una gran influencia. Para reducir esta influencia y
aumentar este fan-out, necesitaremos unas etapas de salida, formadas por las
parejas de los transistores T3 y T4 con sus respectivas resistencias. Los
transistores T3 y T4 siempre estarn en zona activa directa suministrando la
intensidad necesaria y desacoplando la funcin lgica del resto del circuito. Por lo
tanto, la seal F' tendr un nivel alto (Vcc - VBE(ON)), y la seal F tendr un nivel
bajo (Vcc - VBE(ON) -IEERC).
Cuando en la entrada existe un nivel alto, la operacin es similar cambiando el
transistor T1 por el T2. As, los niveles de tensin y mrgenes de ruido de esta
familia, de forma aproximada, se muestran en la tabla 7.3. Los valores de VREF,
RC y REE se establecen para que dichos valores se encuentren cerca de la mitad
de los rales de polarizacin.

Ilustracin 12. Parmetros de tensin de la familia lgica ECL.

Para mantener las anteriores condiciones de operacin, en una sola puerta ECL
nicamente se pueden implementar las siguientes operaciones:
inversin/seguimiento
operacin nor/or

Ilustracin 13 Posibles estructuras que se pueden construir con la

familia ECL.

Familias MOS.
Las familias MOS son aquellas que basan su funcionamiento en los transistores
de efecto campo o MOSFET. Estos transistores se pueden clasificar en dos tipos,
segn el canal utilizado: NMOS y PMOS.

Ilustracin 14. Representacin y smbolos de los transistores MOSFET.

El transistor MOS se puede identificar como un interruptor controlado por la

tensin de puerta, VG, que determinar cuando conduce y cuando no. En la figura
15 describimos la operacin de estos transistores como interruptores:

Ilustracin 15. Zonas de operacin de los transistores MOSFET.

Al igual que suceda con los transistores bipolares, los transistores PMOS
muestran una ganancia menor que los NMOS, por lo que estos ltimos
predominan en la generacin de las familias.

Familia NMOS.
La familia NMOS se basa en el empleo nicamente de transistores NMOS para
obtener la funcin lgica.

Ilustracin 16. Esquema y tabla de verdad de un puerta construida

con lgica NMOS

El funcionamiento de la puerta es el siguiente. Cuando la entrada se encuentra en

un nivel bajo, el transistor NMOS estar en su zona de corte. Por lo tanto, la
intensidad que circular por el circuito ser nula y en la salida se encontrar la
tensin de polarizacin, es decir, un nivel alto.
Cuando la entrada se encuentra en un nivel alto, el transistor estar conduciendo y
se comportar aproximadamente como un interruptor. Por lo tanto, en la salida
estar un nivel bajo.
En este caso la resistencia acta de pull-up de la estructura. Vamos a introducir
dos nuevos conceptos, que aunque no son exclusivos de las familias MOS, s son
muy empleados en este tipo de circuitos.

El pull-up es el dispositivo que suministra el nivel alto (conecta la tensin de

polarizacin a la salida) Mientras que el pull-down suministra el nivel bajo (conecta
la tierra).
Existen diferentes tipos de pull-up, como puede ser la resistencia, transistores de
deplexin o transistores saturados:

Ilustracin 17. Diferentes tipos de pull-up de la familia lgica NMOS.

En la familia NMOS se puede construir cualquier funcin arbitraria siempre y

cuando se mantengan las limitaciones tecnolgicas (que suelen traducirse en la
conexin en serie de un nmero mximo de transistores). Para formar cualquier
funcin, las estructuras son las siguientes:
La conexin en paralelo de dos transistores (o grupo de ellos) acta como una
puerta OR,
La conexin en serie de dos transistores (o grupo de ellos) acta como una
puerta AND.

Ilustracin 18. Ejemplos de puertas lgicas NMOS.

Familia CMOS (Complementary MOS).

Esta familia basa su operacin en la utilizacin de los transistores NMOS y PMOS
funcionando como interruptores, de tal forma que los transistores NMOS
suministran el nivel bajo (ya que no se degrada con la tensin umbral) y los
transistores PMOS suministran el nivel alto (ya que no se degrada con la tensin
umbral).
Una puerta construida con la familia CMOS solamente estar formada por
transistores,

Ilustracin 19. Esquema y tabla de verdad de un puerta construida con

lgica CMOS.

El funcionamiento de la puerta es el siguiente. Cuando en la entrada hay un nivel

bajo, el transistor T1 estar cortado mientras que el T2 estar conduciendo. Por lo
tanto, el transistor T2 colocar en la salida un nivel alto (que ser directamente el
nivel de polarizacin), y el transistor T1 evitar el paso de corriente por lo que no
consume potencia en esttica, slo en el transitorio.
Cuando en la entrada hay un nivel alto, el transistor T2 estar cortado mientras
que el T1 estar conduciendo. Por lo tanto, el transistor T1 colocara en la salida un
nivel bajo (que ser directamente el nivel de tierra), y el transistor T2 evitar el
paso de corriente por lo que no consume potencia en esttica, slo en el
transitorio. En el caso de la familia CMOS, al igual que en la NMOS, se puede
construir cualquier frmula compleja.
En el caso de los transistores NMOS, se construyen igual que en la familia NMOS,
pero en los transistores PMOS es la funcin inversa. Es decir,
la conexin en paralelo forma una operacin AND,
mientras que la conexin en serie forma una operacin OR.

Se tiene que verificar que ambas ramas (de transistores NMOS y PMOS) generan
la misma funcin lgica. Este hecho implicar que el nodo de salida siempre
estar conectado a un solo nivel lgico, es decir, al nodo de polarizacin (nivel
alto) o al nodo de tierra (nivel bajo). En el caso de que no se cumpla dicha
restriccin, podemos encontrarnos en dos situaciones diferentes:
Que el nodo de salida est conectado a la tensin de polarizacin y al nodo de
tierra de forma simulatnea. Esta situacin no se debe permitir nunca, ya que el
valor lgico de salida sera indeterminado.
Que el nodo de salida no est conectado a ningn nodo, ni a tensin de
polarizacin ni a tierra. Esta situacin es problemtica porque dejaramos la salida
en alta impedancia y cualquier dispositivo parsito podra alterar el valor lgico.

Ilustracin 20. Ejemplos de puertas lgicas CMOS.

Simplificacin de ecuaciones booleanas

El lgebra de Boole permite expresar, en forma de funciones matemticas, tanto la
realizacin de clculos en el sistema binario como la adopcin de decisiones a
travs de la combinacin de proposiciones.

Funciones Lgicas
Dentro del lgebra de Boole de 2 elementos, una funcin booleana o funcin
lgica es una expresin de operaciones booleanas enlazando variables que
solamente pueden adquirir los valores 0 y 1. Una funcin booleana es una
aplicacin que a cada conjunto de valores booleanos de sus variables le asigna un
y slo un valor booleano.
La primera de las dos definiciones anteriores es de tipo descriptivo: describe la
forma algebraica de una funcin booleana; mientras que la segunda es de tipo
conceptual: identifica la funcin como correspondencia entre el conjunto de
valores de las variables y el valor booleano de la variable dependiente.
En una funcin f designaremos con el nombre de variables de entrada xi al
conjunto de sus variables propias y denominaremos variable de salida y a la
variable dependiente o resultado de la propia funcin y = f(xi).
De acuerdo con las definiciones anteriores, las funciones lgicas pueden
representarse en dos formas diferentes:
- por su expresin algebraica o frmula booleana, como expresin de las
operaciones que ligan a sus variables;
- por su tabla operativa o tabla de verdad, expresando en forma de tabla la
correspondencia entre la variable de salida y cada combinacin posible de valores
de sus variables de entrada.
Tambin puede expresarse una funcin en forma de enunciado o texto que
manifiesta las especificaciones o requisitos que dan lugar a dicha funcin y en
forma grfica como circuito digital o esquema de puertas lgicas que produce
los valores de salida de la funcin al recibir los correspondientes valores en sus
entradas.

El proceso de sntesis o construccin digital de una funcin parte del enunciado

o especificaciones de la misma, para configurar la tabla de verdad de la funcin
y obtener, a travs de ella, su expresin algebraica; una vez simplificada, dicha
expresin puede ser directamente trasladada a un esquema de puertas como
representacin grfica del circuito digital que hace efectiva dicha funcin.
Enunciado tabla funcional expresin algebraica esquema de puertas
Dada una funcin de m variables, cada una de las posibles combinaciones de
valores de dichas m variables recibe el nombre de vector de entrada; el nmero
total de vectores de entrada ser 2m y tal ser el nmero de filas que ha de tener
la tabla funcional completa.
Para cada vector de entrada podemos construir un trmino mnimo, formado por el
producto booleano (operacin "y") de las m variables de entrada, estando cada
una de ellas afirmada si su valor en el vector de entrada es 1 y negada cuando
vale 0.
Un trmino mnimo da resultado 1 al asignar a sus variables los valores del vector
de entrada que le corresponde y, en cambio, para cualquier otro vector de entrada
da resultado 0.
As pues, tal como estn construidos, los trminos mnimos poseen la propiedad
de seleccionar o filtrar a su propio vector de entrada: a cada vector de
entrada le corresponde un trmino mnimo y cada termino mnimo es un
discriminador o selector del vector de entrada al que corresponde.
Ejemplos para 4 variables (a, b, c, d):
vector de entrada 1001

trmino mnimo a.b.c.d

1.0.0.1 = 1

vector de entrada 1100

trmino mnimo a.b.c.d

1.1.0.0 = 1

vector de entrada 0010

trmino mnimo a.b.c.d

0.0.1.0 = 1

vector de entrada 0000

trmino mnimo a.b.c.d

0.0.0.0 = 1

vector de entrada 1111

trmino mnimo a.b.c.d

1.1.1.1 = 1

Nmero de vectores de entrada y de trminos mnimos posibles:

24

= 16

Dualmente se construye el trmino mximo correspondiente a un vector de

entrada mediante la suma booleana (operacin "o") de sus variables, afirmadas
cuando su valor es 0 y negadas cuando valen 1. Un trmino mximo da resultado
0 al asignar a sus variables los valores del vector de entrada que le corresponde y
adopta el valor 1 para cualquier otro vector.
A cada vector de entrada le corresponden un trmino mximo y cada trmino
mximo es, asimismo, un selector o discriminador del vector al que corresponde.
Ejemplos para 4 variables ( a, b, c, d) :
vector de entrada 1001

trmino mximo a + b + c + d

1+ 0 + 0 +1= 0

vector de entrada 1100

trmino mximo a + b + c + d

1+1+ 0 + 0 = 0

vector de entrada 0010

trmino mximo a + b + c + d

0 + 0 +1+ 0 = 0

vector de entrada 0000

trmino mximo a + b + c + d

0+0+0+0=0

vector de entrada 1111

trmino mximo a + b + c + d

1+1+1+1= 0

Nmero de vectores de entrada y de trminos mximos posibles:

24

= 16

Se denomina forma cannica de una funcin booleana a su expresin como suma

(operacin "o") de trminos mnimos de sus variables; para construirla a partir de
su tabla funcional bastar tomar todos aquellos trminos mnimos que
corresponden a vectores de entrada que hacen la funcin igual a 1 y sumarlos.
Habida cuenta de la propiedad de filtrado o seleccin que tienen los trminos
mnimos, dicha suma de trminos mnimos asigna resultado 1 para aquellos
vectores de entrada cuyo trmino mnimo se encuentra presente en la misma y
resultado 0 para todos los dems vectores de entrada.
Ejemplo: funcin "ser nmero primo" para nmeros de 3 dgitos.

Para obtener la forma cannica de esta funcin hemos de tomar los trminos
mnimos de los vectores de entrada que dan resultado 1.

Referencias bibliogrficas
http://www.uhu.es/raul.jimenez/DIGITAL_I/dig1_vii.pdf
http://diec.cps.unizar.es/~tpollan/libro/Apuntes/dig02.pdf