320

ELECTRONIC
DAI G I T A L

x00

Q"o
00

01

01

11

10

11_

"l

10

f-'')

a)

[,.

ara,,

t'-,1

J r = Q r ' O o + Q r 'X

Q,Q r \

xoo

oo

01

Kr:O.,'On+A,,'*

11

oro,

10

n r;-)
I
0

01

" J

[,.
c)

11
10

\1/

J r : Q o 'r Q r . X + r ' X

K',:Ao+X

a,o. x o o

01

11

'l

10

00

01

11

10

arQ',

e)

\1_ )

Ko:,x+a.,.8

Jo:X

F i g u r a7 . 4 3 .

Ko=(Q,+A)'X

M a p a s d e K a r n a u g h p a r a e l c l c u l o d e l a s e c u a c i o n e sd e e n t r a d aa l o s b i e s t a b l e s

d e l P r o b l e m a7 . 1 2 .

El circuito queda como se muestra en la Fieura 7.44.

AUTOMATASFINITOS

321

7 4 7J
t

" 0

)C,
,K. 0

aH

o.+
i

C
Salida
7404
Entradade control
pares/impares
Entrada impulsos
ck

7.13.

, Figura 7.44.

C i r c u i t o r e s u l t a d od e l P r o b l e m a7 . 1 2 .

Disear un contador de 0 a 7 que mediante una seal de control slo cuente hasta 3 (de 0 a 3).
Solucin: De acuerdo con el enunciado del problema, si el circuito se implementa utilizando la teora
de autmatas hnitos tendr ocho estados sobre los que se puede evolucionar de acuerdo con el
diagrama de flujos de la Figura 1.45.

lul101

Figura 7.45.

D i a g r a m ad e f l u j o s d e l c o n t a d o r c o n t r o l a d o ( P r o b l e m a7 . 1 3 )

La Tabla 7.31 es la de estados,que correspondecon el diagrama de flujos de la Figura7.45.

322

E L E C T R O N I CDAI G I T A L

Tabla 7.31.

Estadopresente

T a b l a d e e s t a d o sd e l P r o b l e m a7 . 1 3

Estadofuturo

0
I
0
I
0
I
0
I
0
I
0
I
0
I
0
I

Io
I^
I1
Il
I2
I2
I.
I"
I4
I^
Is
I.
f

I.
I6
I1
[1

A B C
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

Il
I1
I2
I2
I.-)

I"
-t

Io
I4
Io
I .)
Io
I6
Io
I1
Io
Io

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

Al haberseelegido el modelo de Moore para la implementacindel sistema,y para simplificar el circuito de salida, se codifican los estados internos de manera que coincidan con las salidas,por tanto:
I l0
Iu --r
1o .__-000
1 .-'
011
--------+
It
lll
1o
100
1r 001
1s----------------'
101

12----------------'
010

En estecaso se decide implementar el circuito con biestabletipo J-K, por lo que se puede realizarla
Tabla 7.32 donde ya se han sustituido los estadosinternos por los cdigos asignados.
Tabla 7.32.

Estadopresente
Qzot Qto Qoo
0
0
0
0
0
0
0
0
1
1
1
1
1
1
l
1

0
0
0
0
1
1
1
1
0
0
0
0
1
1
l
1

0
0
1
1
0
0
1
1
0
0
1
1
0
0
l
1

X
0
I
0
I
0
1
0
I
0
1
0
I
0
1
0
I

T a b l a d e t r a n s i c i o n e sd e l P r o b l e m a7 . 1 3

Estadofuturo
J2
Qrrrn
rtQrt*\Qo< r* ,

K2

Jl

K1

Jo

Ko

0
0
0
0
0
0
0
1
x
x
x
x
x
x
x
x

x
x
x
x
x
x
x
x
l
0
1
0
1
0
1
1

0
0
1
l
x
x
x
x
0
0
0
1
x
x
x
x

x
x
x
x
0
0
l
l
x
x
x
x
1
0
l
1

1
1
x
x
l
l
x
x
0
l
x
x
0
l
x
x

x
x
l
l
x
x
l
1
x
x
1
l
x
x
l
l

0
0
0
0
0
0
0
1
0
1
0
1
0
l
0
0

0
0
1
1
1
1
0
0
0
0
0
1
0
l
0
0

1
1
0
0
1
1
0
0
0
1
0
0
0
l
0
0

Salidas
B
C

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

AUTOMATASFINITOS

323

Los mapas de Karnaugh para deducir las ecuacionesde interconexin de los biestablesJ-K y las
salidas,son los que se muestranen la Figura 7.46.

ao

(oo

o2a

01

11

10

00

01

11

10

QrA

00

r,-)
0

( oo

01

11

10

01

11

b)

\1_ :)

lf'

ara

10

11

(_

,.l

xoo

00

01

r-)

11

t,

10

")

ara

10

11

d)
0

f
l
l

00
00

(:

01

10

01
X

11

Jo
o::O
Qrt++YX

01

K.,:Oo+Ar'Y

J.,:Ao.X+Oo.,

Figura 7.46.

Kz:X+O1'Ao

c)

10 0

to

01

"\
00

11

Jr:O','Ao'X

Q,

01

a)

t_,
X

( oo

11

10

1 l
I

I
)

Ko:1

M a p a s d e K a r n a u g hp a r a e l c l c u l o d e l a s f u n c i o n e s d e e n t r a d ad e l o s b i e s t a b l e s
d e l P r o b l e m a7 . 1 3 .

324

ELECTRONIC
DAI G I T A L

Finalmente, el circuito queda como se muestra en la Figura 7.47.

control

C* Entrada imPulsos

F i g u r a 7 . 4 7 . R esul tado
a.13.
del Problem7
7.14. Disear un contador sncrono de mdulo 6 con salida de arrastre (Carry) utilizando para
ello biestablesdel tipo ./-K.
Solucin: El diagramade flujosdel circuitoes el que se muestraen la Figura7.28.
X=O
X=1

x--o

x:1

x:o
Figura 7.48.

X:O

D i a g r a m a d e f l u j o s d e u n c o n t a d o r d e m d u l o 6 c o n s a l i d a d e a r r a s t r ed e l
P r o b l e m a7 . 1 4 .

AUTOMATASFINITOS

325

La tabla de estadosde este sistemaser la que se muestra en la Tabla7.33.

T a b l a d e e s t a d o s d e l P r o b l e m a7 . 1 4

Tabla 7.33.
Estado actual

Estado futuro

Io
Io

0
I
0
I
0
I
0
I
0
I
0
I

Io
Ir
Ir
I2
I2
I^
I.

Il
I1
I2
I2
I"
-l

I.

I4
I4
Is
Is

Carry
C

Salida contador
A B C

0
0
0
0
0
0
0
0
1
1
1
1

0
0
0
0
0
0
0
0
0
0
1
1

-l

I4
I4
I.)

Is
Io

0
0
0
0
1
1
1
1
0
0
0
0

0
0
1
1
0
0
1
1
0
0
1
1

Como el contador tiene seisestadosinternos, para poder codificarlos se necesitanal menos tres bits.
Adems, como se ha tenido la precaucin de utilizar el modelo de Moore, si hacemos coincidir los
estados internos con la salida las funciones de stas coincidirn con las salidas de los biestables,por
tanto se realiza la siguiente asignacin de estados:
1o-----.--------000
1r .-.-----------*
001

1.+
011
100
14 ----------------+

12 ---------------010

1. ---------+ 101

Por tanto, la Tabla 7.34 es la de transicionesdel contador de mdulo 6, utilizando biestablesdel

tipo "/-K activos por flanco de bajada.

Tabla 7.34.

Estado actual
Qzo

Qto

0
0
0
0
1
1

0
0
1
1
0
0

T a b l a d e t r a n s i c i o n e sd e l P r o b l e m a7 . 1 4 .

Quvt

0
1
0
1
0
r

Estadofuturo
J2
Qze+t) Q\t+t\ Qot,*rt

Kz

Jr

Kr

0
0
0
1
x
x

x
x
x
x
0
1

0
l
x
x
0
0

x
x
0
l
x
x

0
0
0
1
1
0

0
1
1
0
0
0

1
0
1
0
1
0

Jo

Ko

Salida
A B C

CR

0 0
0 0
0 1
0 1
1 0
1 0

0
0
0
0
0
I

0
1
0
1
0
1

Aplicando el mtodo de Karnaugh se pueden deducir las funciones de entrada y salida de los
biestables(Fig. 7.a9).

326

ELECTRONICA
DIGITAL

O.o,
00

arQ,

\o ,o.,

ora',

00

o \

0
1

01

11

10

c)

Cl

J,:r' Oo

O ,O,,
00
o \
0

I '

(_

01

11

10

Ko=1

100
O"\\C

01

11

10
0

Cl

s)

C^:Qo'Q,

Figura 7.49.

M a p a s d e K a r n a u g hp a r a l a o b t e n c i nd e l a s f u n c i o n e sd e e n t r a d ay s a l i d a
d e l o s b i e s t a b l e s( p r o b l e m aj . 1 4 ) .

A U T O M A T A SF I N I T O S

327

Por tanto, el circuito queda tal y como se muestra en la Figura 7.50.

Salida
CR

I
L

Entrada
Clock

Figura 7.50.

R e s u l t a d od e l P r o b l e m a 7 . 1 4 .

7.15. Disear un contador sncrono de mdulo 10 con salida de carry utilizando para ello
biestablestipo 7.
al que se muestraen la
Solucin: El diagramade flujos del contadorde mdulo 10 corresponde
F i s u r a7 . 5 l .

328

ELECTRONIC
DAI G I T A L

/"/s=0000

X:O

X=O

x:1

X:1

X:O
X:1

i./s=0010

X :O
/3/s=0011

c:0

x:1

x=o
/./S=0100

X:O

/ , / S = 0 11 1

/ . / S = 0 11 0

c:0
X:O
Figura 7.51.

D i a g r a m ad e f l u j o s d e un contador de dcadas con salida de carry (Prob l e m a7 . 1 5 ) .

Por tanto, la Tabla 7.35 ser la tabla de estadoscorrespondienteal diagrama de flujos de la Figur a 7 . 5 1 ,e n l a q u e y a s e ha tenido en cuentaque para pasarde un estadoa otro la entrada X ha de estar
u I y, por tanto, se ha eliminado de la tabla.

Tabla 7.35.
Estado actual

T a b l a d e e s t a d o sd e l P r o b l e m a7 . 1 5
Estado futuro

Io

I1

I.l

I2

I2

I-

I"-)

I1
I.

I1
Is
I6

-l

I6
I1

I1

I,

I8

Ie

Ie

Io

Salida
A B C D

0
0
0
0
0
0
0
0
1
1

0
0
0
0
r
1
r
1
0
0

0
0
1
1
0
0
l
t
0
0

0
1
0
1
0
1
0
l
0
1

Carry
CR

0
0
0
0
0
0
0
0
0
I

AUTOMATASFINITOS

329

Como hay diez estados distintos, harn falta al menos cuatro dgitos para poder codificarlos.
Adems. como hemos utilizado el modelo de Moqre, se hacen coincidir los estados internos con los
valores de las salidas,de tal manera que en cada momento la salida coincida con el estado interno del
biestablecorrespondientey, por tanto, se ahorra el circuito de salida.
Adems, teniendo en cuenta que se utilizan biestablesdel tipo 7",la tabla de transicioneses la que se
muestra en la Tabla 7.36.

T a b l a d e t r a n s i c i o n e sd e l P r o b l e m a7 . 1 5

Tabla 7.36.

Estado futuro

Estado actual
Qx

Qz@

0
0
0
0
0
0
0
0
1
1

0
0
0
0
1
l
1
1
0
0

Qu,

Qr<

0
0
1
1
0
0
1
1
0
0

0
1
0
1
0
l
0
1
0
1

Qsu+tl Qz(,*rl Qt(t+rt Qn(+t

0
0
0
0
0
0
0
1
l
0

0
0
0
1
1
1
1
0
0
0

0
1
1
0
0
1
1
0
0
0

T3

T2

0
0
0
0
0
0
0
1
0
1

0
0
0
1
0
0
0
1
0
0

1
0
1
0
1
0
1
0
l
0

Tr

To

0
1
0
1
0
1
0
1
0
0

1
1
1
1
1
1
1
1
1
1

Carry
CR
0
0
0
0
o
0
0
0
0
I

Para obtener las funciones de entrada y salida de los biestablesse emplea el metodo de Karnaugh
(Figura7.52).

,00

o,
01

11

10

00

01

1'l

10

C_
*-.,
[ , \

).00

\J

01

11

10

00

01

11

10

a)
X

T " : A r ' Q o + A r ' Q . , 'Q o

Figura 7.52.

b)

l
X

Tr:A','Qo

Mapas de Karnaughpara deducir las funciones de entraday salida de los

b i e s t a b l e sd e l P r o b l e m a7 . 1 5 .

330

ELEC-RoNlcA
DtGtrAL

,00

o
00
01

01

11

10

n-

11

10

c)

:)
0

T.,=".oo

o1
2. 00
oo\

01

00

f-

01

11

10 l 1

'10

11
X

1 l
1
d)

I
I

To:1

o)

a"

2,00

01

00

01

11

10

11
X

f\:_
X

10
0

1 l
I

e)

x l
X

C:Qr.Ao

Figura 7.52.

M a p a s d e K a r n a u g h p a r a d e d u c i r l a s f u n c i o n e s d e e n t r a d ay s a l i d ad e l o s
biestablesdel Problema 7.15. (Continuacin).

Por tanto, el circuito ser el de la Fieura 7.53.

A U T O M A T A SF I N I T O S

Figura 7.53.

331

R e s u l t a d od e l P r o b l e m a7 . 1 5 .

biestables-/-K
7.16. Utilizando el conceptode autmatasfinitos, disearun dado electrnicocon
y la lgica necesaria.
contador de seis
Solucin: La implementacin de un dado se puede simular sin ms que disear un
es un tren de
contar
a
la
entrada
donde
estados,que correspondencon las seiscaras que tiene un dado,
por
ejemplo) y
I
KHz
(del
de
orden
elevada
frecuencia
una
de
impulsos generadopor un multivibrador
que se cuenta o no depen<liendocle que se pulse o no el interruptor de tirada.
Segnlo expuestohasta el momento, nuestro diagrama de estadosser el de la Figura7.54,enel
para
qu. ufu...en ls salidas del 1 al 6 en binario. Se ha optado por utilizar un autmata de Moore
poa.i hacer coincidir los estados internos con las salidas y de esta forma simplificar el diseo.

332

E L E C T R O N I CDAI G I T A L

x=0

X:O
X:1

x=1

l,l01o

Figura 7.54.

X:O

x:1

D i a g r a m ad e e s t a d o sd e l d a d o e l e c t r n i c o( P r o b l e m a7 . 1 6 ) .

La tabla de estadosde acuerdo con el diagrama de estadoses la Tabla 7.37.

Tabla 7.37.
Estado presente

T a b l a d e e s t a d o sd e l P r o b l e m a7 . 1 6

Estado futuro

Io

I2

0
I
0
I
0

I2

I"

0
I
0
I
0
1

Io
I,)
I1
I1

I.

I4
I1
Is
I.
J

I1
I1
I2
I2
II"
I4
I4
I .)

I.)
Io

Salidas

s, s, s,
0
0
0
0
0
0
r
1
r
1
1
I

0
0
1
r
l
r
0
0
0
0
1
l

1
1
0
0
r
1
0
0
l
1
0
0

Seguidamentese hace la asignacinde estados;en el caso que nos ocupa haremos coincidir los
estados internos con las salidas, para simplifrcar ms rpidamente stas,ya que, de esta manera, al
simplificarlascoinciden con los estadosinternos del autmata y, por tanto, con las salidas
Q" de los
biestables.Luego la asignacinser la siguiente:

1o--..-.-- 001
/r 010
1z-011

13 --------,

100

Ia---l0l
Is --------+ 110

Sustituyendoesta codificacinen la tabla de estadosy ampliando sta con la tabla de transiciones

de los biestables./-K se obtiene la Tabla 7.38.

A U T O M A T A SF I N I T O S

Tabla 7.38.
Estado presente

Qtt

Qrut

0
0
0
0

0
0
1
1

r
r
0
0

0
I
0

0
0
1
1
1
1
1
1

l
1
0
0
0
0
1
1

0
I
0
I
0
I
0
I

Qr<,t

1
0
0
1
1
0
0

T a b l a d e t r a n s i c i o n e sd e l P r o b l e m a7 . 1 6
Salida

Estado futuro
Qz<t+t Q\t+tl

0
0
0
0
0
1
1
1
1
1
1
0

1
I

333

0
1
1
1
l
0
0
0
0
1
1
0

Qov*rl

1
0
0
1
l
0
0
1
1
0
0
1

0
0
0
0
0
0
1
1
1
1
1
r

^tr so
0
0
1
1
1
1
0
0
0
0
1
1

1
1
0
0
1
1
0
0
1
1
0
0

J2

K2

Jr

U
0
0
0
0
1
x
x
x
x
x
x

<
x
x
x
x
x
0
0
0
0
0
l

0
1
x
x
x
x
0
0
0
l
x
x

Kr

Jo

Ko

x
x
0
1
x
x
0
l
x
x
0
l

0
l
x
x
0
1
x
x
0
l
x
x

.
0
0
0
l
x
x
x
x
0
l

Teniendo en cuenta que la variacin de un estadointerno a otro se realizasiempreque X sea l, se

pueden obtener las ecuacionesde entrada de los biestablesteniendo en cuenta slo Qt, Qt Y Qo, Y
haciendoentrar el tren de impulsos por la seal de reloj.
Con ello, los mapas de Karnaugh para las ecuacionesde entrada de los biestablesson las que se
m u e s t r a ne n l a F i g u r a 1 . 5 5 .

Jr:Q','

Qo

Kr=Ao+O,
01

11

I =1
"o

Figura 7.55.

M a p a s d e K a r n a u g hp a r a e l c l c u l o d e l a s e c u a c i o n e sd e l a s f u n c i o n e sd e l o s
biestables.

334

E L E C T R O N I CDAI G I T A L

Ls salidas, al haber utilizado el modelo de autmata de Moore y

al haber hecho coincidir la
codlficacion de los estados internos con los de las salidas,coinciden con las
e.
Por tanto' el circuito, aplicndole el decodifrcadory el display, queda como
se muestra en la Figura 7.56.

A B C D E F G
B
I

RR
BB L
1 2 4 810I T

Jo

P^ Ao

fm p u l s o s d e c l o c k

F i g u r a 7 . S 0 . R e s u l t a ddoe l p r o b l e m a7 . 1 6 .
7'17' Un sistema-sencillopara probar circuitos digitales combinacionales
es tomar un circuito
patrn igual al que se quiere probar, poner a ambos todas las posibles
combinacionesde las
variablesde entrada y comprobar que para cada una de ellas la
salida de ambos circuitos
coincide, en este caso el circuito bajo prueba ser correcto. Si no se produce
coincidenciade
salidas para una combinacin de las variables de entrada, el cirtuito
bajo prueba ser
defectuoso.
Basndoseen esto,disearun sistemaautomtico de prueba de circuitos
combinacionales de tres entradascuyo diagrama de bloques es el ..pr.r.ntado
en la Figura 7.57.

A U T O M A T A SF I N I T O S

I
R

I
R
C
U
I
T

U
I
T

CIRCUITO
3

Figura 7.57.

335

D i a g r a m a d e b l o q u e s d e l s i s t e m ad e p r u e b a s p a r a c i r c u i t o s c o m b i n a c i o n a l e s .

Disear los circuitos 1, 2 y 3 cuyas misionesson las siguientes:

Circuito l: Debe poner automticamente todas las combinaciones de entrada a los
circuitos bajo prueba,teniendoen cuenta que la combinacin 100 no debe darse nunca, ya
que si esto ocurre el circuito en prueba y el patrn se destruiran por ser una combinacin
de proteccincontra copias.
Debe encendersela lmpara cuando se haya terminado de poner todas las combinaciones y mantenerla encendida hasta que se vuelva a dar una seal de inicializacion'
por tanto, el circuito del bloque 1 dispondr de un sistemade inicializacion para probar
otro circuito y que ademsdesactivela lamparilla lr.
Circuito 2: Compara las salidasde los dos circuitos.
Circuito 3: Se activa en caso de que el circuito no esten perfecto estado y permanecer
encendidaaunque cambien las combinacionesde entrada hasta que se introduzca una seal
de inicializacin.
puesla combinacinde entrada100no deber
Solucin: El circuitodel bloqueI tendrsieteestados,
Por ello,el diagramade flujosdel sistemaes
los
circuitos.
destruyen
que
se
ya
este
caso
en
darsenunca
el de la Figura7.58.

l,l01o

1,1011

tul11o

Figura 7.58.

lnl101

D i a g r a m ad e f l u j o s d e l g e n e r a d o rd e c d i g o s d e e n t r a d ad e l P r o b l e m a7 . 1 7'

336

E L E c r R o N r cD
Ar G r r A L
La Tabla 7.39 es la de estadosque correspondeal diagrama de flujos de la Figura 7.58.
Tabf a 7.39.
Estado presente
Io
Io
Ir
I1
I2
I2
I.-t

I.
I4
I4
Is
Is
-t

I6
I6

T a b l a d e e s t a d o s d e l P r o b l e m a7 . 1 7

Estado futuro

0
I
0
I
0
1
0
1
0
I
0
1
0
I

Io
Il
Ir
I2
Iz
I.
I.

A B C
0
0
0
0
0
0
0
0
1
1
I
1
1
1

-t

-t

I4
I4
Is
Is
I6
I6
I6

0
0
0
0
1
1
l
1
0
0
l
1
1
1

0
0
1
1
0
0
l
1
1
1
0
0
1
1

Por haber sido elegido el modelo de Moore para la implementacin del sistema,y para simplificar
el circuito de salida, se codihcan los estados internos de manera que coincidan con las salidas, por
tanto:
l0l
14 --------------1o .-------------'
000
110
Is --------------11 ----------------'
001
1z --------------010
011
1. -------------+

16 -"'--"-'-+ lll

En este caso se decide implementar el circuito con biestable tipo J-K, con lo que se puede realizar la
Tabla 7.40 donde ya se han sustituidolos estadosinternos por los cdigos asignados.
T a b f a 7 . 4 O . T a b l a d e t r a n s i c i o n e sd e l P r o b l e m a7 . 1 7 .
Estado presente
Qzt

Qu,

0
0
0
0
0
0
0
0
l
1
1
1
l
t

0
0
0
0
1
1
1
1
0
0
1
1
l
l

Qrr,,

0
0
1
1
0
0
1
1
l
1
0
0
l
1

X
0
I
0
I
0
I

0
1
0
I
0
1
0
1

Estado futuro

J2

K2

Jl

0
0
0
0
0
0
0
l
x
x
x
x
x
x

x
x
x
x
x
x
x
x
0
0
0
0
0
0

0
0
0
1
x
x
x
x
0
1
x
x
x
x

Qztt+t'tQte+t) Qot,*r't

0
0
0
0
0
0
0
1
1
1
1
1
t
1

0
0
0
1
1
1
1
0
0
1
1
1
t
1

0
1
1
0
0
1
1
1
1
0
0
1
l
1

Kr
x
x
x
x
0
0
0
l
x
x
0
0
0
0

Jo

Ka

0
l
x
x
0
l
x
x
x
x
0
1
x
x

x
x
0
l
x
x
0
0
0
1
x
x
0
0

Salidas
B
C

0
0
0
0
0
0
0
0
l
1
1
1
1
1

0
0
0
0
1
1
l
1
0
0
1
1
l
1

0
0
1
1
0
0
l
1
l
1
0
0
l
1

AUTOMATASFINITOS

337

Los mapas de Karnaugh para deducir las ecuacionesde interconexin de los biestablesJ-K y las
salidasson los que se muestran en la Figura 7.59.

2ooo

01

11

10

r;)
0

t
l
I r l

a)

J.=O.,'Ao

01

oo

o,

Cl

0
,l

d)
0

K',=Qo'4,

cooo
0

I
I

Figura 7.59.

10
0

J.,:oo

Jo:1

11

[,,

10

11

01

Ko=Q',

M a p a s d e K a r n a u g hp a r a e l c l c u l o d e l a s f u n c i o n e s d e e n t r a d aa l o s b i e s t a b l e s
d e l P r o b l e m a7 . 1 7 .

El circuito correspondienteal bloque 1 ser, por tanto, el de la Figura 7'60'

338

DAI G I T A L
ELECTRONIC
A las entradasdel circuitode pruebay patrn

Pulsadorde
inicializacin

Figura 7.60.

C i r c u i t od e l b l o q u e 1 d e l p r o b l e m a7 . 1 j .

El circuito dispone de una seal de Resetpara inicializar el sistemaponiendo todas las salidas a 0.
La lmpara L, de este circuito es un diodo Led y se pondr a I cuando todas las salidas sean 1,
permaneciendoen este estado hasta que se active la seal de Reset,ya que el estado 111 es el Iu del
diagrama de flujos.
El circuito 2 puede realizarsecon un comparador del tipo 7485 conectado,tal y como se muestra en
la Figura 7.61.

Circuito
patrn

Circuito
en prueba

AO
A1
42
A3
BO
B1
B2
B3
A<B
A=8
A>B

A la entra
bloque 3

A<B
A=B
A>B

F i g u r a 7 . 6 1 . C i r c u i t od e l b l o q u e2 d e l P r o b l e m 7
a. 1 7 .

El circuito 3 debe mantener una informacin hasta que se inicialice el sistema,para lo cual puede
emplearseel circuito de la Figura7.62. Cuando en la entrada Ahay un 0 y previamentese ha activado

A U T O M A T A SF I N I T O S

339

el pulsador de inicializacion,a la salida de la puerta OR hay un 0. Cuando se pone a 1 la entrada A ala

salida de la puerta OR, apareceun 1 que se realimenta a travs de la entrada B, de tal manera que si la
entrada A pasa a valer de nuevo 0 la salida de la puerta OR seguir siendo un 1.

Del bloque 2

Delpulsador
inicializacin
Figura 7.62.

C i r c u i t o b l o q u e 3 d e l P r o b l e m a7 . 1 7 .

7.18. Disear un circuito secuencialsncrono que disponga de una entrada X sincronizadapor

una seal de reloj y una salida S, de tal manera que si por X se introduce un nmero de
cuatro bits comenzando por el bit de menor peso,a su salida se obtenga el complemento a 2
de dicho nmero de forma simultneacon ste.Ademsel circuito deberquedar preparado
para recibir otro nmero cuando termine de realizar el complemento del anterior.
Solucin: El circuito corresponder a un diagrama de bloques similar al que se muestra en el
diagrama de bloques de la Figura7.63, en el que se muestra la entrada X, la salida S y la entrada de
sincronismo C,.

Circuito
complementador
a 2

a. 1 8 )
F i g u r a 7 . 6 3 . D i a g r a md
a e b l o q u e sd e l c i r c u i t oc o m p l e m e n t a dao r2 ( P r o b l e m 7

Para realizar el complementado a 2 de un nmero binario, en primer lugar se realiza el complemento a 1 d.elnmero (cambian los 0 por los 1 y los I por los 0) y seguidamentese le suma l; as por
ejemplo:

340

DAI G I T A L
ELECTRONIC

0 1 0 0_ +

1 0 1 1 (-_r1

Complemento a l

I 1 0 0 - *-

Complemento a 2

01t0 --------------1001 F+ 1

Complemento a l

r ol o

(-

Complemento a 2

Tambin, como puede verse, pafa realizar el complemento a 2 de un nmero binario de forma
metdica se puede hacer de la siguiente manera:
Empezando por el bit de menor peso y desplazndosehacia el de mayor (de derechaa izquierda),si
el bit es un 0 se queda como est, y cuando nos encontramos con el primer 1, ste se queda tambin
como est, pero a partir de este bit en adelante se cambian los 0 por 1 y los 1 por 0.
Teniendo en cuenta esto, y sabiendo que los datos estn sincronizados por la seal de reloj, se
puede plantear el siguiente diagrama de flujos del circuito (Fig. 7.64).

/ o
o\/

(t

o
5
o'/

+t

s;
+t

1\
t\

\\
*
\ \

o\

\(
\ o

t\

a 2 de un nmero
Fi g u ra 7 .6 4 . D i a g ra mad e fl uj osdel ci rcui togeneradordel compl emento
a. 1 8 ) .
d e c u a t r ob i t s ( P r o b l e m 7

La Tabla 7.41 es la de estadoscorrespondienteal diagrama de flujos de la Figura7.63.

A U T O M A T A SF I N I T O S

Tabla 7.41.

T a b l a d e e s t a d o sd e l P r o b l e m a7 . 1 8

Estado presente
Io
Io
Il
Ir
I2
I2
I3
I3
IN

T,
I.)
Is
I6
I6

341

Estadofuturo

0
1
0
I
0
I
0
I
0
I
0
I
0
I

I1

Salida

,s

0
1
0
I
0
I
0
1
I
0
I
0
I
0

I4
I2
Is
I3
I6
Io
Io
I.
f

I .)
I6
I6
Io
Io

Seguidamentese codifican los cinco estadosinternos del autm ata, para lo que necesitaremostres
bits. Por tanto, se realizan las siguientesasignaciones:
1o --+
000
.-----------1r
001

1 100
/s ----------------+
101

1z .-.--.--------010
1. ------------+
011

16 -+

110

En este caso se decide implementar el circuito con biestablesdel tipo J-K, por lo que se puede
realizarla Tabla 7.42 donde ya se han sustituido los estadosinternos por los cdigos asignados.
Tabla 7.42.
Estado presente
Qz<,t

Qu,

Quot

0
0
0
0
1
1

0
0
1
1
0
0

0
1
1
1
1
1
1

1
0
0
0
0
1
1

1
0
0
1
1
0
0

0
0
0
0
0
0

Entradas
X

0
1
0
I
0
I
0
I
0
I
0
1
0
I

T a b l a d e t r a n s i c i o n e sd e l P r o b l e m a7 1 8
Estado futuro
Qztt+t Qt(,*t) Qo<t+t

0
1
0
1
0
1
0
0
1
1
1
r
0
0

0
0
1
0
1
0
0
0
0
0
1
l
0
0

1
0
0
1
1
1
0
0
1
1
0
0
0
0

K2

Jr

( r x
1
x

J2

l
0
1
0
0
x
x
x
x
x
x

'

x
x
x
x
x
0
0
0
0
l
l

Kr

Jo

Ko

t.l
l
0
x
x
x
x
0
0
1
1
x
x

x
x
x
0
l
l
1
x
x
x
x
l
1

1
0
x
x
1
1
x
x.
1
1
x
x
0
0

x
x
l
0
x
x
l
1
x
x
l
l
x
x

Salida
.S

0
1

0
I
0
I
0
I
I
0
I

0
1

342

E L E c r R o N t c AD t c t r A L

Los mapas de Karnaugh para deducir las ecuacionesde interconexin de los biestables
./-K y las
salidasson los que se muestran en la Figura 7.65.

o r Q1

3"" oo

01

11

10

3"xoo

00
01

a)

11
10

J r=d o 'r .,.

X : X . 1o" + o,

Q, Q,

K,:Q,

3'x oo

o, Q,,9"r

oo

J,,=Qo'X + Q". Qo=Qo. 1X+ Or

aro

x00

01

\,

D
X

00

11

01

11

10

Kr:Ar+X+go

10

Q, O,,

3't oo

(y
e)

T}

J o : Q r ' A r + A r ' O . , * , ,. ,

Kr:Q',+Qr+X

Jo=Qr@Q.,+Qr.X

oo
QrA

x00

00

01

11

1l

10

01

T
k

11

10

i)

(^

t_

s)

s:d. .x+02.X:o,gx

F i g u r a 7 . 6 5 . M a p a s d e K a r n a u g hp a r a l a o b t e n c i n d e l a s f u n c i o n e s d e e n t r a d ay s a l i d a
de
l o s b i e s t a b l e sd e l c i r c u i t o ( p r o b l e m a7 . 1 9 ) .

A U T O M A T A SF I N I T O S

343

El circuito queda como se muestra en la Figura 7.66.

X
Entrada

C* (Reloj)
7486

S a l i d ad e l
n m e r od e 4 b i t s e n
complementoa 2

d e 4 b i ts
delnm e ro
F i g u r a 7 . 6 6 . R e s u l t a ddoe l P r o b l e m 7a . 1 8 .

-/0,de
7.1g. Disear un circuito secuencialsncrono que evolucionea partir de un estado inicial,
entrada
de
forma que cuando haya acabadode recibir dos unos consecutivospor una lnea
siguientesque reciba,
X se obt.ngu por una lnea de salida S el complementode los dos bits
final I t dando
un
estado
y al mismoli..npo que los ha recibido. El sistema permaneceren
reset externa.
de
seal
una
salida cero, hast que se inicialice de nuevo el sistema mediante
los dos 1
Solucin: Como se pide que las salidas de los bits complementadosque llegan despusde
autmata
el
que
desarrollar
habr
reciben,
que
se
tiempo
mismo
al
qu.
upu...er
tienen
consecutivos
por el mtodo de Mealy.
El diagrama de flujos del sistemapuede ser el que se muestra en la Figura7.67-

x:0/s=0
=1/S=0

X=0/S=0

Figura 7.67.

x:1ls:o

D i a g r a m a d e f l u j o s d e l d e t e c t o r y g e n e r a d o rd e c o m p l e m e n t o d e l o s d o s b i t s
s i g u i e n t e sq u e r e c i b a ( P r o b l e m a7 . 1 9 ) .

344

E L E c r R o N r cD
At c t r A L
La Tabla 7.43 es la de estadoscorrespondienteal diagrama de flujos de la Figura7.67.
Tabla 7.43.

T a b l a d e e s t a d o s d e l P r o b l e m a7 . 1 9

Estado presente

Estado futuro

Io

0
I
0
I
0
I
0
1
0
I

I^
Ir
Io
I2
I3
I3
Ir
Ir
If
If

Io
IL
Ir
I2
I2
I3
I3
Il

Ir

^s
0
0
0
0
I
0
1
0
0
0

Seguidamentese codificanlos cuatro estadosinternos del autmafapara lo que necesitaremos

tres
bits. Por tanto, se realizan las siguientesasignaciones:
/o-000
1r -

001

1z-

010

/:-011
1r -----+

100

En este caso, se decide implementar el circuito con biestablesdel tipo J-K, por lo que se puede
realizar la Tabla 7.44 donde ya se han sustituido los estados internos por los cdigos asignados.

T a b l a 7 . 4 4 . T a b l ad e t r a n s i c i o n edse l P r o b l e m 7
a. 1 9
Estado presente
Qru',

Qru

Qnvt

0
0
0
0
0
0
0
0
1
1

0
0
0
0
1
1
l
1
0
0

0
0
1
1
0
0
l
1
0
0

Entrada
X

(,
I
0
1
0
I
0
1

0
I

Estadofuturo
Qz<t+tlQIG*D Quu*tt
0
0
0
0
0
0
I
I
'l

0
0
0
1
1
1
0
0
0
0

0
1
0
0
l
l
0
0
0
0

J2

K2

Jr

Kl

Jo ro

0
0
0
0
0
0
1
l
x
x

x
x
x
x
x
x
x
x
0
0

0
0
0
l
x
x
x
x
0
0

x
x
x
x
0
0
l
1
x
x

0
l
x
x
l
1
x
x
U
0

x
x
l
1
x
x
l
l
X
x

Salida

.s

0
0
0
0
I
0
I
0
0
0

Los mapas de Karnaugh para deducir las ecuacionesde interconexin de los biestables-/-K y las
salidasson los que se muestran en la Figura 7.68.

A U T O M A T A SF I N I T O S
oo
arQ

x00

01

11

10
0

00

01

11

10

t t
X

345

b)

a)

Kr=0

Jr:Ar'Qo

d)

K',=Ao

Ko:1

Jo=Or+Or'Y

o )

00

01

11

10

11

r l

10

o.a
00
01

g)

u_
X

s:o,'X
F i g u r a 7 . 6 8 . M a p a sd e K a r n a u g h p a r a e l c l c u l o d e l a s f u n c i o n e s d e e n t r a d a y s a l i d a d e l o s
b i e s t a b l e s( P r o b l e m a7 . 19 ) .

346

E L E C T R O N I CDAI G I T A L

El circuito queda como se muestra en la Figura 7.69.

1408

Reloj C*

X Entradade bits a complementar

Figura 7.69.

Resultado del Problema 7.19.

7.20. Se desea realizar el receptor de una cerradura codificada mediante una serie de datos
codificados previamente (11011).Dicho receptor estar realizad,omediante un autmata
sncrono con una nica entrada X por la que llegan los bits seriey una salida S que ser I
cuando se reciba la secuenciadeseada.
La secuenciapuede llegar en cualquier momento y una vez que la salida se hace I el
circuito retorna a su estado inicial (Fig. 7.70).

ck
Figura

7.7O.

Diagrama de bloques del detector de secuencia (Problema 7.20).

solucin: Suponiendo que la seal que llega al receptor se encuentra sincronizadacon el reloj interno
del sistema,el diagrama de flujos del circuito detector de la secuencia1 1 0 1 1e s e l q u e s e m u e s t r ae n l a
Figura 7.71.
La Tabla 7.45 de estadoscorrespondienteal diagrama de flujos de la Figura 7.71.

A U T O M A T A SF I N I T O S

x=0/s:0

x:0/s=0

347

x = 1I S = 1

x:0/s:0
x:0/s:0
=g/S=0

x : 1Is = 1
Figura 7.71.

D i a g r a m ad e f l u j o s d e l c i r c u i t o d e t e c t o r d e l a s e c u e n c i a1 1 0 1 1 e n e l P r o b l e ma 7.20
Tabla 7.45.

T a b l a d e e s t a d o s d e l P r o b l e m a7 . 2 0

Estado presente

Estadofuturo

Io

1,,

Io

I1

I\

Io

I1

I2

I2

0
I
0
I
0
I

I-

I2

T-1

II^
J

I1

Salida

,s
0
0
0
0
0
0
0
0
0
1

I2
Io
I4
Io
Io

dos
A continuacinse codifrcanlos cinco estadosinternosdel autmata,para lo que necesitaremos
asignaciones:
bits. Se realizan las siguientes
1--.---------011
1o ------.-.-_ 000

100
/o ----------------

1r ----------* 001
010
/z----------------*

En este caso se decide implementar el circuito con biestablesdel tipo J-K, por lo que se puede
realizarla Tabla 7.46 donde ya se han sustituido los estadosinternos por los cdigos asignados.
T a b fa 7 . 4 6 .

Estadopresente
Qrr, Qnvt
Qx
0
0
0
0
0
0
0
0
1
1

0
0
0
0
1
1
l
1
0
0

0
0
1
1
0
0
l
1
0
0

Entradas
X

0
1
0
1
0
1
0
I
0
1

T a b l a d e t r a n s i c i o n e sd e l P r o b l e m a7 ' 2 O
Estado futuro
Qzr,*tl Qto+t) Qu(*rr

0
0
0
0
0
0
0
1
0
0

0
0
0
1
1
1
0
0
0
0

0
1
0
0
1
0
0
0
0
0

Jz

K2

Jr

Kr

Jo

Ko

0
0
0
0
0
0
0
1
x
x

x
x
x
x
x
x
x
x
l
l

0
0
0
1
x
x
x
x
0
0

x
x
x
x
0
0
l
l
x
x

0
l
x
x
l
0
x
x
0
0

x
x
1
l
x
x
l
l
x
x

Salida
X
t,

0
0
0
0
0
0
0
0
I

348

E L E c r R o N t c AD t G t r A L

Los mapas de Karnaugh para deducir las ecuacionesde interconexin de los biestables,/-K y las
salidas son los que se muestran en la Figura 7.72.

oo
a2 o

oo

01

11

10

00

01

f')
U

11

10

or
00
01

a)

11

10
Kr:1

Jr:Ao'Ar'X

3"^

d)

Jr=Oo'X

K't:Qo

o"

on
'-- X

o, Q,: X

Jo=Or.A.,'x+a.,.X

00

Ko:1

ao

oo

01

11

10

00

01

a2 o Y

F-

11
10

tL_

s)

s:Qr'X

Figura 7.72.

M a p a s d e K a r n a u g h p a r a l a o b t e n c i n d e l a s f u n c i o n e s d e e n t r a d ay s a l i d a d e l
a u t m a t a d e l P r o b l e m a7 . 2 O .

A U T O M A T A SF I N I T O S

349

Por tanto, el circuito queda como se muestra en la Figural.73.

(Reloj)

-1.2O.
del P robl ema
F i g u ra 7 .7 3. R esul tado

7.21. Se deseadisear un circuito secuencialpara implementar una mquina de venta automtica

de cajasde cerillas.Se supone que la caja de cerillascuesta7 ptas. y que se pueden introducir
monedas de 1 pta. y de 5 ptas. indistintamente y en cualquier orden.
El circuito deber tener dos salidas S, y ^S,las cuales tienen las siguientesfunciones:
. S,,si la mquina tiene que entregarla caja de cerillas;esta salida ser 1.
. Sz indicar en binario el nmero de pesetasa devolver cuando se hayan introducido
ms de 7 ptas.
As, por ejemplo, si habiendo introducido en la mquina la cantidad de 3 ptas. se
introduce posteriormenteuna moneda de 5 ptas.;la mquina debe devolver 1 pta., entregar
la caja de cerillas y quedarsea la esperade que se le empiezena introducir nuevas monedas
para adquirir otra caja de cerillas.

Solucin: En primer lugar se realiza el diagrama de flujos: en el diagrama de la Figura 1.74 el

sisnificado de las variables es el sieuiente:
o
o
.
.
.

X
X
S,
S,
,S,

: I se ha introducido 1 pta.
: 0 se ha introducido una moneda de 5 ptas.
: 0 no dispensacaja de cerillas.
: I se dispensauna caja de cerillas.
: indica el nmero de pesetasa devolver en binario.

350

DIGITAL

x:0/s,:1/.s,:01
0

!=0r",vQ=ooo

S ,= 0

s.=ooo
X = 0 1 5 . , 1=/ S r = 0 '0l
X:O/S, : 1 / S r = 10 0

{s^=tls.Figura 7'74'

D i a g r a m ad e f l u j o s d e l a m q u i n a e x p e n d e d o r ad e c a l a s
d e c e r i l l a sd e l p r o b l e m a7 . 2 1 .

De acuerdo con el diagrama de la Figura 7.74,se puede

escribir la Tabla 7.47 correspondientea
los estadospor los que pasa el autmata finito.

T a b l a 7 .47. Tabl ade estadosdel probl ema7.21

Estado presente
Io
Io
I.
Il
I2
I2
I.-t
I3
I1
I4
I5
I .)

I.

I6

Estadofuturo

0
I
0
I
0
I
0
1
0
I
0
1
0

I,
Ir
I6
I2
I^
T"

0
0
0
0
I
0

Io

1
I

I4

0
1
0
I
0
I
I

-t

Io
I .)
Io
I6
Io

.l

Io

s,

,SI

0
0
0
0
0
0
0
0
0
0
0
0
1
0

0
0
0
0
0
0
0
0
1
0
1
0
0
0

0
0
0
0
0
0
1
0
0
0
1
0
0
0

A continuacin se realiza la asignacinde cdigos binarios a los

estadosrnternos.Como hay siete
e s t a d o sd i s t i n t o ss e n e c e s i t a npor
.
los menos,tres bits para codificarlos.

1o -

000

1, -

001

1z-

010

1 -_

0ll

A U T O M A T A SF I N I T O S

351

14 +
100
Is ---------------101
/ -----'

110

En este momento se decide que la implementacin se har con biestablesdel tipo J-K, por tanto,
sustituyendo los estados de codificacin en la tabla de estados y ampliando sta con la tabla de
excitacin de los biestables./-K se obtiene la Tabla 7.48.

Tabfa 7.48.

Estadopresente
Qzu Qu, Qot
0
0
0
0
0
0
0
0
1
1
l
1
1
1

0
0
0
0
1
1
1
1
0
0
0
0
1
1

0
0
1
1
0
0
1
1
0
0
l
1
0
0

X
0
I
0
1

0
1
0
I
0
I
0
1
0
I

T a b l a d e t r a n s i c i o n e sd e l P r o b l e m a 7 . 2 1

Estadofuturo
Qz(t+t\ Qto+t) Qot*tl
1
0
1
0
0
0
0
1
0
1
0
1
0
0

0
0
1
1
0
1
0
0
0
0
0
1
0
0

1
1
0
0
0
1
0
0
0
1
0
0
0
0

s,

0
0
0
0
I
0
I
0
1
0
I
0
1
I

0
0
0
0
0
0
0
0
0
0
0
0
1
0

Salida
B
C
0
0
0
0
0
0
0
0
1
0
1
0
0
0

0
0
0
0
0
0
1
0
0
0
1
0
0
0

J2

K2

Jr

1
0
1
0
0
0
0
1
x
x
x
x
x
x

x
x
x
x
x
x
x
x
l
0
l
0
1
l

0
0
1
1
x
x
x
x
0
0
0
1
x
x

Kl

x
x
x
x
l
0
l
l
x
x
x
x
1
1

ro Ko
l
1
x
x
0
l
x
x
0
1
x
x
0
0

x
x
l
l
x
x
l
l
x
x
1
1
x
x

Los mapas de Karnaugh para deducir las ecuacionesde interconexin de los biestables.I-K y las
salidasson los que se muestran en la Figura 7.75.

Q, Q''

o^
o, ,:Jg

3""00

00
a)

01
11
10

Jr=4.,'X+O1'Oo'X

Figura 7.75.

Kr:O''+X

M a p a s d e K a r n a u g hp a r a e l c l c u l o d e l a s f u n c i o n e sd e e n t r a d ay s a l i d ad e l o s
b i e s t a b l e sd e l P r o b l e m a7 . 2 1 .

352

ELECTRONIC
DAI G I T A L

Q, Q,

a"
a , 4 , ,r - X

o^l
xI00

Jr:Qo.X + Az:Ao

00

01

11

10

K.,:Oo Or+ X:

xl

k-_

"J

"l

e)

Jo:Ar'Ar+Qr'X+At'X =

-..-

Ao'Q"'X

a, o, 3""oo

11- 10

01

o2 o S _ J o o

00

Ko:1

--

Jo:Ar'Or+Q;X'Q.,'X

oo

01

11

10

00

01

i)

11

a, o \ x

10

oo

01

11

10

00

01

a. ,

s)

11

tL

10

3
0

s,,= O r Q , + A r ' X + 4 , , ' X

h)

St:A.'A.,'*

s,= 4 . ,a' r ' a r ' X ' o . ,X'

0

arQ

x00

01

11

arQ

oX00

01

11

10
0

00

00

01

01

11

11

10

_D

10

O.., ,' 'XX

S a" : O ., ''O

Figura 7.75.

10

n
g
U

Sc:o, 'Oo'*+A','Qo'X
S c : O o' X ' l A r + Q ,

M a p a s d e K a r n a u g hp a r a e l c l c u l o d e l a s f u n c i o n e sd e e n t r a d ay s a l i d ad e l o s
biestablesdel Problema 7 .21. (Continuacin) '

A U T O M A T A SF I N I T O S

353

Por tanto, el circuito queda como se muestra en la FiguraT.l6

a. 2 1 .
F i g u r a 7 . 7 6 . R e s u l t a ddoe l P r o b l e m 7
7.22. Un circuito de alarma que controla la entrada de una puerta lo realizamediante un circuito
electrnico que sigue el diagrama de bloques de la frgura
Reset

Circuito de ataque
a dispositivo
a c s t i c o -l u m i n o s o

F i g u ra 7 .7 7 . D i a g ra m ad e bl oquesdel si stemade al armadel P robl ema7.22.

El bloque I es un dispositivo que proporciona un impulso de corto tiempo cada vez que
se abre o cierra una puerta (se supone que este bloque est ya realizado).

354

E L E c r R o N l cD
Al G l r A L
por segunda vez la
El bloque -B es un circuito de control que detecta que se ha abierto
que
se
vuelve a inicializar
hasta
puerta, ando una salida de valor 1 y quedando bloqueada
con una entrada de Reset el sistema.
Por su parte, el circuito de ataque al dispositivo acstico-luminosoincorpora un temporizador de tal forma que si en un tiempo prudencial no se ha activado el Resetdel bloque ^B
se pone en marcha el sistemaacstico-luminoso.
Realizar el bloque B empleando para ello biestables del tipo "r-K.
Solucin: En esta ocasin se realizar mediante los modelos de Mealy y Moore pudindosecomparar
de esta manera los dos. El diagrama de flujos para el modelo de Moore es el que se muestra en la
Fisura 7.78.

X=0
X:1
Figura 7.78.

D i a g r a m ad e f l u j o s d e l s i s t e m a d e a l a r m a d e a c u e r d o c o n e l m o d e l o d e M o o r e
d e l P r o b l e m a7 . 2 2 .

Como se puede apreciar en este modelo, las salidas del circuito se han dibujado en el interior del
crculo correspondienteal estado interno indicando de esta manera que mientras que el autmata se
encuentra en un estado determinado la salida que se obtiene es la que corresponde a dicho estado
independientementedel valor de X, y se seguir obteniendo dicho valor hasta que el autmata no se
encuentre en el estado siguiente.
El diagrama de flujos para el modelo de Mealy es el que se muestra en la Figura7.79.

x:0/s:0

x:0/s:0
x:1/s:0

x:1/s:0

x:1 |
/ s =1
x:01

Figura 7.79.

x = 1I S : 1

x:1/s:0

D i a g r a m ad e f l u j o s d e l s i s t e m a d e a l a r m a d e a c u e r d o c o n e l m o d e l o d e M e a l y
d e l P r o b l e m a7 . 2 2 .

355

A U T O M A T A SF I N I T O S

En este caso las salidas se representan fuera del crculo que representa el estado interno del
aun
autmata indicndosede esta forma que en el momento en que aparecela seal X cambia la salida
cuando se encuentre el autmata en el estado de transicin.
La tabla de estadospara estosdos modelos ser laTabla 7.49.

T a b l a 7 .4 9 . Tabl ade estadosdel P robl ema7 ' 22

X

Estadofuturo

SalidaMoore

SalidaMealy

Io

I2

0
1
0
I
0

I2

I"-t

I.-t

(.1

I.
I"

0
0
0
0
0
1
1

I"

0
0
0
0
0
0
I
I

Estadopresente
Io
Io
Il
Ir

Il
I1
I2
I2

realizando la siguiente
Como hay cuatro estados,para poder codificarlos harn falta dos bits,
asignacin de estados:
00
10 --.0l
1r ---------------'
I, -- -'
1. ---+

l0
1I

la tabla de excitacin
Sustituyendoestascodihcacionesen la tabla de estadosy ampliando stacon
7.50.
Tabla
la
de los biestables./-K se obtiene

a' 2 2
T a b l a 7 . 5 0 . T a b l ad e t r a n s i c i o n edse l P r o b l e m 7
Estado presente
Qto

Qoo

0
0
0
0
I
I
I

0
0
I
I
0
0

.l

.l

X
0
1
0
1
0
I

0
I

Estado futuro
Qtu+tt Qo6+r

0
0
0
I
1
1
1
1

0
1
1
0
0
I
I
1

Salida Moore

Salida Mealy

0
0
0
0
0
0

0
0
0
0
0
I
1
I

Jl

0
0
0
1
X
X
X

Kr

Jo

Ko

0
1

X
X

0
1

0
0
0
0

I
X
X

0
0

E L E C T R O N I CDAI G I T A L

Como se puede apreciar, tanto en la Tabl a 7.50 como en los dos diagramas de estados (Moore y
Mealy) para pasar de un estado a otro siempre se cumple que X : 1, mientras que cuando X : 0 no
hay transicin a otro estado, por tanto, en los mapas de Karnaugh para obtener las funciones de
interconexin se puede eliminar la variable X ya que sta ser siempre I y se deber conectar la
entrada X a la entrada de reloj que en cada momento es un impulso generado por el bloque ,4.
De acuerdo con esto los mapas de Karnaugh de interconexin y de las salidas sern los que se
muestran en la figura 7.80.

\o,
' )

'l

1 l

0
X

r;)

(v

a)

b)

K,,:O

Jr=Oo

o
o,

el

0
1

d)

Ko=Q',

oo

S. Moore: Or.Ao

x
00

01

11

10

e !) D

S. Mealy- Ar'X + O, . Oo

F i g u r a 7 . 2 O . M a p a s d e K a r n a u g h p a r a l a o b t e n c i n d e l a s f u n c i o n e s d e e n t r a d ay s a l i d a d e
los biestables del Problema 7 . 2 2 .

Por tanto, el circuito correspondiente al bloque B ser el de la Figura 7.81, en el que se han
representadotanto la salida del modelo de Mealv como la del modelo de Moore.

A U T O M A T A SF I N I T O S

357

Salida
Mealy

Salida Moore

Entrada
al bloque I
X

7476

Figura 7.81.

C i r c u i t oc o r r e s p o n d i e n tael b l o q u e I d e l d i a g r a m ad e b l o q u e sd e l a F i g u r a7 . 7 7'

P R O B L E M A SP R O P U E S T O S
7.23. Si al circuito correspondienteal diagrama de flujos de la Figura7.82a) se le introduce una seal como
la Figura 7.82b)por la entrada X sincronizada con la seal de reloj, qu seal se obtiene a la salida?

X :0/S = 0

x=0/s:0

q
\ x

x=1ls:o

x=0/s:0

x=0/s=0
V
Entrada
de reloj

b )
a. 2 3 .
F i g u r a 7 . 8 2 . E n u n c i a d do e l P r o b l e m 7

358

E L E C T R o N tD
cA
tGtrAL
Solucin:
V
Entrada
de reloj

Salida

F i g u r a 7 . 8 3 . R e s u l t a ddoe l P r o b l e m 7
a.23.
7.24. Obtener la tabla de transicindel diagramade flujosde la Figura7.82a)
Solucin:

T a b l a 7.51. R esul tado

del P robl ema
7.24.
Estado
actual
Io
Io
Il
I1
I2
I2
I3
I1
I4
I4

Entrada
X

0
1
0
1
0
I
0
1
0
1

Estado
futuro
Io
Il
I1
I2
I2
I1
I3
I4
I4
I ,.,

Salida

0
0
0
0
0
0
0
0
0
1

7.25. Si en el circuito correspondienteal diagrama de flujos de la Figura 7.84a)se introduce la seal 7.84b,\
por la entrada X sincronizadacon la seal de reloj, qu seal se obtiene a la salida del circuito?

x=0
Seal
de reloj

X:O

F i g u r a 7 . 8 4 . E n u n c i a d od e l P r o b l e m a7 . 2 5 .

A U T O M A T A SF I N I T O S

Solucin:

Salida

R e s u l t a d od e l p r o b l e m a7 ' 2 5 '

Figura 7.85.

7.26. Obtener la tabla de estadosdel diagrama de flujos de la Figural'84a)'

Solucin:

del P robl ema7 ' 26T a b l a 7 .5 2 . R esul tado

Estado
actual

Entrada
X

Estado
futuro

Salida

Io

Io

I3

0
I
0
1
0
I
0

I3

I4

I^

0
I

Io

Io
I1
Il
I2
I2

I4

I1

Il

0
0
0
0
0
0
0
0

I2
I2
I3
I3
I4

7.27. Obtener la tabla de estadosdel diagrama de flujos de la Figura 7'8'

x=1
to l o 0

. Y
l.,l01

\ , /

X:1
)

x:0 \
I

I T

ffi
Figura 7.86'

{ \
(')

x=o

-l
E n u n c i a d od e l P r o b l e m a ' 2 7'

359

360

E L E c r R o N t cD
At G t r A L
Solucin:
Tabfa 7.53.

R e s u l t a d od e l P r o b l e m a7 . 2 - l

Estado
actual

Entrada
X

Io

I1

Io

Il

Il

I3

I1

Il

I2

0
I
0
I

I2

I2
I3
I3

Estado
futuro

Salida

I3

0
0
0
0
I
I
1

I2

Io

0
0
1
1
0
0
I
I

7.28. Obtener la tabla de excitacindel diagrama de flujos de la Figura7.86 si se pretendeimplementar el

circuito con biestablesdel tipo J-K.
Solucin:
R e s u l t a d od e l p r o b l e m a T . 2 g

Tabla 7.54.
Estado actual
Qro

Qoot

0
0
0
0
I
I
I
I

0
0
I
I
0
0

Estado futuro

Qt$+t Qoo*tt

0
I
0
1
0
I
0

1
I

0
I
0

1
I
I
I
0
0

Kr

Jl

0
1
0

Jo

Ko

^tl

.so

I
1

X
X

0
0
0
0
1
1
I
I

0
0
I
I
0
0
I
I

0
0

0
I
0
0

0
0

X
X

0
I

7.29. Obtcner la tabla de excitacindel problema anterior si se utilizan biestablesdel tipo L

Solucin:

Tabla 7.bs.
Estado actual
Qrr,,

Qot,t

0
0
0
0
I
I

0
0
I
I
0
0
I
I

I
I

X
0
I
0
I
0
1

0
I

R e s u l t a d od e l p r o b l em a 7 . 2 g
Estado futuro
Q(t+t) Qoo+t)
t
I

0
I
0
1
0
I
I

I
1
I
I
0
0
I
0

Tt

1
0
I

0
0
I
0
0

To
1
I

I
0
0
0
0
0
I

^Sr so
0
0
0
0
l
l
1
1

0
0
1
l
0
0
l
l

A U T O M A T A SF I N I T O S

361

7.30. Obtener la tabla de excitacin correspondienteal diagrama de flujos de la Figura 7.81 si se emplea
para su implementacin un biestable genrico cuya tabla de verdad es la que se muestra en la
Tabla 7.56.

l''10

l,l0

x=1

F i g u r a7 . 8 7 .
D i a g r a m da e f l u j o s .
Tabla 7.56. Tabla de verdad
d e u n b i e s t a b l eg e n r i c o ( P r o b l e m a7 . 3 0 )

Solucin:
T a b fa 7 . 5 7 .
Estado actual
Qa,t

Qto

Qrr,,

0
0
0
0
0
0
0
0
1
1
t
l

0
0
0
0
1
1
l
l
0
0
0
0

0
0
1
1
0
0
l
l
0
0
l
l

X
0
1
0
I
0
I
0
I
0
I
0
I

Qt,*rt

0
0
I
,|

0
1
0
1

Q,
0
I
I

Q,

R e s u l t a d od e l P r o b l e m a7 . 3 0
Estado futuro

Qztt+tl Qte*t) Quo*tl

0
0
0
0
r
0
1
0
1
t
1
0

0
0
0
1
0
l
0
l
0
0
0
l

0
1
1
0
1
l
0
l
0
l
1
l

x2

Y2

Xr

Yl

xo

Yo

x
x

l
1

x
x
x
x
0
l
0
l
x
x
x
x

l
l
l
0
x
x
x
x
l
l
1
0

x
x
l
0
x
x
0
l
x
x
l
l

1
0
x
x
0
0
x
x
l
0
x
x

0
0
0
0
0
0

x
x
x
x
x
1
l
l
0

l
0
l
0
l
x
x
x
x

I
I

1
I
I
I

E L E C T R rocNA D r c r r A L

362

7 . 3 1 . ( t I t s t r u i r l a t a b l a d e e x c i t a c i nd e u n c o n t a d o r b i n a r i o d e t r e s b i t s u t i l i z a n d o p a r a s u r e a l i z a c i n
b r r e s t a b l et isp o L

Solucin:
I es la seal de control de sentido de cuenta.Con A : 0
B es el lcarreode arrastre decreciente.
C es el arrastrede sentido creciente.

Tabla 7.58.
Control
A

q)
J A )
f
r r

(.)
O

()

r
I

0 ) l
q. X

e?i

i
II

0
0
0
0
0
0
0
0
1
I
I
I
I
I
1
1

Estado futuro

Qtu

Qot

0
0
U
0
I
I
I
,|

0
0
I
I
0
0
I
I
0
0
1
I
0
0
I
I

0
1
0
I
0
I
0

Qzv+tl Qr(,*r) Qq,*rt

0
1
0

I
0
0
0
0
I
I
I
0
0
0
I
I

0
I

I
0

0
I
t

I incrementa.

R e s u l t a d od e l P r o b l e m a7 . 3 1

Estado actual
Qrot

0
0
0
0
I
I
I
1

d e c r e m e n t ay c o n A :

I
0
0
1
I

0
0
I
0
I
I
0
0

I
0
1
0
I
0
1

0
I
0
I
0
I
0
I
0

T2

Tr

I
0
0
0
1
0
0
0
0
0
0

I
0
I

0
0
0

0
I
0
1
0
0
I
0
I
o
1
0

To

Acarreo

c(+) B(-)
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
I

0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

A U T O M A T A SF I N I T O S

363

7.32. Construir la tabla de transicin y control para el diseo de un registro de desplazamientobidrreccronal de dos bits mediante biestablestipo 7 sncronos.

Solucin:
R: Control de desplazamiento
ED: Entrada de datos
SR: Salida de datos

T a b fa 7 . 5 9 .

ED

Qtot

0
0
0
0
I
I
'|

0
0
l
l
0
0
1
l
0
0
l
l
0
0
l
l

0
0
0
0
0
0
0
0
I
1

(.)

I
)

d 0 )

' =

Q N
q
)

I
lI

IL

(
I

tr; I
F
lv ? t l
N
j

( ) t
o"!
|
u
)
l

1
1
1

1
0
0
0
0
I
1

Variables
entrada

Qro

0
1
0
l
0
1
0
l
0
l
0
1
0
1
0
1

Entradas
biestables

Estados
futuros

Estados
actuales

Control

-1.32
R e s u l t a d od e l P r o b l e m a

Qrt,*r) Qztt+t)

0
l
0
1
0
t
0
t
0
0
0
0
l
1

0
0
0
0
1
1
1
l
0
0
l
1
0
0

Tr

T2

SD

0
1
1
0
0
l
1
0
0
0
l
l
1
l
0
0

0
l
0
1
l
0
1
0
0
l
1
0
0
l
l
0

0
0
I
1
0
0
1
1
0
,|

0
I
0
I
0

Variables
salida

364

E L E C T R O N I CDAI G I T A L

7.33. Disear un contador de dcadassncronocon biestables-r-K.

Solucin:

Clock

Figura

a. 3 3 .
7 . 8 8 . R e s u l t a ddoe l P r o b l e m 7