Temporizador 555

El 555 es un circuito integrado cuya funcin principal es producir pulsos de

temporizacin con precisin, entre sus funciones secundarias estn la de oscilador,
divisor de frecuencia, modulador o generador.
Este circuito integrado incorpora dentro de si, dos comparadores de voltaje, un flip
flop, una etapa de salida de corriente, un divisor de voltaje por resistor y un transistor
de descarga. Dependiendo de como se interconecten estas funciones utilizando
componentes externos es posible conseguir que dicho circuito realiza un gran numero
de funciones tales como la del multivibrador astable y la del circuito monoestable.

El 555 tiene diversas aplicaciones, como: Control de sistemas secuenciales, divisor de

frecuencias, modulacin por ancho de pulso, generacin de tiempos de retraso,
repeticin de pulsos, etc.

Funcionamiento:
Se alimenta de una fuente externa conectada entre sus terminales 8 (+Vcc) y 1(GND)
tierra; el voltaje de la fuente va desde los 5 voltios hasta 15 voltios de corriente
continua, la misma fuente se conecta a un circuito pasivo RC, que proporciona por
medio de la descarga de su capacitor una seal de voltaje que esta en funcin del

tiempo, esta seal de tensin es de 1/3 de Vcc y se compara contra el voltaje aplicado
externamente sobre la terminal 2 (TRIGGER) que es la entrada de un comparador.
La terminal 6 (THRESHOLD) se ofrece como la entrada de otro comparador, en la cual
se compara a 2/3 de la Vcc contra la amplitud de seal externa que le sirve de
disparo.
La terminal 5(CONTROL VOLTAGE) se dispone para producir modulacin por anchura
de pulsos, la descarga del condensador exterior se hace por medio de la terminal 7
(DISCHARGE), se descarga cuando el transistor (NPN) T1, se encuentra en saturacin,
se puede descargar prematuramente el capacitor por medio de la polarizacin del
transistor
(PNP)
T2.
Se dispone de la base de T2 en la terminal 4 (RESET) del circuito integrado 555, si no
se desea descargar antes de que se termine el periodo, esta terminal debe conectarse
directamente a Vcc, con esto se logra mantener cortado al transistor T2 de otro modo
se puede poner a cero la salida involuntariamente, aun cuando no se desee.
La salida esta provista en la terminal (3) del microcircuito y es adems la salida de un
amplificador de corriente (buffer), este hecho le da ms versatilidad al circuito de
tiempo 555, ya que la corriente mxima que se puede obtener cuando la terminal (3)
sea
conecta
directamente
al
nivel
de
tierra
es
de
200
mA.
La salida del comparador "A" y la salida del comparador "B" estn conectadas al Reset
y Set del FF tipo SR respectivamente, la salida del FF-SR acta como seal de entrada
para el amplificador de corriente (Buffer), mientras que en la terminal 6 el nivel de
tensin sea ms pequeo que el nivel de voltaje contra el que se compara la entrada
Reset del FF-SR no se activar, por otra parte mientras que el nivel de tensin
presente en la terminal 2 sea ms grande que el nivel de tensin contra el que se
compara la entrada Set del FF-SR no se activar.

Circuito astable bsico:

Si se usa en este modo el circuito su principal caracterstica es una forma de onda
rectangular a la salida, en la cual el ancho de la onda puede ser manejado con los
valores
de
ciertos
elementos
en
el
diseo.
Para
TA
TB

esto

debemos

0.693
=

aplicar
*
0.693

las

siguientes

(R1+R2)
*

formulas:
*

C1
(R2*C1)

Donde TA es el tiempo del nivel alto de la seal y TB es el tiempo del nivel bajo de la
seal.

Estos tiempo dependen de los valores de R1 y R2. Recordemos que el periodo es = 1/f.
La frecuencia con que la seal de salida oscila est dada por la frmula: f = 1/(0.693 *
C1 * (R1 + 2 * R2))

Circuito monoestable:

En este caso el timmer 555 en su modo monoestable funcionar como un circuito de

un tiro. Dentro del 555 hay un transistor que mantiene a C1 descargado inicialmente.
Cuando un pulso negativo de disparo se aplica a terminal 2, el flip-flop interno se
setea, lo que quita el corto de C1 y esto causa una salida alta (un high) en el terminal
3
(el
terminal
de
salida).
La salida a travs del capacitor aumenta exponencialmente con la constante de
tiempo:
t

R1

C1

Cuando el voltaje a travs de C1 iguala dos tercios de Vcc el comparador interno del
555 se resetea el flip-flop, que entonces descarga el capacitor C1 rpidamente y lleva
al terminal de salida a su estado bajo (low). El circuito e activado con un impulso de
entrada que va en direccin negativa cuando el nivel llega a un tercio de Vcc. Una vez
disparado, el circuito permanece en ese estado hasta que pasa el tiempo de seteo, aun
si
se
vuelve
a
disparar
el
circuito.
La
T=

duracin

del

estado
1.1

alto

(high)

es

dada
*

por

la

ecuacin:
(R1*C1)

El intervalo es independiente del voltaje de Vcc. Cuando el terminal reset no se usa,

debe atarse alto para evitar disparos espontneos o falsos.

ndice

Flip-Flops
El "Flip-flop" es el nombre comn que se le da a los dispositivos de dos
estados, que sirven como memoria bsica para las operaciones de lgica
secuencial. Los Flip-flops son ampliamente usados para el
almacenamiento y transferencia de datos digitales y se usan normalmente
en unidades llamadas "registros", para el almacenamiento de datos
numricos binarios.

Conceptos de
Electrnica
Circuitos
Digitales
Operaciones
Secuenciales
Transferencia
de Datos

Otros Dispositivos de Dos Estados

HyperPhysics*****Electricidad y Magnetismo

M Olmo R Nave

Atrs

Multivibradores

ndice

En electrnica digital se usan de forma masiva dispositivos de dos estados

llamados multivibradores. Los multivibradores biestables se llaman flipflops y son los dispositivos de memoria bsicos que se usan en la lgica
secuencial. Otros dispositivos de dos estados son los multivibradores
astables (inestables) que sirven como osciladores, y los multivibradores
monoestables (multivibrador "one-shot") que pueden servir como fuentes de
pulsos.

HyperPhysics*****Electricidad y Magnetismo

M Olmo R Nave

Conceptos
de
Electrnica
Circuitos
Digitales

Atrs

Multivibrador Astable
La configuracin de las puertas
NANDinvertidas que se muestran, es una
de las muchas formas de crear un
multivibrador astable (inestable): un
dispositivos de dos estados que no est
estable en ninguno de ellos. Si empezamos
con el punto A high (alto), ese alto voltaje
carga el condensador y despues del tiempo
caracterstico de laconstante de
tiempo RC, llegar al umbral de voltaje
necesario para voltear a A low (bajo) y B
high. Luego se invertir el proceso de
carga hasta que ocurra una transicin al
estado original, repitindose de nuevo el
proceso. Este circuito se puede construir
por medio de una mitad de una puerta
quad (cudruple) NAND de un circuito
integradoIC7400.
Multivibradores

ndice
Conceptos
de
Electrnica
Circuitos
Digitales

Flip-flops

HyperPhysics*****Electricidad y Magnetismo

M Olmo R Nave

Atrs

Multivibrador Monostable
En respuesta a un pulso de disparo positivo, el
multivibrador monoestable o "one-shot",
produce un pulso simple de salida de longitud t,
determinado por el valor de la resistencia y el
condensador. El multivibrador "one-shot" no
redisparable, no responder a mas pulsos de
disparo, que puedan ocurrir durante su longitud
del pulso.

ndice
Conceptos
de
Electrnica
Circuitos
Digitales
Referencia
Tocci
Digital
Systems,
Sec 5-22

Multivibradores

Flip-flops

HyperPhysics*****Electricidad y Magnetismo

M Olmo R Nave

Atrs

4.3 Elementos biestables: Flipflops R-S, M-S, J-K, T y D,

sncronos y asncronos

Biestables.
Los biestables son el primer eslabn de componentes para la memorizacin de datos. A partir del
elemento ms simple.
Los circuitos con re alimentacin no son combinacionales. Constituyen un nuevo tipo, los
llamados secuenciales.
La caracterstica principal de un circuito secuencial es que su salida no slo depende de
su entrada, sino de sus entradas anteriores, que quedan recogidas en lo que llamaremos estado.
Supongamos el siguiente circuito elemental con realimentacin.

Tipos de biestables y su utilizacin:

RS

JK

ASINCRONO

uso comun

interes
teorico

POR EL NIVEL

interes
teorico

interes
teorico

POR FLANCO

interes
teorico

uso comun

uso comun

interes
teorico

MAESTRO
ESCLAVO

uso comun

uso comun

uso comun

interes
teorico

uso comun

Flips-Flops
Un biestable, tambin llamado bscula (flip-flop en ingls), es un multivibrador capaz de
permanecer en un estado determinado o en el contrario durante un tiempo indefinido. Esta
caracterstica es ampliamente utilizada en electrnica digital para memorizar informacin. El paso
de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de dichas entradas los
biestables se dividen en:
Asncronos: slo tienen entradas de control. El ms empleado es el biestable RS.
Sncronos: adems de las entradas de control posee una entrada de sincronismo o de reloj. Si las
entradas de control dependen de la de sincronismo se denominan sncronas y en caso contrario
asncronas. Por lo general, las entradas de control asncronas prevalecen sobre las sncronas.

Aplicaciones
Un biestable puede usarse para almacenar un bit. La informacin contenida en muchos biestables

puede representar el estado de un secuenciador, el valor de un contador, un carcter ASCII en la

memoria de un ordenador, o cualquier otra clase de informacin.
Un uso corriente es el diseo de mquinas de estado finitas electrnicas. Los biestables almacenan
el estado previo de la mquina que se usa para calcular el siguiente.
El T es til para contar. Una seal repetitiva en la entrada de reloj hace que el biestable cambie de
estado por cada transicin alto-bajo si su entrada T est a nivel 1. La salida de un biestable puede
conectarse a la entrada de reloj de la siguiente y as sucesivamente. La salida final del conjunto
considerado como una cadena de salidas de todos los biestables es el conteo en cdigo binario del
nmero de ciclos en la primera entrada de reloj hasta un mximo de 2n-1, donde n es el nmero de
biestables usados.
Una cadena de biestables T como la descrita anteriormente tambin sirve para la divisin de la
frecuencia de entrada entre 2n, donde n es el nmero de biestables entre la entrada y la ltima
salida.

Biestable RS
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas principales
permiten al ser activadas:

R: el borrado (reset en ingls), puesta a 0 nivel bajo de la salida.

S: el grabado (set en ingls), puesta a 1 nivel alto de la salida

Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras la
ltima operacin de borrado o grabado. En ningn caso deberan activarse ambas entradas a la
vez, ya que esto provoca que las salidas directa (Q) y negada (Q') queden con el mismo valor: a
bajo, si el flip-flop est construido con puertas NOR, o a alto, si est construido con puertas
NAND. El problema de que ambas salidas queden al mismo estado est en que al desactivar
ambas entradas no se podr determinar el estado en el que quedara la salida. Por eso, en las tablas
de verdad, la activacin de ambas entradas se contempla como caso no deseado (N. D.).

Biestable RS (Set Reset) asncrono

Slo posee las entradas R y S. Se compone internamente de dos puertas lgicas NAND o NOR,
segn se muestra en la siguiente figura:

Tabla de verdad biestable RS

R

Q (NOR)

Q' (NAND)

N. D.

N. D.

N. D.= Estado no deseado q= Estado de memoria

Biestable RS (Set Reset) sncrono

Circuito Biestable RS sncrono a) y esquema normalizado b).
Adems de las entradas R y S, posee una entrada C de sincronismo cuya misin es la de permitir o
no el cambio de estado del biestable. En la siguiente figura se muestra un ejemplo de un biestable
sncrono a partir de una asncrona, junto con su esquema normalizado:
Su tabla de verdad es la siguiente:

Tabla de verdad biestable RS

Q (NOR)

N. D.

X=no importa

Biestable D (Data o Delay)

Smbolos normalizados: Biestables D a) activo por nivel alto y b) activo por flanco de subida.
El flip-flop D resulta muy til cuando se necesita almacenar un nico bit de datos (1 o 0). Si se
aade un inversor a un flip-flop S-R obtenemos un flip-flop D bsico. El funcionamiento de un
dispositivo activado por el flanco negativo es, por supuesto, idntico, excepto que el disparo tiene
lugar en el flanco de bajada del impulso del reloj. Recuerde que Q sigue a D en cada flanco del
impulso de reloj.
Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto y bajo), cuya salida
adquiere el valor de la entrada D cuando se activa la entrada de sincronismo, C. En funcin del
modo de activacin de dicha entrada de sincronismo, existen dos tipos:
Activo por nivel (alto o bajo), tambin denominado registro o cerrojo (latch en ingls).
Activo por flanco (de subida o de bajada).
La ecuacin caracterstica del biestable D que describe su comportamiento es:
Qsiguiente=D

y su tabla de verdad:
D

X=no importa

Qsiguiente

Esta bscula puede verse como una primitiva lnea de retardo o una retencin de orden cero (zero
order hold en ingls), ya que los datos que se introducen, se obtienen en la salida un ciclo de reloj
despus. Esta caracterstica es aprovechada para sintetizar funciones de procesamiento digital de
seales (DSP en ingls) mediante la transformada Z.
Ejemplo: 74LS74

Biestable T (Toggle)
Smbolo normalizado: Biestable T activo por flanco de subida.
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo). El biestable T cambia de
estado ("toggle" en ingls) cada vez que la entrada de sincronismo o de reloj se dispara mientras la
entrada T est a nivel alto. Si la entrada T est a nivel bajo, el biestable retiene el nivel previo.
Puede obtenerse al unir las entradas de control de un biestable JK, unin que se corresponde a la
entrada T.
La ecuacin caracterstica del biestable T que describe su comportamiento es:

y la tabla de verdad:
T

Qsiguiente

Biestable JK
Es verstil y es uno de los tipos de flip-flop mas usados. Su funcionamiento es idntico al del flipflop S-R en las condiciones SET, RESET y de permanencia de estado. La diferencia est en que el
flip-flop J-K no tiene condiciones no validas como ocurre en el S-R.
Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto y bajo), cuyas
entradas principales, J y K, a las que debe el nombre, permiten al ser activadas:
J: El grabado (set en ingls), puesta a 1 nivel alto de la salida.
K: El borrado (reset en ingls), puesta a 0 nivel bajo de la salida.
Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras la
ltima operacin de borrado o grabado. A diferencia del biestable RS, en el caso de activarse
ambas entradas a la vez, la salida adquirir el estado contrario al que tena.
La ecuacin caracterstica del biestable JK que describe su comportamiento es:

Y su tabla de verdad es:

J

Qsiguiente

X=no importa

CIRCUITO 7442 TTL

Circuitos TTL Add comments

dic

312011

Circuito TTL 7442

Encapsulado circuito TTL 7442

Este circuito integrado es un codificador BCD a decimal, codifica 4 lineas BCD a 10 lineas en
sistema decimal. La aplicacin de este circuito combinacional es hacer una traduccin de
cdigo. En las entradas A,B,C,D introducimos un cdigo binario que es representado por las
salidas 0,1,2,3,4,5,6,7,8,9 con un nivel bajo en la salida que le corresponda. Si el cdigo
introducido no esta en el rango decimal todas las salidas estarn a nivel alto, no habr
ninguna activa a nivel bajo.
Tabla de la verdad del 7442

INPUT

OUTPUT

Q=L

El indica que el estado es de nivel alto.

Aqu podemos ver en este vdeo muy bien explicado la teora y la prctica de este circuito.
En el vdeo se desarrolla un ejemplo del uso del 7442 junto con otros circuitos como
un 7447 codificador para dgitos de nodo comn, un 7493 que hace de contador para ir
generando las diferentes combinaciones binarias, y un 555 como oscilador a la frecuencia de
un hertzio

CIRCUITO 7447 TTL

Circuitos TTL Add comments

nov

032013

Circuito TTL 7447

El circuito integrado 7447 o subfamilia (74LS47, 74F47, 74S47, 74HCT47,..) es un circuito
integrado que convierte el cdigo binario de entrada en formato BCD a niveles lgicos que
permiten activar un display de 7 segmentos de nodo comn en donde la posicin de cada
barra forma el nmero decodificado.
Si queremos utilizar tecnologa CMOS tenemos el4511.

Las salidas del circuito hacia los segmentos del display son en colector abierto. Pudiendo de
esta manera controlar display que consuman 40 mA mximo por segmento.
las funciones LT, RBI yBI/RBO. Como indican los crculos del smbolo lgico, todas las salidas
(de a a g) son activas a nivel bajo, al igual que lo son LT (Lamp Test), RBI (Ripple Blanking
Input) y BI/RBO (Blanking Input/Ripple Blanking Output).
Cuando se aplica un nivel bajo a la entrada LT y la entrada BI/RBO est a nivel alto, se
encienden todos los segmentos del display. La entrada de comprobacin se utiliza para
verificar que ninguno de los segmentos est fundido.
La supresin de cero es una caracterstica utilizada en displays de varios dgitos para eliminar
los ceros innecesarios. Por ejemplo, en un display de 6 dgitos, el nmero 6,4 podra
mostrarse como 006,400 si no se eliminaran los ceros.
La supresin de ceros al principio de un nmero recibe el nombre de supresin anterior de
cero, mientras que si son los ltimos los que se eliminan se denomina supresin posterior de
cero.
Este decodificador sirve para mostrar salidas decimales a entradas binarias. Las entradas
pueden estar dadas por cualquier dispositivo que tenga 4 salidas digitales como un puerto de
un PIC o un micro, o utilizando switches para conmutar los unos y ceros como en el ejemplo
de circuito propuesto.
Si queremos utilizar un modelo de display de ctodo comn tendremos que utilizar el circuito
integrado7448.
En la ltima imagen se observa que en la serie 7447 y 7448 en el dgito 6 y 9 tienen un
segmento menos que en la serie 74247 y 74248.

Tabla de la verdad del 7447

INPUT

IN/OUTPUT

OUTPUT

LT

RBI

BI/RBQ

15

Esquema para comprobacin del 7447

Listado de las diferentes combinaciones que se pueden obtener en el display

CIRCUITO 7448 TTL

Circuitos TTL Add comments

nov

042013

Circuito TTL 7448

El circuito integrado 7448 o subfamilia (74LS48, 74F48, 74S48, 74HCT48,..) es un circuito

integrado que convierte el cdigo binario de entrada en formato BCD a niveles lgicos que
permiten activar un display de 7 segmentos de ctodo comn en donde la posicin de cada
barra forma el nmero decodificado.
Las salidas del circuito hacia los segmentos del display son en Pull Up. Con este tipo de
salida podemos controlar displays que consuman 6 mA mximo por segmento.
las funciones LT, RBI yBI/RBO. Como indican los crculos del smbolo lgico, todas las salidas
(de a a g) son activas a nivel bajo, al igual que lo son LT (Lamp Test), RBI (Ripple Blanking
Input) yBI/RBO (Blanking Input/Ripple Blanking Output).
Cuando se aplica un nivel bajo a la entrada LT y la entrada BI/RBO est a nivel alto, se
encienden todos los segmentos del display. La entrada de comprobacin se utiliza para
verificar que ninguno de los segmentos est fundido.
La supresin de cero es una caracterstica utilizada en displays de varios dgitos para eliminar
los ceros innecesarios. Por ejemplo, en un display de 6 dgitos, el nmero 6,2 podra
mostrarse como 006,200 si no se eliminaran los ceros.
La supresin de ceros al principio de un nmero recibe el nombre de supresin anterior de
cero, mientras que si son los ltimos los que se eliminan se denomina supresin posterior de
cero.
Este decodificador sirve para mostrar salidas decimales a entradas binarias. Las entradas
pueden estar dadas por cualquier dispositivo que tenga 4 salidas digitales como un puerto de
un PIC o un micro, o utilizando switches para conmutar los unos y ceros como en el ejemplo
de circuito propuesto.
Si queremos utilizar un modelo de display de nodo comn tendremos que utilizar el circuito
integrado7447.
En la ltima imagen se observa que en la serie 7447 y 7448 en el dgito 6 y 9 tienen un
segmento menos que en la serie 74247 y 74248.

Tabla de la verdad del 7448

INPUT

IN/OUTPUT

OUTPUT

LT

RBI

BI/RBQ

15

Esquema para comprobacin del 7448

Listado de las diferentes combinaciones que se pueden obtener en el display

De acuerdo al nmero de compuertas que posee un integrado (escala de integracin),

se clasifican en :
SSI : Small Scale Integration, si posee entre 1 y 10 compuertas, p. ej. integrado 7400
(4 compuertas Nand de dos entradas).
MSI: Medium Scale Integration, si posee entre 10 y 100 compuertas, p. ej.
decodificadores, multiplexores.
LSI : Large Scale Integration, si posee entre 100 y 1000 compuertas, p. ej. Unidades
aritmticas.
VLSI : Very Large Scale Integration, si posee ms de 1000 compuertas, p. ej.
Microprocesadores.
Una vez estudiadas las compuertas lgicas, su aplicacin y las herramientas de diseo
(Mapas de Karnaugh, Mtodo de Quine Mc Cluskey) vamos a analizar bloques
funcionales de circuitos combinatorios tales como multiplexores, decodificadores,
comparadores, sumadores, circuitos aritmticos y describir algunas de sus aplicaciones
Arriba

Un circuito decodificador activa una y solo una de 2n salidas disponibles, de acuerdo al

valor que tome una entrada de n bits. Normalmente, las salidas de stos dispositivos
se encuentran en "1" y se activan llevando la salida correspondiente a "0". Por lo tanto,
estos dispositivos poseen n entradas y 2n salidas.
Ver figura 1.1.

Click Decodificador
Figura 1.1.Decodificador de n entradas y circuito equivalente para dos entradas
Existe una seal de control para el dispositivo "enable", activa en cero, que permite
habilitar el circuito como decodificador. En el otro estado las salidas son fijadas a un
valor de "1". En algunos casos, una segunda seal de control maneja la activacin en
forma completamente opuesta : con cero las salidas son puestas a "1" y permite el
funcionamiento con un uno a su entrada. La figura 1.1 muestra el circuito equivalente
del decodificador.
Las salidas del decodificador binario corresponden, cada una, a un mintrmino de n
variables. Por lo tanto, cualquier funcin se puede representar como la suma de
mintrminos.
Ejemplo 1.1.- Implemente la funcin
La salida se valida si las entradas A, B y C tienen cualquiera de los siguientes valores:
0, 3, 5 7.
Ver figura 1.2.

Figura 1.2.- Funciones combinatorias realizadas con decodificadores

La gran aplicacin de los decodificadores la encontramos en los sistemas de

La interfase entre un sistema digital y el usuario se realiza a travs de dispositivos que

presentan los dgitos decimales y otros caracteres adicionales (10,11,12,13,14,15). La
base de stos es el LED ( Light Diode Emitter ), el cual emite energa en el rango de
luz visible infrarrojo cuando es polarizado en forma directa ( positivo al nodo,
negativo al ctodo) y la intensidad depende de la corriente que circula a travs de l.
Si arreglamos 7 Leds en la forma mostrada en la figura 1.4, tenemos una interfase
capaz de visualizar cualquiera de los dgitos mostrados en la figura 1.5.
Estos 7 Leds pueden arreglarse de dos formas:
nodo comn y ctodo comn.
En el primero los nodos de los 7 segmentos son
comunes y van conectados a la fuente de
alimentacin +V Voltios. Para hacer prender
cualquiera de ellos basta con colocar en su
respectivo terminal de ctodo un cero lgico.
En el segundo los ctodos van al mismo punto
comn y a tierra 0 Voltios y para encender uno
de los segmentos se debe colocar un "1" en su
terminal de nodo.
Figura 1.4.- Visualizador de 7 segmentos

Figura 1.5.- Designacin numrica y visualizacin resultante

Para manejar los visualizadores de 7 segmentos de nodo comn y ctodo comn se
necesitan dos tipos de decodificadores, en el caso de TTL: el 74LS 47 y 74LS48,
respectivamente, en los cuales las salidas, normalmente a "1", se van a activar con un
"0" para hacer encender el Led respectivo para el primer caso y, todo lo contrario para
el segundo caso.
Adicionalmente a la decodificacin BCD a 7 segmentos stos circuitos poseen 3
funciones para el manejo de sistemas de visualizacin:
LT : Lamp Test. Al activar sta entrada todos los segmentos se activan mostrando un
8.
RBI : Ripple Blanking Input. Permite el borrado de los "0" a la izquierda de la cifra ms

significativa a travs de conexiones en cascada.

BO : Blanking Output. Apaga completamente el visualizador sin importar el nmero
que tenga a su entrada.
En la figura 1.6 se muestra la conexin tpica de un sistema de visualizacin de 7
segmentos, donde los valores de las resistencias son calculados de acuerdo al valor de
la corriente que se va a suministrar a cada segmento (intensidad luminosa).

Figura 1.6.- Conexin de un sistema de visualizacin de 7 segmentos

Arriba

Llamados multiplexores, selectores de datos Mux stos circuitos permiten seleccionar

el paso de una de n seales de entrada. El equivalente mecnico que describe muy
bien ste comportamiento: es el suiche de varias posiciones, tal como se muestra en la
figura 1.7, en donde cada posicin es escogida mediante un nmero binario de n bits.
El circuito equivalente de un multiplexor de 2 a 1 lneas es mostrado en la figura 1.7 d)

Click Mux Clic Selector

Figura 1.7.- Selectores de : a) 2 a 1 lneas , b) 4 a 1 lneas, c) 8 a 1 lneas, d) circuito
equivalente
Se describen a continuacin algunas caractersticas de funcionamiento ms
importantes de los circuitos integrados multiplexores de la serie 74 LS:

Click 74LS157
Como generador de funciones el mux permite fcilmente implementarlas colocando
cada una de las entradas en el valor de salida que corresponda a cada mintrmino.
Veamos el siguiente ejemplo mostrado en la figura 3.8 implementado con un

Estos circuitos asignan un cdigo binario nico para cada una de las seales de entrada
del dispositivo. Las salidas deben satisfacer que 2s >= n, donde n es el nmero de
entradas.
Codificador de prioridad: Este circuito muestra el equivalente en 3 bits del valor de
la lnea de entrada de ms alta prioridad (la entrada I7). La mayor aplicacin de este
circuito es en las solicitudes de interrupcin que se hacen a un dispositivo
microprocesador.

Click 74LS148

Estos circuitos permiten la comparacin en magnitud de dos nmeros de n bits, con la

posibilidad de tener conexiones en cascada para efectuar comparaciones ms grandes .
Adicional a las entradas de los dos nmeros de 4 bits el integrado 74 LS 85 posee
otras tres marcadas como A>B, A<B y A=B que pueden ser conectadas desde las
salidas correspondientes de la siguiente etapa que maneja los bits menos significativos
para realizar comparaciones de nmeros de 8, 12, 16 bits.