Arturo Velzquez Jimnez (58958)

ngel Adrin Cach Osorio (60647)

Ingeniera en electrnica y telecomunicaciones

Sntesis de circuitos Lgicos

Desarrollo de circuito digital secuencial

Viernes 04 de septiembre del 2015

Introduccin
Una mquina de estados (en este caso la maquina Moore) mediante entradas y
mtodos de reduccin y minimizacin realiza diferentes secuencias de nmeros;
gracias a los elementos de memoria que sta lleva en el circuito se puede
almacenar el numero presente para as (dependiendo de los requerimientos)
pueda conocer el nmero posterior.
Objetivo de la prctica:
Se pretende utilizar flip-flops D, compuertas bsicas y los mtodos conocidos en
clase para crear un circuito digital secuencial de 2 entradas (4 secuencias
diferentes) y 5 bits de salida.

Planteamiento a bloques

El planteamiento para el circuito digital secuencial es el siguiente:

Circuito Combinacional de salida

Circuito Combinacional de entrada

Entr
Reloj

Desarrollo
La primera parte de la prctica fue entender el requerimiento del circuito, y para
eso fue necesario realizar un diagrama de estados para observar la secuencia que
deba de seguir:
00 = 2,4,6,8,10,12,16,20, Repetir
01 = 6,20,12,8,4, Repetir
10 = 16,12,10,6,8,4, Repetir
11 = (2,4,6) a 2, (12,16,20) a 20
Despus se tuvo que realizar una tabla de estados a partir del diagrama creado,
luego fue codificar los estados en la tabla para un mejor entendimiento en binario y
as proseguir con la reduccin y minimizacin mediante mapas de karnaugh de las
entradas D a partir de su tabla de excitacin para la creacin del circuito
combinacional de entrada y se reduce y minimizan las salidas para el circuito
combinacional de salida.
A partir de los resultados, se utilizan compuertas bsicas para la creacin del
circuito combinacional de entrada, y la salida de ste es conectada a la entrada
del flip-flop y sta salida retroalimenta la entrada del circuito combinacional de
entrada y al mismo tiempo es la entrada del circuito combinacional de salida y la
salida de ste es la salida de tu circuito digital secuencial.
Minimizaciones:
D2 = QP2*E1*E0 + QP2*QP1*E1 + QP2*QP0*E1 + QP2*QP1*QP0*E0 +
QP2*QP1*E0 + QP1*QP0*E1*E0 + QP1*QP0*E1*E0 + QP2*QP1*QP0*E1*E0
D1 = QP1*QP0*E1 + QP1*QP0*E1 + QP2*QP1*QP0*E0 + QP2*QP1*QP0*E0 +
QP2*QP1*QP0*E1 + QP1*QP0*E1*E0 + QP2*QP1*QP0*E1*E0 +
QP2*QP1*QP0*E1*E0 + QP2*QP1*QP0*E1*E0
D0 = QP0*E1*E0 + QP2*QP1*QP0*E1 + QP2*QP0*E0 +QP1*QP0*E0 +
QP1*E1*E0 + QP2*QP1*E1
S4 = QP2*QP1
S3 = QP2*QP1*QP0 + QP2*QP1
S2 = QP1*QP0 + QP2*QP1*QP0 + QP2*QP0
S1 = QP1*QP0 + QP2*QP0
S0 = 0

Fallas:
Lo que nos pas muy seguido fue que al conectar los alambres a las entradas de
las ANDS, los conectbamos en un agujero que no era, ya sea en una salida, en la
otra entrada o a nada, y nos dimos cuenta del error al medir con la punta lgica y
que en las entradas no nos indicaban ni un 1 ni un 0.
Tambin nos ocurri que nuestro inversor no inverta el valor, y el error fue que en
la Q estaba conectada una salida de una AND por lo tanto siempre daba un 0.
En una ocasin la salida de una OR se diriga a su propia entrada.
Algo que nos cost mucho trabajo resolver era que al medir con la punta lgica,
sta nos media pulsos, sea un 1 y 0 al mismo tiempo, buscamos en todo el
circuito y no podamos encontrar la falla hasta que quitamos una AND y nos dimos
cuenta que una patita estaba doblada y no estaba haciendo contacto en el proto.
El error ms grande que tuvimos fue que al terminar el circuito, un numero de una
secuencia no nos daba, y estuvimos buscando en el armado y no lo pudimos
encontrar hasta que nos regresamos a los mapas de karnaugh y nos dimos cuenta
que no habamos minimizado un trmino, entonces tuvimos que hacerle un parche
a nuestro circuito para poder arreglarlo.

Resultados:
Como resultado se tuvo el circuito solicitado por el profesor sin ninguna falla de
conexin aunque hicieron falta capacitores cermicos de .1 uF, ya que sin estos, el
circuito poda tener mucho ruido y causar fallos a altas frecuencia, lo cual no
sucedi con nuestro circuito.

Conclusiones:
Con sta prctica nos ayud a entender fsicamente el funcionamiento de las
mquinas de estados, y tambin a trabajar bajo presin para as aprender un poco
de la vida ordinaria como ingenieros. Nos ayud a resolver problemas comunes en
los circuitos y as mejorar nuestra lgica de circuitos.

Bibliografa:
[1] Fast and LS TTL Data, Rev. 5, Motorola.