Introduo

A manipulao de sinais para a execuo de atividades definidas e

programveis so realizadas digitalmente. Como os sinais por sua natureza
so analgicos, necessrio um circuito que converta o sinal analgico em
digital. Assim, os conversores analgicos para digital (ADC) foram
desenvolvidos para transformar um sinal analgico pr-condicionado em um
sinal binrio. Uma das grandes vantagens de se utilizar sinais digitais a
baixa suseptibilidade a rudos uma vez que o sistema entende o sinal
analgico como 0 ou 1. Entre os conversores comumente
comercialiados, esto flash, rampa, comparaes sucessivas e sigma-delta.
O conversor flash constido por comparadores de tenso os quais
so alimentados pela tenso proveniente de um divisor de tenso de uma
tenso de referncia definida. Caso o sinal apresente um sinal maior que a
tenso presente na entrada inversora do amplificador, apresentado um
sinal lgico de nvel alto, caso contrrio, o nvel ser baixo. Para gera um
nmero binrio definido, os sinais de sada de cada comparador codificado
a partir de uma lgica de condificao ou um CI especfico para essa
aplicao.
O conversor rampa utiliza um contador que aumenta o numero
binrio at que o seu correspondente analgico apresente valor maior que o
sinal de entrada (Vin). Para realizar a comparao, o sinal previamente
convertido para analgico e posteriormente comparado com o sinal de
entrada por meio de um diferenciador de tenso. O aumento gradativo do
nmero binrio exige que a cada interao do contador seja aplicado um
pulso de clock. Quando o valor atingido, o sinal END ativado e o valor
digital correspondente ao sinal de entrada est disponvel em Dn at D0
(Figura 1). Por exemplo, para um valor de 128 digital so necessrios 128
pulso de clock at alcanar o valor analgico. O valor mximo possvel
digital dado por

2n1 , onde n o nmero de bits do conversor.

Figura 1 - Conversor Rampa

O conversor de aproximao sucessiva funciona a partir de

comparaes entre o sinal de entrada com o bit mais significativo at o
menos significativo. Inicialmente, o bit mais significativo dito alto, caso o
seu correspondente analgico seja maior, o bit significativo ser alterado

para zero, caso contrrio, o nvel alto mantido. Em seguida, o segundo bit
comparado com a entrada e a mesma logica para o primeiro feita. O
mesmo realizado at o bit menos significativo (Figura 2).

Figura 2 - Conversor de aproximaes sucessivas

J o conversor Sigma-delta consiste em um digitalizador de um bit ou

modulador para converter a tenso de entrada em uma sequncia de dados
seriais (um bit de cada vez transmitidos de forma sequencial ) em alta
frequncia, sendo dominado com a parte delta do conversor. Em seguida, o
erro do sinal, que constitudo pela sequencia de valores provenientes do
delta, integrado e assim a subamostragem utilizada.

Figura 3 - Conversor Sigma-Delta

As caractersticas dos quatro conversores apresentados esto

apresentados na tabela abaixo.
Tabela 1 - Comparativo entre os conversores comerciais mais utilizados

Flash

Rampa

Aprox.
Sucessiva

Sigma-Delta

Circuito

Complexo

Simples

Simples

Simples

Resoluo

Baixa (8 bits)

Mdia e alta
(8-12 bits)

Mdias e altas
(8-16 bits)

Alta (24 bits)

Custo

Alto

Baixo

Baixo

Baixo

Velocidade de
converso

Alta

Varivel

Alta

Baixa

Aplicao

Osciloscpio
digital

Fclock

Microcontroladores

Processament
o de sinais de
udio

Projetou-se um AD flash de 3 bits para a converso de um nvel de

tenso mximo de 5 V em sequncia binria de 3 bits. Cada nmero digital
apresentara uma resoluo de

V /2n =5/23=625 mV , onde n o nmero de

bits do comversor. O nmero de comporadores necessrios determinado

por

N comp=2 n1=231=7 . Foi escolhido o amplificador operacional

comparador de tenso LM311 (Figura 4) conectado com dois resitores os

quais

satisfaam

R H =10 k e RS =100
sinal

de

sada,

R pullup=10 k

condio

de

RH RS .

Portanto,

escolheu-se

. O sinal proveniente do LM311 possui pequene

assim,

necessrio

acoplar

um

pull-up

resistor

com uma fonte de 5V para intensificar o sinal de sada do

amplificador.

Figura 4 - Topologia compradora para LM311

A codificao de prioridade do sinal realizada por meio da

combinao de 7 portas XOR associados com 12 diodos (D1N4001) e trs
resistores de 1 k , como mostrado na Figura 5.

V p u ll- u p

R 10
1k

V8 4
5

U 33

O U T

R 19
2

V5

U 32
+

V-

O U T

R 26
R 12
1k

B /S

O U T
-

4
U 44
+

8
5

R 29

R 32

1k

R 36

Vpos
B /S

O U T

LM311

R 15
10k

1
U 46
AN D 2

D 1N 4001
D 8

2
6

D 1N 4001

R 23
1k

XO R

R 16
10k

U 39

V p u ll- u p

D 7

U 47
AN D 2

D 1N 4001
XO R

R 24
1k

Vneg

D 6
V p u ll- u p
1

R 25
10k

U 40

R 27
1k

D 1N 4001
D 5

U 48
AN D 2

D 1N 4001
XO R

Vneg

V p u ll- u p
6

R 28
10k

7
1

R 30
1k

U 41
3

2
Vneg

D 4
D 1N 4001

XO R

Vneg

4
+

100
3

U 45

V-

LM311

U 38

Vpos

O U T
3

R 35
1k

B /S

100

V p u ll- u p

Vneg

V+
B

3
LM311

V-

100

R 34
1k

Vpos

D 1N 4001
XO R

Vneg

4
U 43

V-

8
5

3
LM311

V+
B

V p u l l- u p

Vpos
B /S

100

5Vdc

D 1N 4001
D 10

D 9

V n e gV n e g

8
5

R 11
1k

LM311

V pos
6

V+
B

V3

1
R 22
1k

Vpos
B /S

100

amp -op

R 14
10k

U 37

V n e gV n e g

V+
B

R 18

LM311

D 1N 4001
D 11

V p u ll- u p

B /S

O U T
3

D 12
D 1N 4001

V n e gV n e g
Vpos

D 1N 4001
D 1 4D 1 3

100

V re f

U 34

3
XO R

R 21
1k

R 17

8 4
5

R 9
1k

V4

Vneg

LM311

V+
B

R 13
10k

U 36

0
6

O U T
3

V-

100

re fer enc ia

Ali men ta o

B /S

8
5

de

Vpos

V+
B

Ten so

V in

U 35

V in
V7

V1 = 0
V2 = 5
TD = 0
TR = 1
TF = 1
PW = 0
PER = 2

V+
B

R 20
R 1
1k

8
5

V re f

en tra da

V-

de

Ten so

V p u ll- u p
1

R 31
10k

7
1

R 33
1k

U 42
3

D 3
D 1N 4001

XO R
Vneg

R 37
1k

Vneg

R 38
1k

R 39
1k

Figura 5 - Conversor Analgico para digital de 3 bits

U46:O
U47:O
U48:O

5.0V

2.5V

0V
0s
0.5s
1.0s
1.5s
2.0s
V(U37:I0)
V(U34:OUT)
V(U38:I1)
V(U40:I0)
V(R25:1)
V(U44:OUT)
V(U42:I1)
V(V7:+)
Time

Figura 6 - Resposta do AD projetado para uma entrada triangular

Aplicando um sinal triangular (azul) nas entradas no-inversoras dos

comparadores de amplitude de 5 V e com perodo de 2s (em azul na Figura
6). Os sinais presentes na sada de cada comparador esto identificados na
Figura 6 (cada sinal est identificado por uma cor que corresponde s
pontas de prova da Figura 5). Os valores de tenso da entrada que levaram
a alterao dos bits do sinal digital foram colhidos e apresentados na Tabela
2.
Tabela 2 - Valores de tenso correspondentes mudana de um bit

Nmeros de 3
bits
001
010
011
100
101
110
111

Tenso de entrada
(V)
0.6471
1.2673
1.9074
2.5294
3.1907
3.8037
4.4356

Bibliografia
BALNINOT, A.; BRUSAMARELLO, V. Instrumentao e Fundamentos de
Medidas. 2. ed. [S.l.]: LTC, v. 1, 2010.
DANIELS, J. Analog-to-Digital Conversion. Brown University, 2014.
Disponivel em:
<http://www.brown.edu/Departments/Engineering/Courses/En123/Lectures/
DAconv.htm>. Acesso em: 2015 out. 15.
TORRES, G. Como Conversores Analgico/Digital Funcionam. Clube do
Hardware, 2006. Disponivel em:
<http://www.clubedohardware.com.br/artigos/como-conversores-analogicodigital-funcionam/1307/6>. Acesso em: 15 out. 2015.