Vous êtes sur la page 1sur 4

MIGREST

Module de CAO microlectronique


Conception dun wattmtre monophas
intgr
V. Frick, Matre de confrences, Universit Louis Pasteur Strasbourg I
CNFM Ple MIGREST
vincent.frick@iness.c-strasbourg.fr

I.INTRODUCTION

II.PRSENTATION DU SUJET DU PROJET


A.Contexte
Le sujet du projet, inspir d'une problmatique
industrielle relle, porte sur la conception d'un wattmtre
intgr. Le principe de fonctionnement des compteurs
lectriques conventionnels, utiliss par exemple pour la
tarification de la consommation lectrique domestique,
repose sur l'utilisation de capteurs de courant et de tension

Manuscrit propos aux Journes Pdagogiques de la Coordination


Nationale pour la Formation en Micro et nanolectronique 2008.

Tension
Courant

Wattmtre
Int gr

Bloc
optionnel

Modules
optionnels

C/P

Affichage
& Bus

Sort ies rseaux num rique


Supervision

le ple de MIcro et nanolectronique du Grand-EST


(MIGREST) du CNFM propose un module de CAO
microlectronique aux tudiants en dernire anne de
formation d'ingnieurs de l'Institut National des Sciences
Appliques (INSA) de Strasbourg. Ce module s'inscrit dans
le cadre des projets de fin d'tude que doivent raliser les
tudiants ayant choisi la spcialit Gnie lectrique avec
option Systmes .
La premire partie de cet article prsente le sujet du
projet. Les notions thoriques ncessaires la ralisation de
ce projet, en l'occurrence le contenu du cours et
l'organisation des sances de cours et pratiques, sont
proposes dans la seconde partie. La troisime partie traite
de l'organisation du travail des tudiants, cration de
groupes de travail, dcoupe hirarchique, analyse du cahier
des charges. La dernire partie tente une analyse des
rsultats avec quelques exemples de ralisation.
E

Capteurs I / U

Mots cls CAO microlectronique, modlisation, VHDLAMS, circuit intgr mixte, systme sur puce, prototypage,
FPGA.

associs une lectronique de conditionnement et


directement connects un microprocesseur. Ce dernier est
alors charg d'effectuer tout la fois la conversion
analogique-numrique et les oprations de calcul
(puissances actives et ractives, cos(), etc.). Une telle
structure montre trs vite ses limites lorsqu'il s'agit de
produire faible cot un compteur performant. Le corollaire
ceci est un cot lev lorsque des objectifs de
performances (prcision et fonctionnalits) sont viss
puisque celles-ci sont conditionnes par l'utilisation d'un
processeur plus puissant (plus grande rsolution du
convertisseur A/N, vitesse de calcul plus importante, etc.).
L'ide sous-jacente de ce projet consistait donc
dvelopper un circuit intgr en technologie CMOS
standard, et bas cot car produit en grand nombre, ddi au
pr-traitement des grandeurs lectriques. Ce concept permet
d'augmenter les performances globales du compteur tout en
contenant les cots du processeur puisque celui-ci peut
afficher des performances plus modestes, les donnes tant
pr-traites en amont, et le cas chant d'obtenir un produit
fini extrmement versatile en terme de fonctionnalits. La
figure 1 montre la structure d'un tel compteur.

Rseau lect rique

Rsum Cet article prsente un module de CAO


microlectronique propos dans le cadre de la formation de
5me anne en Gnie lectrique l'Institut National des
Sciences Appliques de Strasbourg. Le contenu du cours
repose sur un projet de conception d'un circuit intgr mixte
devant remplir la fonction de wattmtre . Le module se
compose d'une partie thorique portant sur l'introduction au
langage de modlisation VHDL-AMS et la dfinition du cahier
des charges du projet, et d'une partie pratique de ralisation
du projet jusqu'au prototypage sur cible FPGA. Au del du
cadre de l'initiation au langage de modlisation VHDL-AMS,
ce cours aborde des notions plus larges sur les mthodologies
de conception en microlectronique, le prototypage,
l'organisation et la gestion d'un projet et le travail d'quipe.

Fig. 1. Schma bloc du compteur lectrique.

B.Structure du circuit intgr


Il s'agit d'un circuit de type ASIC (Application Specific
Integrated Circuit) mixte aux caractristiques d'un systme
sur puce. Son fonctionnement de base consiste dans un
premier temps convertir en donnes numriques les
tensions provenant de deux capteurs placs sur un rseau
lectrique monophas. Ces capteurs ont pour rle de fournir
des informations analogiques sur le courant et la tension de
ce rseau. Dans un second temps, les donnes numriques
servent calculer la puissance sous une forme initialement
simplifie (UI) puis fournir le rsultat galement sous
forme numrique pour un traitement en aval par exemple au
moyen d'un DSP et/ou d'un microprocesseur. Des fonctions
annexes doivent permettre d'augmenter la souplesse

P12

MIGREST
d'utilisation et de configuration du systme. Une structure
gnrale de ce systme est propose dans la figure 2.

Fig. 2. Proposition de structure gnrale du wattmtre intgr.

III.CONTENU ET ORGANISATION DU COURS


A.Motivations et organisation
tant donn le caractre mixte du circuit, l'introduction au
langage VHDL-AMS [1] est une approche idale pour
permettre aux tudiants d'apprhender efficacement et
globalement ce projet. Il est clair que ce choix se fait au
dtriment des techniques de conception spcifiques aux
structures analogiques pures (en l'occurrence le
dimensionnement des transistors l'aide du modle SPICE
LEVEL 1 [2]) qui requerrait un cours complet elles seules.
Ce module de CAO, d'un volume total de 42 heures, se
dcompose alors en deux parties, l'une thorique dans les
locaux de l'INSA, l'autre pratique dans les locaux du
MIGREST. Il est important de noter que 99% des tudiants
suivant ce module n'ont aucun bagage en VHDL-AMS et
plus largement en conception de circuits intgrs. Les prrequis sont donc d'ordre gnral en lectronique et
traitement analogique et numrique du signal.
La partie thorique se droule en sances communes
(cours magistral) reprsentant un volume horaire de
18 heures rparties en 9 sances de 2 heures.
La premire sance est une introduction gnrale sur la
microlectronique, les microsystmes, leurs technologies
actuelles et les mthodologies de conception. La
microlectronique tant une discipline particulire aux
matriels et outils de dveloppement et de production lourds
et coteux, l'occasion est saisie pour mettre l'accent sur les
enjeux conomiques connexes. Une large partie (8 h) est
ensuite consacre lintroduction au langage VHDL-AMS
pour la modlisation, la simulation et la conception de
circuits
intgrs

architectures
mixtes
analogique/numrique. La dernire partie du cours (8 h) sert
d'illustration concrte des mthodologies prcites, par
ltablissement du cahier des charges dtaill du projet
Wattmtre intgr monophas qui sera dvelopp lors
des sances pratiques.
Il est important de souligner que l'organisation du cours
n'est pas linaire d'un point de vue temporel. En effet, aprs
la sance introductive, les deux autres parties sont
imbriques, par un jeu d'alternance entre l'une et l'autre. La
raison de ce choix est double, tant organisationnelle que
pdagogique.
D'un point de vue organisationnel, les sances pratiques
dbutent avant la fin du cours. Afin que les tudiants

puissent progresser de manire constante dans leur projet il


est important qu'ils acquirent simultanment la
connaissance du langage de modlisation et celle des
spcifications propres au circuit wattmtre . D'un point
de vue pdagogique, cette alternance permet de rompre avec
l'ventuelle monotonie du cours sur le langage VHDLAMS. En effet, l'apprentissage thorique d'un langage de
description matriel peut s'avrer fastidieux et le fait d'y
insrer rgulirement des extraits du projet titre d'exemple
contribue fortement accrotre l'intrt des tudiants pour la
matire. Leur implication en est d'autant plus forte.
Dans le support de cours remis aux tudiants ds la
premire sance, les trois volets (introduction, VHDL-AMS
et Cahier des charges) sont toutefois, et pour des raisons de
clart, parfaitement distincts.
B.Initiation la modlisation de systmes mixtes : le
langage VHDL-AMS
Cette phase a pour but d'apporter aux tudiants les
connaissances suffisantes de ce langage pour leur permettre
de dvelopper le projet en autonomie. Elle commence par
une prsentation de la structure gnrale d'une entit de
conception. Lemphase est mise sur les distinctions entre les
langages de programmation logiciel et les langages de
description matriel.
Il est fondamental, dj ce stade, de faire prendre
conscience aux tudiants que chaque ligne de code a un
effet dterminant sur l'architecture lectronique du circuit
qui en dcoulera. Cette notion est illustre par l'analyse de
cas critiques tels que celui propos dans la figure 3.

a.

architecture bhv1 of DffFB is


begin
process(CLK)
begin
if R='1' then
if rising_edge(CLK) then
Q<=D;
end if;
elsif falling_edge(CLK) then
Q<='0';
end if;
end process;
end bhv1;

architecture bhv2 of DffFB is


begin
process(CLK)
begin
if R='0' then
if falling_edge(CLK) then
Q<=0;
end if;
elsif rising_edge(CLK) then
Q<=D;
end if;
end process;
end bhv2;

b.
Fig. 3. Exemple d'analyse de cas critiques : a. Code et rsultat de synthse
sous Quartus II dune architecture mettant la priorit sur le front-montant
d'un signal dhorloge CLK. b. Code et rsultat de synthse sous Quartus II
dune architecture mettant la priorit sur le front descendant d'un signal
d'horloge CLK.

tant donn le caractre mixte du VHDL-AMS la notion


de codes synthtisables et non-synhtisables est
aborde concomitamment celle de hirarchisation d'un
circuit, et par voie de consquence du projet et de tout le
travail qui en dcoulera.
Le cours se poursuit par la prsentation du langage dans
ses dtails et particularits : les objets et leur typage
spcifique au langage de description matriel, les
affectations, les notions d'instructions concurrentes et
squentielles (processus, procdures, etc.), les attributs.
Chaque notion est maille d'exemples de codage
P12

MIGREST
l'illustrant de manire gnrale ou, dans la mesure du
possible, en lien direct avec le projet.
C.Cahier des charges du projet
Lors des 8 heures de cours qui y sont ddies, les
tudiants sont amens reconstituer le cahier des charges
des blocs qui constitueront le circuit, partir des
spcifications sommaires regroupes dans le tableau 1.
Caractristiques des signaux
d'entre

Valeur

Tensions maximales issues des


capteurs de courant et tension

0,3 V (diffrentielle, 150mV)

Frquence fondamentale

50 Hz

Bande passante

0-3 kHz

Performances recherches

Valeur

modulateur.
La fonction de wattmtre requiert un produit entre la
donne courant et la donne tension . Cela
conditionne le format de 24 bits en sortie du circuit.

Une fois les blocs identifis, le cours se poursuit par


l'tablissement dtaill de leurs spcifications internes. Il
s'agit essentiellement de dvelopper les mthodologies de
description comportementale et d'apporter des lments de
modlisation propres chaque bloc.
Par exemple, une prsentation thorique du principe de
fonctionnement d'un modulateur du 2nd ordre tel que
celui reprsent dans la figure 4 permet de faire apparatre
les sous-ensembles analogiques (les intgrateurs) et mixtes
(le comparateur et le Convertisseur Numrique/Analogique
(CNA)) de ce bloc.

0.05% de la valeur d'entre


Prcision des donnes de sortie
pleine chelle @50Hz
Consommation

< 1mA @3,3 V

Tableau 1. Spcifications sommaires du circuit wattmtre intgr .

Une sance de travail collectif est consacre la lecture


commente et l'analyse des spcifications du circuit. La
rflexion est mene en table ronde par les tudiants euxmmes, de telle sorte qu'ils s'approprient le sujet. La
structure de la figure 2 est un exemple de solution propos
mais reste ouverte toute discussion, ce qui offre donc
quelques degrs de libert.
La proposition de la figure 2 dcoule des conjectures
suivantes :
Le systme tant mixte (entres analogiques, sorties
numriques) il est donc indispensable d'oprer une
Conversion Analogique/Numrique (CAN). La
dynamique d'entre et la prcision souhaite
permettent alors de statuer sur le format binaire. Une
rsolution de 12 bits est a priori suffisante pour
satisfaire cette condition.
La cadence de conversion est impose par la bande
passante du signal d'entre. Pour respecter le critre
de Shannon, celle-ci doit tre suprieure ou gale
6 kHz.
Le choix de l'architecture du CAN dpend des
performances vises (cadence et rsolution). Le CAN
propose est de type modulateur Sigma-Delta ()
du second ordre associ un filtre Rponse
Impulsionnelle Finie (RIF). Le choix du modulateur
est impos pour des raisons de performance mais
galement pour des raisons pratiques puisqu'il s'agit
du seul bloc qui ne soit pas synthtisable . Quant
aux autres blocs, ils doivent imprativement se prter
limplantation sur cible FPGA. Ce point est discut
plus en dtail dans la section IV traitant de la
ralisation pratique.
Le fait d'opter pour un convertisseur surchantillonnage implique l'intgration d'une fonction
de contrle et de synchronisation de l'ensemble des
organes du circuit, en l'occurrence un squenceur.
Les caractristiques du RIF et le facteur de
dcimation sont galement imposs par le

Intgrateur 1

+
-

Vin

Capteur
(I ou V)

Fs

Intgrateur 1

+
-

FIR
Fs
CNA
Vref

Fig. 4. Bloc diagramme du modulateur du 2nd ordre.

a.

b.

architecture bhv2 of integrateur is


quantity v_diff across in_integ to electrical_ground
quantity v_int across i_int through out_integ to electrical_ground;
begin
v_intdot==v_diff;
end bhv2;

architecture bhv1 of comparateur is


quantity v_comp across in_comp to electrical_ground;
begin
if v_compabove(seuil) then
out_comp<=1;
elsif not v_compabove(seuil) then
out_comp<=0;
end if;
end bhv1;
architecture bhv1 of dac1b is
quantity v_dac across out_dac to electrical_ground;
begin
process
if in_dac=1 then
v_dac==vref;
elsif in_dac=0 then
v_dac==-vref;
end if;
end process;
end bhv1;

c.
Fig. 5. Exemples simplifis de descriptions comportementales des fonctions
(a) d'intgration, (b) de comparaison et (c) de CNA.

Des exemples de descriptions comportementales de ces


fonctions sont alors proposs (figure 5). Ces modles sont
par la suite repris et affins par les tudiants lors des sances
pratiques pour y intgrer la prise en compte des paramtres
divers tels que les gains, les dynamiques, les frquences des
horloges primaires et secondaires etc.
Le dcoupage hirarchique en sous-ensembles se prte
naturellement la formation d'quipes, gnralement des
binmes, qui se rpartissent les tches lors des sances
pratiques. Cette rpartition tient compte de l'htrognit
des sous-ensembles de manire uniformiser le niveau de
difficult sur l'ensemble de la promotion. L'une de ces
quipes est en outre dsigne pour assurer la coordination
du projet. Cette dsignation s'opre sur la base du
volontariat et concerne gnralement l'quipe en charge de
l'assemblage du circuit au dernier niveau hirarchique
P12

MIGREST
(assemblage final).
IV.RALISATION PRATIQUE DU PROJET
Les sances pratiques sont au nombre de six et se
droulent au sein des locaux du ple MIGREST, seul
organisme de la rgion Grand-Est disposant des outils de
CAO adquats (Anacad, suites d'outils Cadence et
Altera). Chacune reprsente un volume horaire de 4 heures
soit 24 heures au total. La mise en pratique des techniques
de conception d'un circuit intgr reprsente pour les
tudiants une double, voire triple, difficult. Il s'agit d'une
part de mener un raisonnement de concepteur en
microlectronique, en l'occurrence les notions abordes
pendant les sances thoriques, d'autre part d'apprendre
utiliser des outils propres au dveloppement de circuits
intgrs, souvent lourds et complexes et enfin, pour certains,
de se familiariser avec l'environnement informatique
Unix/Linux.
La premire sance est donc ddie la prise en main des
outils logiciels (Anacad, outils Cadence, environnement
Unix) et du langage VHDL-AMS par la description de
modles simples. Les sances suivantes sont consacres au
projet savoir :

Modlisation VHDL-AMS du modulateur SigmaDelta et simulation fonctionnelle.


Modlisation hirarchique et simulation des sousensembles du bloc numrique.
Implantation, prototypage sur FPGA (outils Quartus
Altera) et mise en place dun banc de test des blocs
synthtiss avec des cartes NIOS Cyclone Altera
et des modulateurs Sigma-Delta discrets.

Les tudiants travaillent en autonomie. Leurs activits


sont suivies par un encadrant matrisant le sujet du projet
dans sa totalit. Son rle consiste orienter la rflexion des
quipes sur les questions de conception et de modlisation
en VHDL-AMS et le cas chant de leur apporter une
assistance technique sur l'utilisation des outils de CAO.
Chaque quipe (binme) se consacre au dveloppement
du sous-ensemble qu'il a choisi lors de la rdaction du
cahier des charges dtaill. Chaque tudiant dispose d'un
poste informatique quip de tous les outils de CAO
microlectronique.
Le calendrier impos aux tudiants est relativement
contraint puisque les travaux de modlisation et de
simulation des blocs individuels doivent imprativement
tre mens bien dans le temps imparti des sances 2, 3 et
ventuellement en dbut de sance 4. Celle-ci est
gnralement consacre l'assemblage hirarchique final et
aux simulations fonctionnelles mixtes et globales du circuit.
Les deux dernires sances sont quant elles ddies au
prototypage du systme. Une maquette quipe d'un
modulateur discret 16 bits AD7720 ainsi que des cartes
de dveloppement FPGA Cyclone et/ou Apex d'Altera sont
mises la disposition des tudiants. Les parties numriques
(FIR squenceur, fonction wattmtre , etc.) sont alors
implantes sur la cible FPGA l'aide du logiciel Quartus.
La carte FPGA est interface avec le modulateur discret et
un afficheur LCD. L'ensemble est mis en uvre et test

l'aide d'quipements de laboratoire standards (gnrateurs


basses frquences, alimentations stabilises, oscilloscopes,
etc.).
La figure 6 propose des exemples de ralisations
(organigramme fonctionnel, simulations analogiques et
numriques) effectues par les tudiants.

Signaux du modulateur Delta-Sigma


+V ref

Vin
-V ref

Diffrence

2x(+Vref)
2x(-Vref )
>0

Intgrateur
<0

Comparateur

1
0

Latch

1
0
+V ref

CNA 1 bit
-Vref

Horloge de
surchantillonnage
CKS

a.

b.
Fig. 6. Exemples de ralisations, (a) organigramme et simulation analogique
du modulateur , (b) simulation de la ROM du filtre.

V.CONCLUSION
Ce module de CAO microlectronique, propos en
complment de leur spcialisation Systmes permet aux
tudiants de l'INSA de dcouvrir un domaine, pourtant
voisin de l'lectronique dite conventionnelle ou discrte,
qui leur est pour la plupart assez voire compltement
mconnu. Malgr un bagage initial en VHDL-AMS quasi
inexistant les 18 heures dvolues aux aspects thoriques
permettent d'explorer ce langage jusque dans ses subtilits.
Le projet de ralisation associ est particulirement
motivant et les tudiants se prtent volontiers l'exprience
en formant spontanment des groupes de travail. Cette
configuration permet de les plonger dans une situation
proche de l'environnement professionnel auquel ils seront
confronts. Selon le nombre d'tudiants, pouvant varier
quasiment du simple au double d'une anne l'autre (de 10
17 avec une moyenne de 12 tudiants par anne), la
promotion peut tre divise en deux groupes de projets
amens dvelopper en parallle la conception de deux
circuits aux fonctionnalits identiques mais aux
architectures diffrentes, ce qui en soi reprsente une
exprience pdagogique supplmentaire.
RFRENCES
[1]
[2]

Yannis Tsividis, Operation and Modeling of the MOS Transistor, 2nd


ed. , McGraw-Hill, Boston, 1999.
Yannick Herv, Vhdl-Ams - Applications Et Enjeux Industriels,
Cours Et Exercices Corrigs, Dunod, 2002.

P12