Relatrio de Atividade Prtica I

Sistemas Digitais

Professor: Rafael Burlamaqui Amaral

Alunos:
Amanda Neves
Caio Carneiro da Fonseca
Lvia Faria Peres

Nova Iguau,25 de Outubro de 2015

SUMRIO
1.

Introduo ............................................................................................................................ 3

2.

Objetivos do Experimento ..................................................................................................... 4

3.

Materiais Utilizados .............................................................................................................. 4

4.

Descrio das Etapas realizadas ............................................................................................ 4

5.

Resultados e Discusses ........................................................................................................ 6

6.

Discusses e Concluses .................................................................................................... 23

1. Introduo
A maioria dos equipamentos eletrnicos utilizados atualmente possui algum tipo de
inteligncia e processamento embarcados, a analise de estmulos e a resposta a estes
feita atravs de um conjunto de tecnologias de hardware e software. Um componente
importante deste aparato o circuito logico, neste estudo explora-se seus princpios
tericos de funcionamento e seus componentes essenciais.
A teoria de desenvolvimento dos Circuitos Integrados Digitais tem como base a
lgica booleana. Desenvolvida com George Boole (1854) utilizada para descrio de
sistemas , anlise e simplificao, mas principalmente para o projeto de circuitos. Difere
da lgebra real ordinria em que as variveis podem assumir valores em intervalos
dentro da estrutura booleana podemos assumir nmeros finitos de valores, determinando
uma posio com base em dois estados de uma premissa (verdadeiro ou falso / alto ou
baixo) .
Este principio rege as

equaes e expresses lgicas que descrevem e

esquematizam a relao entre as variveis de entrada e sada de um circuito, a

implementao de tal estrutura terica feita atravs de portas lgicas. As portas lgicas
so circuitos eletrnicos capazes de implementar expresses, a partir destas possvel
projetar um circuito que execute determinada funo ou um conjunto de funes
integradas. Os circuitos padres so construdos por portas lgicas (AND, OR, NOT,
NAND e etc) e necessitam de componentes externos para a realizao de uma funo
especfica.
Com a utilizao de simuladores computacionais possvel prever e estudar o
comportamento destes circuitos com acurcia, atrelando os simuladores a placas reais e
possvel o estudo detalhado de um sistema FPGA field-programmable gate arrays
amplamente utilizado dentro da Engenharia de Controle e Automao e reas afins.

2. Objetivos do Experimento

Estudo da lgica booleana, expresses lgicas e portas logicas.

Estudar o funcionamento e aplicabilidade do simulador de circuitos Quartus II
Explorar as principais funcionalidades da placa educacional DE2-Altera

3. Materiais Utilizados-

Computador munido de entrada USB

Kit da placa educacional DE2-Altera

Software de simulao Quartus II 32 bit11.1sp2

4. Descrio das Etapas realizadas

4.1 Montagem do equipamento

4.1.2 Conforme orientado em roteiro experimental , abriu-se o kit altera e verificou-se
seus itens e integridade da placa;
4.1.3Efetuou-se a devida conexo entre placa-computador;
4.1.4Abriu-se o software Quartus II previamente instalado na maquina utilizada;

4.2 Familiarizao com a placa e ambiente de desenvolvimento

4.2.1 Segundo orientado em roteiro utilizando como base o arquivo previamente
estruturado projetoLab01 explorou-se os componentes da placa e seus equivalentes
dentro do simulador, seguindo as indicaes do roteiro;
4.2.2 So efetuadas conexes entre chaves e leds para teste
4.2.3 Compilou-se o projeto em Start Compilation
4.2.4 Gravou-se o projeto no FPGA disponvel na placa utilizando a funo programmer
do simulador
4.2.5 Aps implementado testou-se a eficincia da programao efetuada.

4.3 Convertendo Nmeros Binrios para BCD / BCD para binrio puro / BCD para
binrio com memria
4.3.1 Apagou-se todas as conexes feitas anteriormente;
4.3.2 Utilizando a orientao do roteiro montou-se as conexes de entrada e sada para
o conversor utilizado em cada caso (bin/BCD BCD/bin BCD/bin com memoria)
utilizando os blocos do simulador e suas ferramentas de conexo;
Compilou-se o projeto em Start Compilation;
Gravou-se o projeto no FPGA disponvel na placa utilizando a funo programmer do
simulador;
Aps implementao testou-se eficincia do sistema com uma serie numrica.

4.4 Criando um projeto e obtendo a tabela verdade de portas lgicas bsicas

4.4.1 Aps fechar o projeto anterior, segundo orientao do roteiro criou-se um novo
projeto, conforme orientado no roteiro configurou-se o pin planner da placa para trs
entradas e uma sada;
4.4.2 Neste testou-se a tabela verdade para as portas lgicas bsicas: and , or, not e
xor. Para cada uma destas montou-se um circuito lgico independente efetuou-se os
prximos trs passos descritos.
4.4.3 Compilou-se o projeto em Start Compilation;
4.4.4 Gravou-se o projeto no FPGA disponvel na placa utilizando a funo
programmer do simulador;
4.4.5 Aps implementao testou-se eficincia do sistema criando experimentalmente
a tabela verdade da porta estudada, aps a elaborao desta apaga-se todas as conexes
para o teste da prxima porta.

4.5

Universalidade das portas lgicas

4.5.1 Apagou-se todas as conexes anteriores;

4.5.2 Implementou-se um circuito com apenas a porta NAND , e experimentalmente
obteve-se sua tabela verdade;
4.5.3 Repetiu-se o mesmo procedimento com a porta NOR ;
4.5.4 Com o auxlio do teorema de DeMorgan, calculou-se a configurao ideal do
circuito para a implementar apenas com portas NAND as portas lgicas : inversora, E
de 2 entradas, OU de 2 entradas e ou-exclusivo;
4.5.5 Para cada configurao obtida, implementou-se o equivalente circuito lgico e
seguindo os passos desenvolvidos em praticas anteriores foi possvel testar a tabela
verdade de cada porta na placa.

4.6 Funes Booleanas

4.6.1 Segundo orientao do roteiro experimental, implementou-se os circuitos
descritos.
4.5.2 Utilizando as expresses do roteiro utilizou-se tcnicas de simplificao como
base , e de posse de estruturas equivalentes implantou-se estas efetuando com a placa o
teste de eficcia da tabela verdade.
4.5.3 Utilizando apenas portas NAND implementou-se as expresses lgicas
estruturadas anteriormente.
5. Resultados e Discusses

5.1 Convertendo Nmeros Binrios para BCD / BCD para binrio puro / BCD para
binrio com memria - referente ao procedimento 4.3 segue nas figuras abaixo
conexes utilizadas para simulao.

Figura 1: Converso de BCD para Binrio puro com memoria

Figura 2: Circuito para converso de Binrio-BCD sem memria

Figura 3:Circuito para converso de BCD-Binrio sem memria

5.2 Criando um projeto e obtendo a tabela verdade de portas lgicas bsicas

Quando criado um novo projeto preciso associar o componente da placa real

com a entrada e sada modelada na simulao para tal preciso acessar as configuraes
de pin planner , que foram efetuadas segundo figura abaixo:

Figura 4: Configuraes de PIN PLANNER do novo projeto da placa

Aps configurado montou-se o circuito logico das portas principais gerando

empiricamente a tabela verdade de cada uma delas , segue abaixo os circuitos de
simulao com sua tabela verdade emprica respectiva.

Figura 5: Circuito de simulao -Porta E com trs entradas

A
0
0
0
0
1
1
1
1

Tabela Verdade Emprica

Porta E com trs entradas
B
C
A.B.C
0
0
0
0
1
0
1
0
0
1
1
0
0
0
0
0
1
0
1
0
0
1
1
1

10

Figura 6: Circuito de simulao - porta OU com trs entradas

A
0
0
0
0
1
1
1
1

Tabela Verdade Emprica

Porta OU com trs entradas
B
C
A+B+C
0
0
0
0
1
1
1
0
1
1
1
1
0
0
1
0
1
1
1
0
1
1
1
1

11

Figura 7: Circuito de Simulao - porta NOT com trs entradas

Tabela Verdade Emprica
Porta NOT com trs entradas
A

12

Figura 8: Circuito de Simulao - porta XOR com trs entradas

Tabela Verdade Emprica

Porta XOR com trs entradas
A

A.(B) +
(A).B
0

A.(B) (A).B

5.3 Universalidade das portas lgicas

Conforme procedimento 4.5 foram simulados
experimentais, com suas respectivas tabelas verdade:

os

seguintes

circuitos

13

Figura 9: Circuito experimental - porta NAND com duas entradas;

NAND:

y1 = (A.B)
Tabela Verdade Emprica
Porta NAND com duas entradas
A

A.B

(A.B)

14

Figura 10: Circuito Experimental - porta NOR com duas entradas;

NOR: y2 = (A+B)
Tabela Verdade Emprica
Porta NOR com duas entradas
A
0
0
1
1

B
0
1
0
1

A+B
0
1
1
1

(A + B)
1
0
0
0

A partir da tabela verdade obtida para as portas NAND e NOR temos anlise das
proposies:
a)
y3 = (A).(B)
A
0
0
1
1

B
0
1
0
1

A
1
1
0
0

B
1
0
1
0

(A). (B)
1
0
0
0

15

b)
y4 = (A) + (B)
A
0
0
1
1

B
0
1
0
1

A
1
1
0
0

B
1
0
1
0

(A) + (B)
1
1
1
0

Logo podemos indicar se as seguintes igualdades so verdadeiras ou falsas:

(A.B) = (A) . (B) [Falso]
(A.B) = (A) + (B) [Verdadeiro]
(A+B) = (A) . (B) [Verdadeiro]
(A+B) = (A) + (B) [Falso]

Provando as igualdades ditas como verdadeiras (acima) atravs do teorema de

DeMorgan:
1

(A.B) = (A) + (B)

(A.B) . (A.B) = [ (A) + (B)] . (A.B)
0

= [(A).(A.B)] + [(B).(A.B)]

(A+B) = (A) . (B)

(A+B) . (A+B) = [ (A) . (B) ] . (A+B)
0

= [ (A) . (B) ].(A) + [ (A) . (B) ]. (B)

Neste segmento da prtica iremos descrever algumas portas lgicas usuais em

termos de portas NAND, para cada uma delas h a respectiva tabela verdade.

16
INVERSORA i2_not
A = entrada x1 = sada
A
0
1

A.A
0
1

(A.A)
1
0

x1
1
0

Figura 11: Porta inversora - equivalente com portas NAND

E de 2 entradas i2_eDuasEntradas
A e B = entradas

x2 = sada

A.B

(A.B)

(A.B) .
(A.B)

[ (A.B) .
(A.B) ]

x2

17

Figura 12: Porta E - equivalente com portas NAND

OU de 2 entradas i2_portaOU2Entradas
A e B = entradas

x3 = sada

A.A

( A.A)

B.B

(B.B)

( A.A) .
(B.B)

[( A.A) . (B.B)
]

x3

18

Figura 13: Porta OU - equivalente com portas NAND

OU - Exclusivo de 2 entradas i2_ouExclusivo

A e B = entradas

x4 = sada

a = (A.A) ;

d = (B.B);

b = (a.B);

e = (d.A);

c = (b.b);

f = (e.e);
(a.B) (b.b) (c.c)

g = (c.c)

a.B

d.A (d.A) (e.e)

(f.g)

x4

19

Figura 14: Porta OU exclusivo - equivalente porta NAND

5.4 Funes Booleanas

Inicialmente montamos os circuitos descritos no roteiro, obtendo suas respectivas
tabelas verdade:

Figura 15: Montagem experimental do circuito Y1

20

Figura 16: Montagem experimental do circuito Y2

Tabela Verdade de Y1
M
0
0
0
0
1
1
1
1

N
0
0
1
1
0
0
1
1

y1 = (M + N) . [ (M) + (P)] . [ (N) + (P)]

P
0
1
0
1
0
1
0
1

(M + N)
0
0
1
1
1
1
1
1

Tabela Verdade de Y2

[ (M) + (P)]
1
1
1
1
1
0
1
0

[ (N) + (P)]
1
1
1
0
1
1
1
0

y1
0
0
1
0
1
0
1
0

y2 = B . { [(C.A) . (A.(B))]}

(C.A)

A. (B)

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

1
1
1
1
1
0
1
0

0
0
0
0
1
1
0
0

[A .
(B)]
1
1
1
1
0
0
1
1

[(C.A) . { [A .
(B)] } ]
0
0
0
0
1
1
0
1

y2
0
0
0
0
0
0
0
1

21

Implementou-se os circuitos y1 e y2 com o mximo de simplificaes possveis,

obtemos os seguintes circuitos com suas respectivas tabelas-verdade:

Figura 17: Circuito Y1 com mxima simplificao possvel

y1 = (M + N) . ((M)+ (P)) . ((N) + (P)) => (M + N) . ((M.P)).((N.P)) => (M + N) .
(((M.P)+(NP)))
M

M.P

N.P

((M.P)+ (N.P))

(M + N)

y1

22

Figura 18: Circuito Y2 com mxima simplificao possvel;

y2 = B . { [(C.A) . (A.(B))]} => B . {[(C.A)] + [(A. (B))]} => B.A (C + (B)) => A.B.C
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

y2
0
0
0
0
0
0
0
1

Para finalizar simulamos os circuitos Y1 e Y2 utilizando portas NAND e criamos

suas respectivas tabelas verdade, sempre comparando os resultados com aqueles
encontrados anteriormente.

23

6. Discusses e Concluses
A atividade desenvolvida fortaleceu os princpios tericos j adquiridos atravs de
conhecimentos empricos, havendo xito nas atividades tericas de construo e estudo
de tabela verdade aliada implementao dos circuitos.
O equipamento da ALTERA mostra-se de fcil montagem. A placa mostrou-se
eficiente mediante rotinas de programao, apresenta como desvantagem o tempo
considervel que o usurio leva ao gravar a programao na placa e como grande
vantagem o fato de ser reprogramvel permitindo a simulao de diversas configuraes
possveis.
Por no possuirmos experincia com o software Quartus II aliado a sua interface
pouco intuitiva tivemos um pequeno retardo na realizao das tarefas. Mas podemos
afirmar que no isto no qualifica-se como dificuldade, e sim como uma imaturidade
tcnica que pode ser compensada com: certo cuidado em realizar o experimento e calma
para aprender um pouco mais sobre o software ao invs de somente seguir o roteiro que
nos foi proposto.
Devido ao fato de ser reprogramvel foi possvel simular e gerar tabela verdade
experimental com xito das portas lgicas mais usuais como AND, OR, NOT e XOR.
Tambm testou-se com sucesso alguns dos blocos conversores disponveis, dentre esses
: BCD/Binrio , Binrio/BCD e BCD/Binrio com memria.
Dentre estes houve uma dificuldade de execuo apenas no conversor BCD/Binrio
Figura 3. Nessa etapa do experimento temos 8 bits na entrada, representando o
nmero em BCD com dois dgitos, e 7 bits de sada mais 1 sada de erro. O led
correspondente ao erro no sistema compilado foi habilitado sempre que no fosse
possvel haver a converso com esse nmeros de bits determinados. Exemplificando
tomemos o nmero 17, possui dois valores decimais 1 e 7 e cada um seria representado
por 4 bits em BCD, tendo o equivalente: 0001 0111 - como mostrado na tabela abaixo.
Porm, quando fazemos a converso do nmero 17 para binrio utilizando o
circuito, percebemos que ele exige cinco bits para represent-lo, pois 1710 = 100012. Ou
seja a sada de erro ser habilitada sempre que havia uma converso de algum nmero
entre 15 e 99 de BCD para binrio, pelo princpio exemplificado com o nmero 17.
A
0
0
0
0
0
0
0
0
1

Bits de Representao BCD

B
C
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
0
0

D
0
1
0
1
0
1
0
1
0

Nmero decimal
0
1
2
3
4
5
6
7
8

24
1
1
1
1
1
1

0
0
0
1
1
1

0
1
1
0
0
1

1
0
1
0
1
0

9
10
11
12
13
14

15

A substituio de portas lgicas por seus equivalentes constitudos por portas

NAND apresentou tabela verdade semelhante aquela da porta original, mostrando a
universalidade da porta NAND e como ela pode futuramente ser utilizada para substituir
portas em equacionamentos lgicos.
Utilizando tcnicas de simplificao e o teorema de DeMorgan observou-se
empiricamente que os circuitos simplificados geram resultados semelhantes as funes
lgicas complexas/no simplificadas, mostrando a eficincia de processos de
simplificao. A diminuio de portas lgicas utilizadas facilita o processamento de
informaes e simplifica o entendimento do objetivo do circuito.
Logo conclui-se que os experimentos foram efetuados com xito, salvo algumas
limitaes tericas que foram sanadas durante o momento da aula prtica e que
contriburam diretamente para a compreenso do funcionamento de circuitos lgicos e
suas particularidades.

7. Referncias Bibliogrficas
http://www.inf.ufes.br/~zegonc/material/Introducao_a_Computacao/isd2.pdf
Acesso 25/10/2015