Homework 2 Confiabilidade De

Circuitos Nano- E Microeletrnicos

Aluno: Pedro Henrique Khler Marra Pinto

N: 2010016810

Questo 1-

Figura 1 - Circuito Original

Figura 2 - Circuito adaptado com ScanDesign

As diferenas podem ser observadas comparando o circuito da figura 1 com o circuito da figura
2. Para implementar o ScanDesign necessrio acrescentar multiplexadores nas entradas D dos
flip-flops. No primeiro flip-flop, uma das entradas do MUX est conectada lgica
combinacional original e outra est conectada entrada scan-in, o segundo flip-flop tem
tambm uma das entradas do seu MUX conectada lgica original, enquanto outra entrada est
conectada sada do primeiro flip-flop, o mesmo padro estabelecido com os flip-flops
posteriores e seus MUXs, at o ltimo flip-flop, que tem sua sada ligada ao scan-out. Cada MUX
tem ainda seu sinal de select conectado a um pin especfico (S) criado com esse propsito.
Questo 2O funcionamento do ScanDesign simples: a ideia inicializar todos os flip-flops com valores
pr-estabelecidos, tornando o teste equivalente ao teste de um circuito combinacional. Para se
inicializar os flip-flops com os valores desejados so necessrio N ciclos de clock, onde N o
nmero de flip-flops. Um vetor serial aplicado entrada, onde o primeiro valor o valor
desejado no ltimo flip-flop da cadeia, o segundo o desejado no penltimo flip-flop da cadeia e
assim por diante, at o ltimo valor do vetor, que destinado ao primeiro flip-flop da cadeia.
No momento da inicializao dos flip-flops, o sinal de select dos flip-flops ativado, fazendo que
a cada ciclo o valor contido no flip-flop X passe para o flip-flop X+1. Aps o final da fase de scanin, o sinal de select desativado e todos os flip-flops contm valores conhecidos. A partir desse

ponto, vetores de teste so aplicados s entradas do circuito e os vetores de sadas so

analisados.
Ao termino dos testes ainda possvel ativar novamente o select dos flip-flops e realizar a leitura
do sinal scan-out, comparando os valores armazenados em cada um dos flip-flops com os valores
esperados e detectando falhas, caso haja, no circuito.
Questo 3Usando o procedimento descrito na questo anterior possvel inicializar os flip-flops 1 e 2 com
o vetor inicial de teste desejado, enquanto isso vetores [abc] de teste so aplicados nas entradas
do circuito combinacional 1, gerando os posteriores vetores de teste que sero armazenados
nos flip-flops 1 e 2, utilizado no ciclo seguinte. Ao final do procedimento basta comparar os
vetores de sada com os vetores esperados.
Questo 4O benefcio principal do scan design que ele proporciona uma facilidade muito grande para
testar circuitos complexos, que, caso contrrio, poderiam ser impossveis de testar, devido, por
exemplo, impossibilidade de se inicializar todos os flip-flops da maneira desejada. Alm disso,
possvel observar os valores em cada um dos flip-flops, proporcionando um grau extra de
liberdade na verificao dos testes, tornando acessveis pontos no cicrcuito antes inacessveis.
O acrscimo do scan design vem, no entanto, junto a alguns malefcios. Um deles a diminuio
de velocidade do circuito, uma vez que o acrscimo dos MUXs adiciona tambm um tempo de
atraso adicional (cerca do atraso de 2 portas lgicas extras). Alm disso, o acrscimo percentual
de rea pode ser significativo, dependendo do nmero de flip-flops e do nmero de portaslgicas combinacionais do circuito original:
a

Gate overhead = [4 * NSFF / (Ng+10 * NFF)] x 100%

Onde Ng = portas-lgicas combinacionais; NFF flip flops (FF).