Vous êtes sur la page 1sur 16

3 GIIE

Travaux Pratiques
Electronique Numrique
Par
Hicham Jakjoud

2015-2016

P. Jakjoud

3GIIE

TP 01- Elments de logique

TP N 1 : ELEMENTS DE LOGIQUE
1- BUT DE LA MANIPULATION
Cette manipulation contient deux parties :
La premire partie a pour objectif de se familiariser avec les portes logiques de base (AND,
OR, NAND, NOR et XOR).
La seconde a pour but de construire une application de la logique combinatoire.
2 COURS A REVOIR
Les portes logiques.
3 PARTIE THEORIQUE
3.1. Portes logiques AND / NAND
1) Donner les tables de vrit des portes AND et NAND.
2) Par valuation de la table de vrit, dcrire le fonctionnement de ces circuits logiques.
3) Donner le circuit permettant la ralisation dun circuit AND en technique NAND.
3.2. Portes logiques OR / NOR
1) Donner les tables de vrit des portes OR et NOR.
2) Par valuation de la table de vrit, dcrire le fonctionnement de ces circuits logiques.
3) Donner le circuit permettant la ralisation dun circuit OR en technique NOR.
4) Rappeler le Thorme de De Morgan.
3.3. Circuit OUI en technique NAND
1) Donner le circuit permettant la ralisation de la fonction OUI (Egalit : S=A) avec des
portes NAND.
3.4. Circuit XOR en technique NOR
1) Donner la table de vrit de la porte XOR.
2) Par valuation de la table de vrit, dcrire le fonctionnement de ce circuit logique.
3) Donner le circuit permettant la ralisation dun circuit XOR en technique NOR.
4- PARTIE PRATIQUE
On dispose des circuits intgrs suivants :
SN 7400 : 4 portes NAND 2 entres.
SN 7420 : 2 portes NAND 4 entres.
SN 7486 : 4 portes OU EXCLUSIF 2 entres.
L'tat des entres et des sorties sera visualis par l'intermdiaire de diodes lectroluminescentes (LED).
4.1. Fonctions logiques
1) Raliser les fonctions logiques ET, OU, OU EXCLUSIF en utilisant NAND.
2) Donner les fonctions simplifies et les logigrammes de S1 et S2 reprsentes par les
tableaux de Karnaugh suivants :

AB
C
0
1

00

S1
01

11

10

1
1

0
0

0
1

1
1

AB
CD
00
01
11
10

00

S2
01

11

10

1
0
1
1

0
0
0
0

1
0
1
1

1
0
0
1

3) Raliser les logigrammes sur la platine.


2

P. Jakjoud

3GIIE

TP 01- Elments de logique

4.2. Transcodage
On dsire concevoir un circuit permettant de convertir les 16 premiers nombres entiers
BINAIRE (ABCD) en code GRAY(WXYZ).
1) Donner les formes simplifies, le logigramme des fonctions logiques suivantes et
raliser ces logigrammes exprimentalement:
A = F1(W,X,Y,Z)
B = F2(W,X,Y,Z)
C = F3(W,X,Y,Z)
D = F4(W,X,Y,Z)
4.3. Application
Quatre grandes cuves dans une usine de production de produits alimentaires contiennent
diffrents liquides chauffs. Des capteurs de niveau servent dtecter le dpassement dun
niveau prtabli dans les cuves A et B. Des capteurs thermomtriques surveillent les
tempratures des cuves C et D pour quelles ne descendent pas sous une valeur bien
dtermine.
Supposer que les capteurs de niveau sont 0 quand le niveau est correct et 1 quand il est
trop haut. en outre, supposer que les capteurs de tempratures sont 0 quand la temprature
est acceptable et 1 quand elle est trop basse.
On dsire concevoir un circuit logique dalarme qui se dclenche quand se produisent en
mme temps un niveau trop haut dans la cuve A ou la cuve B et une temprature trop basse
dans la cuve C ou la cuve D
1) Donner la table de vrit de cette alarme.
2) Donner le circuit logique permettant la ralisation de cette alarme.
3) Raliser le circuit de lalarme. A l'aide des interrupteurs d'entre, essayer toutes les
combinaisons possibles des grandeurs d'entre et relever les grandeurs de sortie
correspondantes dans une table de vrit. Comparer avec le cahier de charge exig.

P. Jakjoud

3GIIE

TP 02- Circuits Combinatoires

TP N 2 : CIRCUITS COMBINATOIRES
1- BUT DE LA MANIPULATION
Lobjectif de cette manipulation est de raliser quelques oprations arithmtiques laide
de circuits logiques. Les oprations raliser sont laddition, la soustraction et la
comparaison.
2 COURS A REVOIR
Circuits Combinatoires.
3 PARTIE THEORIQUE
3.1. Additionneur 1 bit complet
Un Additionneur 1 bit complet a trois bits dentre ai, bi et Ri-1et deux bits de sortie Si et Ri.
1) Donner la table de vrit dun Additionneur 1 bit complet.
2) En dduire les expressions logiques de la somme Si et de la retenue Ri.
3) Donner le circuit logique de ladditionneur 1 bit complet en utilisant les portes logiques
de base.
3.2. Soustracteur 1 bit complet
Un Soustracteur 1 bit complet a trois bits dentre ai, bi et Ri-1et deux bits de sortie Di et Ri.
1) Donner la table de vrit dun Soustracteur 1 bit complet.
2) En dduire les expressions logiques de la diffrence Di et de la retenue Ri.
3) Donner le circuit logique du Soustracteur en utilisant les portes logiques de base.
3.3. Comparateur
Un comparateur permet de comparer deux bits A et B. Il a trois bits de sorties : E = 1 pour
dsigner lgalit entre les deux bits dentre, I = 1 si A est infrieur B et S = 1 si A est
suprieur B.
1) Etablir la table de vrit dun Comparateur.
2) En dduire les expressions logiques des sorties E, I et S.
3) Donner le circuit logique du Comparateur en utilisant les portes logiques de base.
4- PARTIE PRATIQUE
4.1. Additionneur binaire :
1) Raliser un demi-additionneur laide de portes NAND. Vrifier sa table de vrit.
2) Raliser un additionneur complet laide de portes NAND et OU EXCLUSIF, puis
vrifier sa table de vrit.
3) Proposer le montage dun additionneur binaire parallle retenue simultane de deux
nombres binaires de 3 bits (figure 2) avec des portes NAND et OU EXCLUSIF.
On montre que lon peut crire :
Sn = An Bn Rn-1
Rn = An.Bn + ( An Bn ).Rn-1
4) Raliser ce montage et vrifier son fonctionnement.
5)
4.2. Soustracteur binaire :
1) Raliser le circuit dun soustracteur 1 bit complet.
2) Vrifier sa table vrit.
4.3. Comparateur
1) Raliser le circuit dun comparateur.
2) Vrifier sa table vrit.
4

P. Jakjoud

3GIIE

TP 02- Circuits Combinatoires


C0 = 0

A0

1/2

S0

B0

Additionneur

R0

C1
A1
B1

Additionneur
Complet

S1
R1

Figure 2. additionneur binaire parallle retenue simultane


4.4. Ajustement dcimal :
On dsire raliser partir d'un additionneur binaire, un additionneur dcimal (les nombres
sont exprims en BCD). Deux cas sont envisager selon que la somme est, infrieure ou
gale 9, ou comprise entre 9 et 19.
1) Montrer qu'il suffit d'ajouter 6 au nombre obtenu lorsque la somme est comprise entre 9
et 19.
2) Proposer et raliser le schma d'un additionneur dcimal en utilisant un additionneur
7483 et quelques portes.
4.5. Additionneur-Soustracteur
Pour raliser l'opration de soustraction, on se sert du fait que les circuits travaillent sur des
nombres qui ont toujours la mme longueur (format). Par exemple, dans une machine de 8
bits le nombre 1011 doit tre complt par des 0 : 00001011.
Soit le nombre B de format n (c'est dire compos de n lments binaires), le
complment vrai de B, (notation : CV(B)) est dfini par la relation :
B + CV(B) = 2n-1 B = 2n-1- CV(B)
avec : B = b b
b
b b b et CV(B) = b b
b
b b b
n n-1 n- 2
2 1 0
n n1 n 2
2 1 0
Soit le nombre B de format n, le complment 2 de B (notation : C2(B)) est dfini par la
relation :
B + C2(B) = 2n C2(B) = CV(B)+1

b
b b b 1
avec : B = b b
b
b b b et C 2 (B) = b b
n n1 n 2
2 1 0
n n-1 n- 2
2 1 0
A partir de cette dfinition , on peut crire que :
A - B = A + (CV(B) - 2n+1) = A + C2(B) - 2n
o 2n est un nombre de n+1 bits qui ne pourra donc tre reprsent, si ce n'est au niveau d'une
retenue, par les circuits.

P. Jakjoud

3GIIE

TP 02- Circuits Combinatoires

Deux cas sont donc considrer :


a) A > B : c'est dire A - B > 0 A + C2(B) > 2n
Il suffit donc de faire une addition et de ngliger la retenue qui apparait (n+1 bits).
exemple :
A = 1001 (9 en dcimal) et B = 1000 (8 en dcimal)
A - B = A + C2(B) = 1001+0111+1
A - B = (1) 0001
b) A < B : c'est dire A - B < 0 A + C2(B) < 2n
Dans ce cas aucune retenue apparait. Le rsultat se met sous la forme du complment deux
de la valeur absolue de la diffrence.
exemple :
A = 1000 et B = 1001
C2(A - B) =C2(A + C2(B)) = C2(1000+0110+1) = C2(1111)
A - B = 0001
Remarque :
A B 2n 2n (A B) 2n (2n (A B)) 2n C2 (A B) C2 (C2 (A B))
1) Raliser un additionneur-soustracteur de deux nombres binaires de 4 bits en utilisant
l'additionneur binaire 7483 et des OU EXCLUSIF dans le cas o A > B.
2) Proposer un schma valable quelque soit A et B (ne pas le raliser sur la maquette).
3) Dans les calculateurs les nombres ngatifs sont reprsents en complment deux ; dans
ce cas l'additionneur-soustracteur ralis au (1) est valable quelque soit A et B. Vrifier cette
hypothse sur l'additionneur-soustracteur effectu au (1)

P. Jakjoud

3GIIE

TP 03 : Synthse dun systme combinatoire

TP N 3 : Synthse dun systme combinatoire


I) AFFICHAGE D'UNE SEQUENCE:
A) CAHIER DES CHARGES :

On dsire, l'aide d'un afficheur 7 segments anode commune, visualiser la


squence suivante :

Pour des raisons de simplicit et d'encombrement, nous utiliserons les


LEDs pour montrer chacune des sorties. Cependant, nous pouvons galement utiliser
lafficheur sur la platine comme suit.
0
1
2
3
4
5
6
7

a
A2
A1
A0

ENCODEUR
74148

f
g

b
g
c
d

SYSTEME
COMBINATOIRE

La table de vrit la
lettres suivantes :
A2 A1
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1

b
c
d

AFFICHEUR
7 SEGMENTS

sortie de l'encodeur doit permettre d'allumer les


A0
0
1
0
1
0
1
0
1

S
Afficher teint
3
G
I
I
E
-

P. Jakjoud

3GIIE

TP 03 : Synthse dun systme combinatoire

B) MANIPULATION :
1) A partir des sorties A2, A1 et A0, trouver les quations a, b, c, d, e, f et
g qui vont gnrer la squence demande. On s'aidera pour cela de tableaux de
Karnaugh.
2) Dans un premier temps, on simulera les entres A2, A1 et A0 par les
boutons H et L. Raliser sur la platine le processus l'aide uniquement de NAND
2 ou 3 entres.

II) DISTRIBUTEUR DE BOISSON


Un appareil comporte trois cuves contenant de l'eau, de la grenadine et de la menthe.
Trois boutons e, g, m, commandant des lectrodes E, G, M, permettent d'obtenir de l'eau pure,
de la grenadine l'eau ou de la menthe l'eau. Une pice p doit tre introduite, sauf pour l'eau
pure, qui est gratuite.
Le dclenchement d'un bouton quelconque e, m, c, ou l'introduction de la pice
dclenche une temporisation. Si celle-ci arrive son terme avant qu'un choix cohrent ait t
fait, la pice ventuellement introduite est rendue (fonction P, de restitution). La pice est
galement rendue en cas de fausse manuvre. (Pour obtenir un sirop, il suffit d'appuyer sur le
type de sirop choisi mais si l'eau est appuye simultanment, la boisson sera aussi dlivre)
a) crire les quations logiques de commande des lectrovannes E, G, M, et la fonction
de retour de la pice P, en fonction des variables e, g, m et p. On ne tient pas compte de la
temporisation
b) simplifier les fonctions logiques
c) raliser les schmas correspondants l'aide de portes NAND 2 ou 3 entres.

P. Jakjoud

3GIIE

TP 03 : Synthse dun systme combinatoire

TP 4 : ETUDE DES BASCULES, DES COMPTEURS ASYNCHRONES


ET SYNCHRONES
I) ETUDE DES BASCULES OU BISTABLES :
Une bascule est un dispositif deux tats de sorties stables. Le passage d'un tat
l'autre se fait par une slection des combinaisons l'entre. C'est un circuit
squentiel, puisque l'tat de sortie dpend de la squence de changement des entres et
non pas de l'tat de celle-ci.
Un tel systme obit toujours au principe dcrit la figure1.
SYSTEME COMBINATOIRE

SYSTEME COMBINATOIRE

B
s
S = f(A,B,s)

RETARD

Figure 1
Dans le cas des bistables, le retard qui figure sur le schma est d aux dlais de
propagation des oprateurs logiques qui constituent le systme combinatoire.
A) Bascules asynchrones :
1) Rappels thoriques :
L'lment de base des circuits bascule, constitu par deux portes
NAND rtrocoupls et par deux inverseurs, est donn la figure 2.
RA0

RA1

Figure 2
Si RA0 = 0 et RA1 = 1 alors Q = 1

Si RA0 = 1 et RA1 = 0 alors Q = 1

P. Jakjoud

3GIIE

TP 03 : Synthse dun systme combinatoire

La condition RA0 = RA1 = 0 est INTERDITE. Afin d'viter cette condition, on


relie souvent RA0 RA1 par l'intermdiaire d'un inverseur et on ne dispose ainsi que
d'une seule entre " Validation ".
Lorsque la condition RA0=RA1=1 est ralise, l'quation
caractristique, encore appele quation de transition de la bascule, s'crit:

Qn+ = S + R .Qn
Qn est un tat stable quelconque de la bascule et Qn+ le nouvel
tat stable obtenu aprs variation de R et S. La table de vrit s'crit donc :

RS
Q N 00 01 11 10
0 0 0 1 2 0 3 0 1
1

Fonction Q +N

Q N+

QN

B) Bascules RS verrou - Bascule D :


Les entres R et S de la bascule prcdente sont relies une horloge H (figure
3).
RA0
S

H
Q

R
RA1

Figure 3
1) Montrer que pour H = 1, l'quation caractristique de la bascule est la mme
que pour la bascule asynchrone de la figure 2.
2) Montrer que pour H = 0, la bascule est en position de mmorisation et ne voit
pas ainsi les variations des entres R et S. Montrer que le systme bascule sur le front
montant de l'horloge.

10

P. Jakjoud

3GIIE

TP 03 : Synthse dun systme combinatoire

3) Par l'intermdiaire d'un inverseur, on relie l'entre S R (figure 4) que l'on


dnomme alors bascule D.
RA0

Q
H
Q

RA1

Figure 4
Montrer et vrifier exprimentalement que lorsque H = 1, l'quation de
transition de la bascule est : Qn+ = D et que pour H = 0 la bascule se trouve en
position mmoire.
C) Bascule JK - Bascule Matre-Esclave :
La bascule JK matre-esclave est une bascule RS synchrone dont les entres R

et S sont la combinaison, par l'intermdiaire de portes ET, de Q avec K et de


J (figure 5).

Bascule RS

Q avec

H
Matre - Esclave
K

Figure 5
L'quation caractristique de cette bascule s'crit :

Qn+ = J. Q n + K .Qn
Le schma complet de la bascule est donn en figure 6. Il reprsente en fait le
fonctionnement du circuit spcifique 7473. Le basculement se fait sur le front
descendant de l'horloge.

11

P. Jakjoud

3GIIE

TP 03 : Synthse dun systme combinatoire

H
Q
K

Figure 6
1) Vrifier, en utilisant le circuit 7473, la table de vrit de la bascule JK :

Q N+

QN

QN

Vrifier ainsi que pour H = 0, la bascule ne voit pas les variations des entres
(effet de mmorisation).
2) Montrer et vrifier exprimentalement que lorsque J = K = 1, la sortie Q
s'inverse chaque impulsion d'horloge (front descendant) et ainsi le montage se
comporte comme un diviseur par 2. Utiliser un gnrateur d'impulsion et visualiser le
rsultat sur une LED.
II) ETUDE DES COMPTEURS ASYNCHRONES ET SYNCHRONES :
A) Compteurs asynchrones :
1) Rappels thoriques :
La faon la plus simple de faire une chelle de comptage binaire naturel est
d'utiliser des bascules JK et de relier la sortie de la bascule n l'horloge de la bascule
n+1 en faisant J = K = 1. Dans ce cas la sortie de la bascule change d'tat chaque fois
que son entre horloge transite de "1" "0" (basculement sur le front descendant de
l'horloge). Donc, si n bascules sont ainsi connectes, la sortie de la dernire dlivre,
pendant un intervalle de temps donn, 2n fois moins d'impulsions que n'en soit
appliques sur l'entre "horloge" de la premire bascule. L'ensemble constitue un
diviseur par 2n.
En considrant simultanment la sortie de chaque bascule, l'tat de l'ensemble
prsente un nombre binaire de n bits qui change chaque impulsion d'horloge :
l'ensemble constitue donc galement un compteur binaire. Il s'agit d'un compteur
12

P. Jakjoud

3GIIE

TP 03 : Synthse dun systme combinatoire

asynchrone car le basculement de chaque flip-flop (bascule) est command par celui
qui le prcde. Si maintenant nous voulons raliser un compteur qui slectionne le
nombre des tats compter (par exemple de 0 5 ou de 3 9) il faut choisir les entres
Ji et Ki des bascules et les entres "horloge" en se souvenant des rgles suivantes :
une sortie A peut tre utilise comme horloge d'une autre bascule B si
chaque transition de B correspond un front descendant de A.
une bascule JK est aveugle si le niveau de son horloge est zro.
une bascule JK matre-esclave ne bascule au maximum qu'une seule fois si
pour H = 1 il y a variation des entres J et K.
Un compteur binaire destin compter jusqu' un nombre spcifique (N-1),
puis stopper ou destin compter jusqu' N-1, se mettre zro, recommencer sa
squence de comptage et ainsi de suite, est appel compteur modulo N. Il peut tre
d'ailleurs asynchrone ou synchrone. Quand il stoppe aprs la squence de comptage, en
attendant un signal extrieur de remise zro pour repartir, il est dit "non rcurrent"
(self stopping) ; dans le cas contraire, il est dit " recyclage" (recycling).
2) Manipulation :
a) Raliser le compteur asynchrone de la figure 7.
"1"

Ja
Horloge

Qa

H
Ka

Qa

Jb

Qb

Jc

Kb Qb

Kc

Qc

Jd

Qd

H
Qc

Kd Qd

Reset

Figure 7
On connectera l'entre horloge un bouton poussoir et on appliquera la sortie
de chaque bascule une diode LED. Quel est le rle de l'entre "Reset" ?
b) Etablir la table de comptage du systme. Dans quel code le comptage
s'effectue-t-il ?
c) En connectant l'entre d'horloge de la premire bascule un gnrateur de
trs basse frquence ( quelques hertz ) et la sortie de chaque bascule une diode LED,
montrer que le systme de la figure 8 peut compter de 0 9.

13

P. Jakjoud

3GIIE

TP 03 : Synthse dun systme combinatoire

Ja

Qa

Jb

Horloge
1

Ka

Qb

H
Qa

Kb Qb

Jc

Qc

Jd

H
1

Kc

Qd

H
Qc

Kd Qd

Reset

Figure 8
d) En connectant l'entre horloge de la premire bascule un gnrateur de
signaux carrs 5V, 1 Khz, visualiser sur un oscilloscope que la sortie D donne un
signal de frquence f(horloge)/10 (diviseur par 10).
e) En appliquant le signal du gnrateur sur l'entre d'horloge de la deuxime
bascule (en dconnectant la sortie A), montrer que la sortie D donne un signal de
frquence f(horloge)/5. Visualiser le rsultat sur l'oscilloscope.
B) Compteurs synchrones :
1) Rappels thoriques :
Un compteur asynchrone doit, chaque impulsion d'horloge, propager
l'information du bit de plus faible poids au bit de plus fort poids avant de se fixer dans
un tat stable. Il y a une perte de temps, et le non synchronisme de transition pour les
divers bits peut tre gnant. On vite cet inconvnient avec des compteurs synchrones
o tous les changements d'tat se font simultanment. Par exemple, lors du passage de
0111 1000, tous les bits se complmenteront en mme temps si le compteur est
synchrone.
Tous les compteurs synchrones possdent les points communs suivants :
chaque bit est donn par l'tat de sortie d'une bascule JK.
les impulsions d'horloge compter sont appliques simultanment l'entre
H de toutes les bascules JK.
les entres J et K sont relies aux sorties prcdentes par un circuit plus ou
moins complexe, dpendant du code choisi et du cycle de comptage.
2) Manipulation:
a) Construire le compteur binaire synchrone 4 bits de la figure 9.

14

P. Jakjoud

3GIIE

TP 03 : Synthse dun systme combinatoire

Ja

Qa

Jb

H
1

Ka

Qa

Qb

Jc

Kb Qb

Kc

Qc

Jd

Qd

H
Qc

Kd Qd

Reset

Horloge

Figure 9
b) Etablir la table de comptage. Des impulsions sont envoyes aux entres
horloge par un gnrateur de trs basse frquence (quelques hertz) et l'tat de sortie de
chaque bascule est visualis l'aide de diodes LEDS.
c) Dans quel code le comptage s'effectue-t-il ? Expliquer le fonctionnement du
systme.

Ja

Qa

H
Ka

Qa

Jb

Qb

Jc

Kb Qb

Kc

Qc

Qc

Reset

Horloge

Figure 10
d) Visualiser le rsultat du montage de la figure 10 l'aide de diodes LEDS.
Que reprsente ce montage ?
C) Compteur - Dcompteur Synchrone :
Pour certaines applications, il est ncessaire de pouvoir effectuer soit un
comptage, soit un dcomptage. On fait alors appel un compteur-dcompteur qui
possdera deux entres supplmentaires : une commande de comptage ("up enable")
et une commande de dcomptage ("down enable").
a) Construire le compteur-dcompteur de la figure 11.

15

P. Jakjoud

3GIIE

TP 03 : Synthse dun systme combinatoire

b) Quels niveaux logiques doivent tre appliqus sur les commandes "up
enable" et "down enable" pour permettre respectivement le comptage et le
dcomptage?
c) Vrifier le fonctionnement du systme.
Up enable

Ja

Qa

H
Ka

Qa

Jb

Qb

Jc

Kb Qb

Kc

Qc

Qc

Reset

Horloge
Down enable

16

P. Jakjoud