Vous êtes sur la page 1sur 19

Rpublique Tunisienne

Ministre de lenseignement suprieur et de la recherche


scientifique

Institut Suprieur des tudes Technologiques de Ksar-Hellal


Dpartement Gnie Mcanique

SUPPORT DE TRAVAUX PRATIQUES


CIRCUITS LOGIQUES
COMBINATOIRES & SEQUENTIELS

Ralis par :

Melle Mansour Imne

Anne Universitaire : 2013 - 2014

[Melle Mansour Imne]

[Melle Mansour Imne]

3
ISET KSAR HELLAL Dpartement GM

CIRCUITS LOGIQUES COMBINATOIRES &


SEQUENTIELS

INTRODUCTION
Ces travaux pratiques dlectronique sont lintention des tudiants
de deuxime anne gnie mcanique de l'Institut Suprieur des tudes
Technologiques de Ksar-Hellal.
Le fascicule comporte 3 TP :
TP 1 : Etude des oprateurs logiques.
TP 2 : Dcodeurs, Multiplexeur, comparateur et additionneur .
TP3 : La logique squentielle.
Dans

ce

TP

vous

allez

apprendre

utiliser

les

portes

logiques

lectroniques, dans le but de cbler un montage lectronique rel ralisant


un logigramme.
Ce que vous allez apprendre dans ce T.P. :
Comment identifier, utiliser, et brancher un circuit intgr logique.
comment chercher et comprendre le DATASHEET d'un circuits
intgr.
Comment utiliser les maquettes d'essai pour raliser un montage

lectronique.
Comment raliser un logigramme rel en utilisant des portes

logiques lectroniques.
Comment sont reprsents le 0 logique et le 1 logique dans un
montage lectronique.
Ce que vous devez faire avant de commencer le TP :

Avant dassister la sance de TP, chaque tudiant doit


prparer srieusement la partie thorique se rapportant la
manipulation quil va efectuer et ce laide du cours, des TD et

du fascicule de TP, ...


Vrifiez la prsence du matriel suivant :
L'alimentation: un gnrateur permettant de fournir le 5v
continu.
Les maquettes et les circuits intgrs demands.
Des fils de connexion pour Les maquettes.

[Melle Mansour Imne]

4
ISET KSAR HELLAL Dpartement GM

CIRCUITS LOGIQUES COMBINATOIRES &

Lisez attentivement le paragraphe


SEQUENTIELS Dcouverte des circuits intgrs
ci-dessous.

Dcouverte des circuits intgrs:


En lectronique, les portes logiques sont fabriques et renfermes dans
des circuits intgrs. La photo ci-contre montre deux circuits intgrs.

On peut remarquer sur le haut des circuit intgr un petit creux appel
ergo . Lergo permet dorienter correctement le circuit intgr afin de
reprer les difrentes bornes.
Un circuit intgr renferme plusieurs portes logiques, dont les entres et
les sorties sont accessibles sur les difrentes bornes du circuit intgr.
Pour identifier chaque borne sans ambigut, elles sont numrotes de
manire normalise en respectant le principe suivant :

en regardant le circuit intgr avec l'ergo vers le haut, la borne n1

est la borne situe en haut gauche


les autres bornes sont numrotes en tournant dans le sens inverse
des aiguilles d'une montre

Ce principe reste vrai quelque soit le nombre de bornes (de pattes ) du


circuit intgr.
La photo suivante montre le numro de chacune des bornes pour un
circuit intgr 16 bornes (16 pattes ) et pour un circuit intgr 14
bornes (14 pattes ).

[Melle Mansour Imne]

5
ISET KSAR HELLAL Dpartement GM

CIRCUITS LOGIQUES COMBINATOIRES &


SEQUENTIELS

Remarquez le repre (appel l'ergo ) situ en haut de chacun des


botiers, et observez les circuits intgrs dont vous disposez dans le but de
reprer cet ergo.
Un circuit intgr logique renferme des portes logiques. Mais comment
savoir quel type de porte (des OU ? des ET-NON ? des Ou-Exclusif ? etc.) le
circuit renferme ? Pour cela, chaque circuit
intgr possde une rfrence imprime sur le dessus de son botier.
Cette rfrence est compose de 4 7 caractres(chifres et/ou lettres).
Par exemple, sur la photo ci-contre la rfrence du circuit de gauche est
4029, et la rfrence du circuit de droite est 74S113.
Pour connatre la fonction dun circuit intgr dont on connat la
rfrence il faut consulter son DATASHEET.

[Melle Mansour Imne]

6
ISET KSAR HELLAL Dpartement GM

CIRCUITS LOGIQUES COMBINATOIRES &


SEQUENTIELS

TP 1 :
Etude des oprateurs logiques

I. But de la manipulation:
Le but de ce TP est dtudier les proprits des diffrents oprateurs
logiques.

II. Portes logiques lmentaires:


1. Rappel:
1.1.Circuits de logique:
Les circuits que nous nous proposons d'tudier font partie de la
famille des circuits dits "logiques". Ceux-ci sont caractriss par le
fait que leurs tensions d'entre ou de sortie ne peuvent prendre que
deux valeurs appeles niveaux logiques. La convention de logique
positive dfinit comme suit :

niveau bas : absence de tension : niveau 0 ou low


niveau haut : prsence de tension : niveau 1 ou hight

Ces circuits tant des circuits actifs, il est ncessaire de les


alimenter (broche Vcc et GND).

[Melle Mansour Imne]

7
ISET KSAR HELLAL Dpartement GM

CIRCUITS LOGIQUES COMBINATOIRES &

1.2. Table de vrit: SEQUENTIELS


Nous pouvons mettre sous forme de tableau les difrentes combinaisons
possibles pour les entres d'un circuit ainsi que la valeur qui en
rsulte en sortie.
Ce tableau est appel table de vrit du circuit considr.
Par exemple, pour un circuit 3 entres A, B, C et une sortie S :Cette
table de vrit s'interprte comme suit : exemple de la 3ime ligne les
entres A et C sont au niveau haut, B au niveau bas, alors la sortie S
sera au niveau bas.
Cette table est caractristique d'une fonction logique et il peut y avoir
plusieurs solutions techniques pour l'obtenir. Elles sont thoriquement
quivalentes.

2. Logique
fonctions
Les fonctions de base
lalgbre de Boole sont

A
1
0
1
0
1
0
1
0

B
1
1
0
0
1
1
0
0

C
1
1
1
0
1
0
0
0

S
1
0
0
0
0
0
0
0

combinatoire et
fondamentales:
de la logique et de
le ET (AND), le OU

(OR), le NON (NOT ou inverseur), le NON-ET (NAND), le NON-OU (NOR) et


le OU EXCLUSIF (XOR).
2.1. Fonctionnement:
Donner les tables de vrit des circuits ci-dessous.
Faire fonctionner ces circuits et vrifier la table de vrit en
utilisant comme tmoins les diodes lectroluminescentes votre
disposition sur la maquette.
Portes
logiques

Symbol
e

NON / NOT

Equatio
n
logique

s=a

Table de
vrit

Circuits Intgrs TTL

0
1

[Melle Mansour Imne]

7407

8
ISET KSAR HELLAL Dpartement GM

OU / OR

CIRCUITS LOGIQUES COMBINATOIRES &


SEQUENTIELS
a
b
S
=a+b

s=ab

ET / AND

74LS32N

2.3. Portes logiques compltes:

Les

portes

NON-ET

(NAND)

et

NON-OU

(NOR)

sont

qualifies

doprateurs complets, car toute fonction logique peut tre ralise


partir dune combinaison dun seul type de ces portes.
Donner les tables de vrit des circuits ci-dessous.
Faire fonctionner ces circuits et vrifier la table de vrit.
Porte
s
logiqu

Symbol
e

Equatio
n
logiqu

s=

Table
de
vrit
a
b
S

Circuits Intgrs TTL

NON-OU /
NOR

74LS02N

NON-ET /

s=

NAND

74LS00B1

2.5. Portes OU-EXCLUSIF:


Le OU-EXCLUSIF (XOR) est une fonction logique qui compare deux bits

[Melle Mansour Imne]

9
ISET KSAR HELLAL Dpartement GM

CIRCUITS LOGIQUES COMBINATOIRES &

de donnes. Elle vaut 0 si lesSEQUENTIELS


bits sont identiques et 1 si non.

Donner les tables de vrit des circuits ci-dessous.


Faire fonctionner ces circuits et vrifier la table de vrit.
Portes
logiqu
es
OU Exclusif

Symbol
e

Equatio
n
logique

s=

/ XOR

Table
de
vrit
a b
S
a

Circuits Intgrs TTL

74LS86AN

2.6.
Circuit

logique

simple:
Soit les logigrammes suivants:

Raliser les circuits suivants.


Relever exprimentalement la table de vrit du circuit. Utiliser les interrupteu
simulateur pour faire voluer les entres et visualiser ltat de la sortie sur la LE
Exprimer S en fonction de A et B partir du schma.
Quelles fonctions logiques ces circuits ralisent-t-ils ?

[Melle Mansour Imne]

10
ISET KSAR HELLAL Dpartement GM

CIRCUITS LOGIQUES COMBINATOIRES &


SEQUENTIELS

CITERNE A LAIT
A. Prparation de lexprimentation.

1.

Cahier des charges.


Schma du systme :

[Melle Mansour Imne]

11
ISET KSAR HELLAL Dpartement GM

CIRCUITS LOGIQUES COMBINATOIRES &


SEQUENTIELS

Lunit de traitement des informations va nous permettre de :


Allumer un voyant VA dalarme lorsque :
- La citerne est pleine.
- Un dfaut est dtect.
Allumer un tmoin VCV de cuve vide.
Actionner des pompes P1 et P2 ( Correspondant aux arrives de
lait ), dans les cas suivants:
Niveau de lait <
Niveau de E2

P1 et P2 en
marche

Niveau de lait >


Niveau de E2

P1 en marche

Niveau de lait >


Niveau de E1

P1 et P2 larrt

Dfaut de
fonctionnement

P1 et P2 larrt

2. Recherche dune solution :

1.

Donner la liste des entres et des sorties de la fonction traitement


des informations logiques.

[Melle Mansour Imne]

12
ISET KSAR HELLAL Dpartement GM
CIRCUITS LOGIQUES COMBINATOIRES &
2.
A partir du cahier des charges
du systme dresser la table de vrit
SEQUENTIELS

qui nous permettra de raliser un traitement logique de la commande


de la citerne.
A partir de la table de vrit, dterminer les quations logiques des

3.

difrentes sorties (VA, VCV, P1et P2 ).


Simplifier ces quations logiques laide des proprits des

4.

oprations boolennes.
5.

Etablir le logigramme correspondant votre solution.

6.

Dterminer les rfrences des circuits logiques ncessaires pour


raliser ce logigramme. Combien de circuit logiques sont ncessaires
pour raliser lensemble de la fonction Traitement dinformations
logiques de la citerne ?
Dessiner

7.

le

schma

structurel

aux

normes

correspondant

lquation logique de P1.

B. Exprimentation.

8.

Raliser le cblage de votre solution ( Equation de P1 uniquement ).

9.

Avant de connecter lalimentation continue sur la plaque dessai,


rgler celle-ci +5V. Connecter lalimentation la plaque dessai.

10.

Relever exprimentalement ltat de la sortie P1 pour les 8

combinaisons des variables dentres. Complter le tableau ci-dessous :


Tension

Etat logique Tension

appliques

sur

sur
entres
e3 e2

e3 e2

[Melle Mansour Imne]

logique

les mesure sur la sur La sortie P1

les entres
e1

Etat

sortie P1
e1

13
ISET KSAR HELLAL Dpartement GM

CIRCUITS LOGIQUES COMBINATOIRES &


SEQUENTIELS

TP 2 :
Dcodeur, Multiplexeur,
comparateur et additionneur

I. But de la manipulation:
L'objectif de ce TP est

Etudier des fonctions de dcodage, multiplexage, comparaison et

addition partir des exemples dapplications.


Intgrer des afficheurs 7-Segments dans un systme logique.
Etudier le circuit 74LS83 et lutiliser pour la ralisation dun circuit Additionneur.

1. Dcodeurs:
n
Un dcodeur est un circuit qui possde n entres et 2 sorties. Pour chacune des
combinaisons binaire prsente sur les lignes de slection(ou lignes d'adresses)
il force une parmi les lignes de la sortie au niveau haut.

[Melle Mansour Imne]

14

Dcode
ur

n entres

CIRCUITS LOGIQUES COMBINATOIRES &


SEQUENTIELS

ISET KSAR HELLAL Dpartement GM

2 sorties

Considrons le dcodeur suivant 2 vers 4:

Tracer sa table de vrit


Faire le tableau de Karnaugh des fonction Yk.
Calculer la forme << somme de produit>> de ces fonctions et en
dduire le diagramme logique.
Raliser les fonctions Yk l'aide des difrents circuits
disponibles.
Vrifier le bon fonctionnement du montage en utilisant les
interrupteurs et les LEDs de la maquette comme entre et sortie.

2. Multiplexeurs:
Le

multiplexage

consiste

envoyer

sur

une

mme

ligne

de

transmission des informations provenant de sources difrentes.

Multiplexage de donnes
C'est un circuit 2

entres d'information, n entres d'adresse et

une sortie. On obtient en sortie l'information de la ligne de rang i si on

[Melle Mansour Imne]

15
ISET KSAR HELLAL Dpartement GM

CIRCUITS LOGIQUES COMBINATOIRES &

applique l'adresse binaire i surSEQUENTIELS


les entres d'adresse.
Dans

la

pratique, un multiplexeur est utilis dans

informatiques

de

transmission

de

donnes

lorsque

les

systmes

lon

souhaite

transmettre tour de rle plusieurs donnes sur une seule ligne de


communication.
Par

exemple,

dans

un

multiplexeur

81

reprsent

la figure

suivante, on obtient en sortie S l'entre E5 si on afiche l'entre


d'adresse la valeur binaire A=1, B=0, C=1.

Considrons le multiplexeur suivant 2 vers 4:

Tracer sa table de vrit


Faire le tableau de Karnaugh de la fonction logique Y.
Calculer la forme la forme canonique de cette fonction et en
dduire le diagramme logique.
Raliser la fonctions Y l'aide des difrents circuits
disponibles.
Vrifier le bon fonctionnement du montage en utilisant les
interrupteurs et les LEDs de la maquette comme entre et sortie.
Vrifier la table de vrit en utilisant le circuit 74 LS 153.

[Melle Mansour Imne]

16
ISET KSAR HELLAL Dpartement GM

CIRCUITS LOGIQUES COMBINATOIRES &

3. Commande d'une LED d'un


afficheur 7 segments:
SEQUENTIELS

Un afficheur 7 segment est constitu de LEDs. Chaque segment


correspond une LED.
A l'aide de ces 7 segments, il est possible d'afficher les chifres de 0 9
ainsi que les lettres A F segments permet de transformer un code
dentre en BCD en un autre code compatible 7 segments.

Ex : le chifre 0. Lorsquon crit le code 0000 en entre dun dcodeur BCD


/ 7 seg., celui-ci sort sur ces sorties a g le code 1111110 pour allumer
tous les segments de l'afficheur sauf le g.
On veut grer le segment <<A>> de l'afficher de la maquette. Les entres codes en BCD
sont les interrupteurs de la maquette que vous choisirez.
En remplissant la table de vrit suivant dterminer l'expression simplifier de A.
Donner le logigramme de la fonction obtenue.

Variables dentre :
d

[Melle Mansour Imne]

Affichage
segments

Variables de sortie : segments


A

17
ISET KSAR HELLAL Dpartement GM

4.

CIRCUITS LOGIQUES COMBINATOIRES &


SEQUENTIELS

Comparateur:

Soit le comparateur possdant le schma de bloc suivant :

Avec :
A0 A1 les entres reprsentant le premier nombre (N1).
B0 B1 les entres reprsentant le second nombre (N2).
Y la sortie .
Etablir la table de karnaugh d'un comparateur B>A, dans le cas de

nombres de deux bits.


Calculer la forme canonique de cette fonction.
Dduire le schma logique.
Raliser la fonction B>A l'aide des difrents circuits disponibles.
Vrifier le bon fonctionnement d montage en utilisant des

interrupteurs et des LEDs de la maquette comme entres sorties.


Vrifier le tableau de vrit avec les rsultats du circuit 74LS85N.

[Melle Mansour Imne]

18
ISET KSAR HELLAL Dpartement GM

CIRCUITS LOGIQUES COMBINATOIRES &

Raliser un montage qui permet


de comparer deux nombres sur 2 bits et afficher sur
SEQUENTIELS
l'afficheur 7 segments un e s'ils sont gaux sinon il affichera la lettre.

4.

Ralisation dun Additionneur:

Un additionneur A fonctionne selon la table de vrit ci-dessous, tant la somme de A et


B, CN-1 la retenue entrante et CN la retenue sortante de cette somme :

Laddition de deux nombres n bits chacun ncessite n additionneurs. La


retenue applique sur le plus faible poids est nulle et chaque retenue
calcule est applique au chifre de poids immdiatement suprieur.
Ce principe est illustr par le schma ci-dessous :

Donner le tableau de vrit


Faire le table de Karnaugh des fonctions et CN
Calculer leur formes canoniques
Dduire le diagramme logique
Que devient ces fonctions en absence de retenue CN
Prparer un logigramme pour la ralisation d'un additionneur de 2

bits
Raliser les fonctions et CN l'aide des difrents circuits
disponibles
Vrifier le bon

fonctionnement

du

montage

en

utilisant

interrupteurs et les LEDs de la maquette comme entres sorties.


Peut-on utiliser un afficheur 7 segments pour vrifier le montage.

[Melle Mansour Imne]

les

19
ISET KSAR HELLAL Dpartement GM

[Melle Mansour Imne]

CIRCUITS LOGIQUES COMBINATOIRES &


SEQUENTIELS