Académique Documents
Professionnel Documents
Culture Documents
Facultad de Ingeniera
Duracin: 1 mdulo
INTRODUCCIN
Hasta el momento se ha realizado un anlisis de las compuertas lgicas bsicas (AND, OR,
NOT, NOR y manera implcita la XOR a travs del circuito del ejercicio anterior) y
algunos efectos en su respuesta como el retardo de propagacin y el consumo de corriente
dentro las configuraciones en abanico.
Es momento pues, de comenzar a indagar ms all en las posibilidades que se tienen al
aprovechar un uso en conjunto de dichos integrados para realizar tareas ms complejas y
de inters en el clculo dentro de sistemas digitales. El presente ejercicio se enfoca en la
construccin de una red sumadora en la que, dados dos nmeros representados en su forma
binaria, puedan ser sumados indicndose el resultado en una tira de tres leds. Es decir, se
desarrollar un sumador a tres bits, en donde se analizar la manera en que interactan las
compuertas de modo en que se incluyan las etapas bsicas del algoritmo manual de adicin
con el acarreo de cifras.
La principal labor adems de observar que, efectivamente, la configuracin se comporte
para lo que se dise, ser el identificar sus limitaciones y la importancia de tener en mente
el orden de los sumandos y su posicionamiento en la representacin numrica que cifran.
A lo largo del texto se abordar, a manera de repaso, la equivalencia en tablas de verdad de
slo las compuertas lgicas ya estudiadas que se requerirn en el sumador, adems de temas
de inters como el sistema de numeracin binario y el algoritmo de la operacin aditiva; al
mismo tiempo en que, debido a su utilizacin, se anexar una ms conocida por el nombre
de XOR; misma que, como se previamente, se obtuvo de la disposicin de otras ms
elementales, pero no se le trat en forma de integrado individual.
Tambin se hablar de un nuevo tpico, los postulados y teoremas destacados del lgebra
booleana; una herramienta matemtica de relevancia que facilitar la prueba simblica de
sentencias lgicas complejas, sin la necesidad de recurrir a la clsica tcnica exhaustiva de
las tablas de verdad. Evidentemente, como era de esperarse, esta metodologa involucrar
notaciones nunca antes vistas por el principiante del estudio de los sistemas digitales, pero
que es lo suficientemente intuitiva para familiarizarse con ella rpidamente.
Se finalizar el documento con la muestra de los resultados, algunas observaciones
destacables y conclusiones derivadas de la puesta en marcha del arreglo sumador; que es el
objeto central nuestra atencin.
OBJETIVOS
Implementar un arreglo sumador a tres bits cuya salida sea mostrada con
indicadores led.
Observar las salidas y relacionarlas con los niveles de entrada como funcin su
posicionamiento dentro de la cantidad que codifican.
Denotar la tarea que llevan a cavo cada uno de los elementos incluidos dentro de la
configuracin, adems de efectuar una analoga con la tcnica de adicin en forma
abstracta; es decir a como se realizara en papel.
MARCO TERICO
El sistema binario
La numeracin binaria es un tipo de sistema posicional ms utilizado en la computacin,
debido a la simplicidad de su representacin a nivel elctrico mediante voltajes.
Su domino de caracteres consta de slo dos cifras (0 y 1) y la construccin de cantidades
enteras positivas, negativas o racionales fraccionarias, dependen de la ubicacin de cada
una ellas tenindose como referencia al dgito o bit menos significativo (LSB).
La base del sistema binario es el nmero 2; de modo en que cada nmero representado en
este sistema corresponde a una combinacin lineal de la cifra (1 o 0) multiplicada por una
potencia de dos cuyo exponente entero es la posicin de dicho bit. Para comprender mejor
este concepto prosigamos a la obtencin de la equivalencia de una cantidad binaria a una
forma decimal utilizando el siguiente ejemplo:
Figura 2. Conversin del nmero decimal 25 a su forma binaria por el mtodo de divisiones sucesivas.
Explicando a ms detalle:
En la primera columna: 1+0=1.
En la segunda columna: 1+1=0 y se acarrea un 1 a la siguiente columna.
Tercera columna: 0+1=1 pero al haber un acarreo de la suma anterior 0+1+1 (1: del
acarreo)=0 y se lleva otra cifra de acarreo pero ahora para la siguiente columna (la 4).
Cuarta columna (no representable a 3 bits): 0+1 =1.
Atendiendo al paso 3 del procedimiento dado, la cuarta columna no debera tomarse en
consideracin si se tratase de una suma a 3 bits; por lo que el resultado correcto deber ser:
001.
La compuerta AND
Dependiendo el tipo de compuerta se tiene un comportamiento lgico bien definido y
distinto; en consecuencia, existe una tabla de verdad que las caracteriza perfectamente.
La compuerta AND o y, realiza la funcin booleana de producto lgico () o
conjuncin; por lo cual, se tiene una salida lgica alta slo s ambas entradas tambin lo
son.
Tanto los smbolos como la tabla de verdad propios de una compuerta and se dan de la
siguiente manera:
Figura 4. Representacin mecnica, smbolo ANSI y tabla de verdad caractersticos de una compuerta
AND.
La compuerta OR
La compuerta OR u o, realiza la funcin booleana de disyuncin no exclusiva o suma
sin acarreo (+); o sea, se tendr una salida lgica baja slo s ambas entradas tambin lo
son. Esto para versin de dos entradas.
Al hablarse de una compuerta OR de ms operandos, su definicin puede ser fcilmente
extendida a partir de la dada en el prrafo superior.
Tanto los smbolos como la tabla de verdad propios de una compuerta OR se dan de la
siguiente forma:
Figura 5. Representacin mecnica, smbolo ANSI y tabla de verdad caractersticos de una compuerta
OR.
La compuerta XOR
La compuerta XOR realiza la funcin de disyuncin exclusiva aplicable a al menos dos
seales de entrada; en donde, segn sus condiciones de verdad, la salida emitir un estado
alto s y slo s un nmero impar de altos es dado. Esto obliga a que, en contraposicin de
la compuerta OR convencional, a que su salida sea falsa cuando en ambas terminales se
introducen unos.
La definicin se extiende fcilmente a versiones del integrado en donde set tienen ms de
dos operandos. Adems, vale la pena remarcar que, este circuito realiza la accin de suma
con acarreo.
Su smbolo y tabla de verdad son los de la figura 6 de en seguida:
Recordemos, del ejercicio de laboratorio pasado, que la compuerta XOR, se puede construir
a partir de una configuracin en donde se incluyen elementos como la NOT, la OR y AND.
O sea:
Algunas operaciones muy tiles con las compuertas elementales AND, OR y NOT son:
Leyes
Precedencia
Teoremas de Morgan
Distributiva
Asociativa
Conmutativa
MATERIALES Y EQUIPO
4 Leds.
4 resistores de 330.
Caimanes.
METODOLOGA
Se procedi a ensamblar el circuito sumador proporcionado por el profesor compuesto por
un conjunto de tres etapas en cascada iguales al de la figura 9, mientras este presentaba
algunas notas importantes, como lo fue la tabla de verdad correspondiente y la deduccin
del arreglo en notacin booleana. Cualquier duda o inquietud acerca de su funcionamiento
pudo ser consultada con l en cualquier momento. Al mismo tiempo, mi compaero de
trabajo, reproduca lo que se estaba haciendo pero a travs de la simulacin.
La tabla de verdad y deducciones dadas por el profesor, atendiendo a las cotas de la figura
9, fueron:
Ax Bx CIx Sx CO
x
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1
Donde CI es la cifra de acarreo que ingresa a la suma parcial S (suma por locacin del bit x)
y CO es la cifra de acarreo que afectar al conjunto de bits de ponderacin inmediata
siguiente es decir la Sx+1 suma parcial).
Ahora bien, una vez terminadas las conexiones y realizadas algunas pruebas en simulacin,
se sigui con la etapa de experimentacin fsica; en donde, a partir de seales lgicas
incluidas en las entradas Ax y Bx (ver la figura 9), de acuerdo a la suma que se quisiera
efectuar, se obtendra el resultado a partir de un despliegue del dato en leds (respetando la
posicin de cada bit).
Evidentemente, se procur hacer ms de algn tipo de entrada que lograra evidenciar el
efecto de acarreo adems del cumplimento de axiomas del lgebra booleana como el de
conmutatividad. Para la mayora de los casos se ejecut el clculo manualmente y tambin
se tomaron varias fotografas.
RESULTADOS
El arreglo final usado para el experimento fue el mismo que el representado por la figura
11.
Suma 2: Se aadi la cantidad 010 en las entradas Ax a la cantidad 011 en las entradas Bx.
Por tratarse de la primera prueba con bits distintos de cero slo se observ la correcta
operacin del arreglo.
Suma 3: Se aadi la cantidad 011 en las entradas Ax a la cantidad 010 en las entradas Bx.
Se efectu as para comprobar que el resultado fuese idntico al de la suma 2, salvo que
ahora cambiando los operandos; es decir se comprobara la ley conmutativa del lgebra.
Suma 4: La cuenta fue A=100 ms B=100. El resultado evidentemente producira un
acarreo de salida en el MSB y, por ende no se podra representar a 3 bits. No obstante, la
adicin del led en CO3 por conducto de U15 (ver figura 11) permitira ver que dicho
desbordamiento se llevara a cabo.
Suma 5: El clculo fue A=111 ms B=111. La suma ms grande y por ende con
representacin mayor a cuatro bits, se efectu como ltima prueba meramente didctica.
Algunas imgenes que evidencian los resultados para las sumas 2,3 y 4 se muestran a
continuacin:
Figura 12. Resultado en implementacin fsica a la suma 2 (A=010 ms B=011; que es 101).
Figura 13. Resultado a la suma 3 (A=011 ms B=010; que es nuevamente 101). Con ello, se demuestra
la ley conmutativa.
Figura 14. Resultado en implementacin fsica a la suma 2 (A=010 ms B=011; que es 101).
Es importante remarcar que, aunque aparente no se debiera mostrar la cifra del resultado
completa (por tratarse de un calculador de 3 bits), la verdad es que es hasta cierto punto es
posible alcanzar a ver el efecto de total gracias a la inclusin del 4 led en la compuerta OR
encargada del acarreo.
CONCLUSIONES U OBSERVACIONES
La integracin de diferentes compuertas lgicas en un mismo arreglo extiende la
posibilidad de construir sistemas de control con funcionalidades cada vez ms complejas,
dando cierto nivel libertad al diseador para conseguirlo de diferentes maneras.
En esta ocasin, la prctica se centr en la construccin de una red sumadora de tres bits de
resolucin, y con no ms de dos operandos en la entrada.
De acuerdo a los apartados de desarrollo y resultados, se observ la deduccin de las tablas
de verdad y las caractersticas de las seales cifradas en nmeros binarios, necesarias para
obtener una respuesta efectiva de la operacin. Quiz haya quedado un poco de duda en un
primer inicio del cmo es que se lleg a inferir la disposicin de los elementos de tal forma
en que se tuviera dicho dispositivo calculador. Es momento pues, ahora que ya se dio la
oportunidad de analizar a detalle, de explicar su funcionamiento as como los fundamentaos
de su construccin.
Primeramente, el corazn del sistema reside en el algoritmo matemtico elemental que se
describi en la seccin de marco terico; en l se explic la tcnica de las sumas parciales y
el efecto del acarreo de unidades ante el desbordamiento dado por una expresin binaria
igual a 1+1. Atendiendo a dicho concepto, se tendr que, para considerar los efectos de la
cifra de acarreo, es necesaria la inclusin de todas las distintas combinaciones que pueden
suscitarse a partir de las entradas de datos en la unidad mnima de suma que se defini por
Sx. Observando la tabla de la figura 10 tenemos en sus columnas las variantes de seal en las que se
describen tanto el resultado parcial de la subsuma los trminos Ax, Bx y CIx como el efecto del bit de
salida del desbordamiento (denotado por COx).
De entre todas las respuestas para Sx se eligen aquellas en las que su valor final fue un alto,
y se desarrollan los mini trminos o suma de productos con la herramienta del lgebra
booleana. Simplificando a su mnima expresin, se ve que el seguimiento de las entradas
S x Ax B x C x
Ax, Bx y CIx debern operarse con compuertas XOR (
acaba de decir:
). Veamos lo que se
Sean A, B y CI cualesquier estado (alto o bajo) que pueden entrar a la unidad mnima del
sumador y S la solucin de la expresin que cifran, de la tabla de la figura 10. Se ve que los
nicos mini trminos derivados de dnde S es 1 son:
De all que, al dar un barrido horizontal desde el ingreso hasta la salida al flujo de
informacin, las etapas que incluyen a dichas tres variables es a travs de tales compuertas
[ A( XOR ) B ]( XOR )CI
.
En el caso del efecto de la cifra de acarreo (COx), se hace un procedimiento anlogo; o sea,
se escriben los mini trminos donde su valor es 1 y se busca la mnima expresin
equivalente con operaciones y teoremas vlidos booleanos. Despus de haber hecho eso se
visualiza que, el conjunto final describir el flujo de seal en cascada que se desarrolla en
las compuertas AND, XOR y OR verticalmente. Veamos la deduccin:
Sean A, B y CI cualesquier estado (alto o bajo) que pueden entrar a la unidad mnima del
sumador y S la solucin de la expresin que cifran, de la tabla de la figura 10. Se ve que los
nicos mini trminos derivados de dnde CO es 1 son:
ABCI, ABCI, ABCI y ABCI, que al desarrollarlos nos da:
CO A' BCI AB' CI BCI ' ABCI
CI ( A' B AB' ) AB(CI 'CI )
CI ( A B) AB
Que es precisamente lo que ocurre con las compuertas dado el paso de la informacin que
CI ( AND)[ A( XOR ) B ] OR A( AND) B
involucra la seal de CO desde la entrada
.
Tal y como se observa de las explicaciones anteriores, el lgebra booleana, como
herramienta de apoyo al estudio de los sistemas digitales, no slo brinda una forma
compacta de lidiar con las sentencias lgicas sino que tambin favorece a la construccin
de circuitos electrnicos ms simples, obtenidos de la reduccin de las preposiciones a su
mnima forma equivalente. En efecto, el nmero de componentes necesarios para la
implementacin ser a su vez menor, de igual modo habr una disminucin de los costos y,
por ende, se tendr una menor potencia consumida.
Por todo lo anterior se puede decir que los objetivos planteados al inicio del presente
ejercicio se cumplieron satisfactoriamente.
Tocci, Ronald J. (2001). Digital Systems Principles And Applications (10th ed.). USA:
Prentice Hall.
Logic
guide.
(s.f.).
el
29
de
http://www.ti.com/lit/sg/sdyu001aa/sdyu001aa.pdf.
agosto
de
agosto
2015,
de
2015,
de
de
de