Chvez Daz Rodrigo, Vzquez Guillermo

Grupo:
FACULTAD DE INGENIERA

Lab.
Dispositivos de
Almacenamient
o E/S
Reporte Prctica 1 Introduccin
a las memorias

OBJETIVO DE LA PRCTICA

Comprender el concepto de acceso aleatorio y demostrar cmo los

decodificadores proporcionan a la memoria semiconductora esa capacidad de
acceso aleatorio.
Analizar las diferentes configuraciones de salida que puede presentar una
memoria.
Entender el funcionamiento de un circuito de bus comn.

INTRODUCCIN
Las memorias de slo lectura ROMs y las de lectura escritura RAMs son memorias de
acceso aleatorio (RANDOM ACCESS MEMORY). Esto significa que el tiempo de acceso
es constante para cualquier localidad que se quiera acceder, ya que la seleccin se
realiza por medio de un bloque direccionador que est integrado por uno o dos
decodificadores. Un decodificador es un circuito combinacional que tiene n entradas y 2n
salidas. Una y slo una de sus mltiples salidas se activa bajo el control de la direccin de
entrada y de la seal de habilitacin, logrando as seleccionar a una localidad de la
memoria. La salida puede ser activa baja o activa alta dependiendo del nivel de voltaje de
la lnea de salida (1 0).
Los decodificadores y su aplicacin son importantes como componentes de sistemas de
memoria, pues como se mencion le proporcionan a la memoria su capacidad de acceso
aleatorio. En los circuitos integrados de memoria la decodificacin se lleva a cabo
comnmente por transistores de emisor mltiple. stos actan como una compuerta de
n entradas, aunque es necesario una etapa de potencia para activar a todo un rengln
de memoria.
Los flip-flops y las compuertas con los que se arman las memorias de tipo estticas se
fabrican con tecnologa TTL de las familias SSI y MSI, como sabemos las compuertas TTL
en todas las versiones vienen en tres tipos diferentes de configuraciones de salida.

Salida colector abierto (Open Collector).

Salida de poste totmico (Totem Pole).
Salida de tres estados. (Three States).

Esto influye directamente en el tipo de salida que presentarn los dispositivos de

almacenamiento (memorias), por ello se analizar brevemente su funcionamiento. El
diagrama bsico para cada tipo de salida es el que se muestra en la figura 1.

El inciso a de la figura 1, nos muestra el circuito bsico de la compuerta NAND con

salida de colector abierto. En el que si cualquier entrada es baja, Q3 se pone en corte por
lo que se debe agregar una resistencia externa conectada a Vcc para que la salida hale
hacia el nivel alto de voltaje, o la salida actuar como circuito abierto. Si todas las
entradas son altas, ambos Q2 y Q3 conducen y se saturan, por lo que la salida ser
menor que 0.2V. Esto confirma las condiciones de operacin NAND.
Cabe sealar que la necesidad de conformar lgica alambrada y de construir sistemas de
base comn, provoc que los fabricantes no incluyeran la resistencia RL internamente.
Por lo que esta configuracin es utilizada con fines muy especiales, en nuestro caso,
formar un bus de datos comn a todas las celdas (flip-flops) de la memoria.
El inciso b de la figura 1, muestra la configuracin de salida poste totmico llamada as
porque el transistor Q4 est encima de Q3. La compuerta TTL poste totmico es igual a
la compuerta de colector abierto, excepto por el transistor de salida Q4 y el diodo D1. Al
comparar este tipo de salida con la de colector abierto vemos que su tiempo de
desactivacin es ms rpido, esto es debido a que se remplaza el arranque pasivo de la
RL, por un arranque activo con el transistor Q4.
La conexin de lgica alambrada no se permite con circuitos de salida de poste totmico.
Cuando dos circuitos de este tipo se conectan juntos, con la salida de una compuerta alta
y la salida de la segunda baja, la cantidad excesiva de corriente exigida puede producir
suficiente calor para daar los transistores del circuito.
Hay sin embargo, una clase especial de compuerta tipo poste totmico que permite la
conexin alambrada de las salidas con el propsito de formar un sistema de bus comn.
Cuando una compuerta TTL de salida tipo poste totmico tiene esta propiedad, se le llama
compuerta de tres estados (o triestado). El inciso c de la figura 1, muestra el diagrama
del circuito inversor de tres estados. Observemos que los transistores Q6, Q7 y Q8,
asociados con la entrada de control forman un circuito similar a la compuerta de colector
abierto. Por su parte los transistores Q1-Q5, asociados con la entrada de datos forman un
circuito TTL de poste totmico y los dos circuitos se conectan juntos por medio del diodo
D1.

Esta compuerta de tres estados tiene tres estados de salida: (1) un estado de bajo nivel
cuando el transistor inferior del poste totmico est conduciendo y el superior est en
corte; (2) un estado de nivel alto cuando el transistor superior del poste totmico est
conduciendo y el inferior est en corte y (3) un tercer estado en que ambos transistores
del poste totmico estn inactivos o en corte. Por lo tanto si la entrada C es baja, la
compuerta se habilita y se comporta como un inversor del valor de entrada A. Cuando la
entrada C es alta, la salida Y presentar el tercer estado, es decir, un circuito abierto o un
estado de alta impedancia, el cual permite una conexin almbrica directa de muchas
salidas a una lnea comn.
DESARROLLO
i) Alambrar el decodificador que diseo en el previo y verificar la decodificacin llenando la
siguiente tabla de verdad.
A2
0
0
0
0
1
1
1
1

A1
0
0
1
1
0
0
1
1

A0
0
1
0
1
0
1
0
1

S7
0
0
0
0
0
0
0
1

S6
0
0
0
0
0
0
1
0

S5
0
0
0
0
0
1
0
0

S4
0
0
0
0
1
0
0
0

S3
0
0
0
1
0
0
0
0

S2
0
0
1
0
0
0
0
0

S1
0
1
0
0
0
0
0
0

S0
1
0
0
0
0
0
0
0

Tabla con lgica negada

ii) Alambrar dos decodificadores 2x4 (utilice el CI 74139) para obtener un decodificador
3x8. A la salida conecte leds y resistencias para verificar visualmente el comportamiento.
- Qu lgica (negativa o positiva) utiliza este decodificador? Explique.

iii) Armar los dos casos de bus comn que se muestran en la figura 2, utilizando un CI
7401 que presenta salidas de colector abierto. Analice el comportamiento, llene las tablas
y explique al instructor lo que est sucediendo.

1er caso
A
1
1
0
0
0

B
1
0
X
X
X

C
0
0
1
1
0

D
X
X
1
0
X

E
0
0
0
0
1

F
X
X
X
X
1

Y
0
0
0
0
0

B
1
0
X
X
X

C
0
0
1
1
0

D
X
X
1
0
X

E
0
0
0
0
1

F
X
X
X
X
1

2do caso
A
1
1
0
0
0

-Segn la lgica booleana que funcin representa este circuito alambrado (el 2do. caso).
-Cul ser la ecuacin que relaciona a la salida Y con las entradas (A,B,C,D,E,F)?.

Conclusiones:
Rodrigo Chvez Daz
Puedo decir que esta prctica me ayud a reforzar el alambrado en la protoboard,
tambin pude aprender ms a detalle el funcionamiento de los decos, debo decir que me
cost trabajo hacer esta primer prctica ya que tena como un ao que no tocaba una
protoboard, tambin repase lo visto en teora.