CARACTERIZACIN DE TRANSISTORES NMOS Y PMOS

Bossio, Cristian. Narvez, Meredith. Vera, Katerine.

Resumen. En este informe se realizaron estudios

de los MOSFETs, para obtener sus parmetros
caractersticos, se realizaron diferentes pruebas
y se documentaron en tablas para un mejor
anlisis y comparar con lo obtenido simulado,
para luego sacar con conclusiones de la
importancia de realizar ambas pruebas.

I.

Tabla Comparativa 2
Medido

Hoja de
datos
(Tpico)

Error
con
respecto a la
simulacin

2.1

2.1

0%

Error con
respecto
a la hoja
de datos
4.7%

INTRODUCCIN

1. Obtencin del Voltaje de Umbral NMOS

En esta parte se la prctica se mont un circuito
bsico como el de la figura 1.

Como se puede observar en la Tabla comparativa

2, en este caso el valor medido concuerda
perfectamente con el valor tpico de la hoja de
datos y difiere 4.7% con el valor simulado, debido
posiblemente a que en la parte simulado estos
elementos trabajan idealemente, cosa que no
sucede en la prctica.

Obtencin del Voltaje de Umbral PMOS

Para el caso del PMOS se mont el circuito de la
Figura 6.

Figura 1

Tabla comparativa 1
Simulado

Vt (V)

2.2

Hoja
de
datos
(Tpico)
2.1

Error
Figura 6

4.7%

Tal y como se observa en la Tabla comparativa 1

el valor de Vt en el modelo simulado es muy
parecido con el de la hoja de datos con un
porcentaje de error pequeo, puesto que el valor
de la hoja de datos no es exacto y se tom el valor
tpico que ofrece como dato comparativo.
Luego de tener un valor claro de Vt , se procedi a
montar en una protoboard, y se realiz el mismo

Para obtener los valores caractersticos del PMOS

se realiz el mismo procedimiento que en el
NMOS, realizando la simulacin en LTSpice y
luego realizando el montaje en protoboard.
La Figura 8(Anexos) muestra la grfica de Vgs vs
I d.
De la grfica de la Figura 8(Anexox), se puede
observar de igual manera, la regin en el cul el

transistor se encuentra en saturacin y en corte,

teniendo en cuenta que maneja polaridad inversa,
en este caso la parte superior el transistor se
encuentra en corte, cuando baja se encuentra en
saturacin, con corrientes negativas.
Luego se busc el punto de voltaje para que las
corrientes dejen de ser 0, en este punto Vgs es igual
a Vt y es el punto en que el transistor empieza a
crear un canal tipo p. Al hacerle zoom a esa parte
se obtuvo lo mostrado en la Figura 9(Anexos).
De lo cual se encontr
aproximadamente 5.8V.

que

Vt

,es

Tabla comparativa 3
Simulad
o (V)
Vt (V)

5.8

Vt
(V
)

6.1

o)

simulaci
n

hoja
de
datos

5.8

5.17

306.674.28

Observando la Tabla comparativa 4 se observa que

hay grandes errores con respecto a la hoja de datos
del fabricante posiblemente por errores del
fabricante porque con respecto al valor simulado
el valor medido es muy parecido con un pequeo
error de 5.17%.

2. Obtencin de n y p
Hoja de
datos
(V)
1.5-3.5

Error(%)
NMOS
286.6665.71

En la Tabla comparativa 3, se puede observar que

el valor de Vt , presenta grandes errores entre el
valor simulado y el valor de la hoja de datos, esto
podra ser debido a las grandes diferencias
existentes entre los valores en el modelo de este
transistor en el simulador LTSpice y los valores
expuesto por el fabricante en la hoja de datos

Para el clculo de n se busc una frmula que

diera el valor de beta dependiente de los valores
de voltajes y corrientes del circuito, se hizo uso de
la frmula de la corriente de drenaje del transistor
en saturacin y se despej . Vgs.

Id=

KN

W
(VgsVt )
L

KN

W
L

Luego de obtener los valores de la simulacin se

procedi realizar las mediciones va prctica y se
obtuvieron los valores expuestos en la Tabla
2(Anexos).

La grfica correspondiente a los valores de la

Tabla 2(Anexos), se encuentra en la Figura
10(Anexos).

Id= (VgsVt )

Como en la parte simulada, se hizo zoom a la

parte en la cual fluye corriente y se obtuvo lo
mostrado en la Figura 11(Anexos).
De la grfica podemos obervar que el Vt , es de
aprximadamente 6.1.

Tabla Comparativa 4
Medi
do

Hoja
de
datos
(Tpic

(1)

(2)

Reemplazando (2) en (1)

2

(3)

Y despejando de (3) podemos obtener la

ecuacin necesaria de beta dependiente de Vgs e Id
del circuito.

Id
(4)
= (VgsVt )2
El valor de Vt es el hallado anteriormente

Error
con
respecto
a
la

Error
con
respec
to a la

Luego de tener la ecuacin (4), en el simulador se

procede a insertar esta ecuacin sobre la grfica
de Vgs vs Id. El resultado de esta ecuacin da la
grfica n vs Vgs, grfica mostrada en la Figura
12(Anexos,Azul).

De la grfica se puede observar los cambios del

transistor, en la primera parte se encuentra en
corte, luego entra a la regin triodica, y luego de
esto entra en saturacin y beta tiende a tomar un
valor constante, que al hacer zoom sobre la grfica
da un valor aproximado de n =1.3625 A/V
No fue posible comparar este valor simulado con
el datasheet del fabricante, debido a que no se
encontr un valor indicado para este parmetro.
Luego, con los datos obtenidos en la parte 1, se
hizo uso de estos e implement la ecuacin para
hallar un valor para n, con la ayuda del software
Matlab, se pudo obtener el valor de n=1.4255
A/V.
Se puede notar la poca diferencia entre los valores
de n para el caso de la simulacin y va medicin
con un pequeo error de 4.62% debido a la
influencia de la precisin de los instrumentos de
medicin.

Obtencin de la resistencia de Early NMOS va

simulacin
Para el clculo de la resistencia de Early en el
NMOS, se tuvo que realizar una modificacin al
circuito de la Figura 1. Quitndole la resistencia
de drenaje y de esta manera obtener la grfica de
Id vs Vds mostrada en la Figura 14(Anexos).
Para el clculo de la resistencia de Early se grafic
solo una curva del transistor y se toma de ella su
pendiente en el punto en el cul la corriente es
constante, para poder hacer uso de la siguiente
relacin.

m=

Se puede observar que la pendiente de la grfica

de la Figura 15(Anexos) es igual a 0.00056585 y
con esto se procede a calcular ro
ro=

PMOS
Usando la ecuacin (4) y luego de montarla en
LTSpice se pudo obtener la grfica de p vs V gs .
Como se muestra en la Figura 13(Anexos,Azul).
En la Figura 13(Anexos) se observa el
comportamiento del transistor, cuando se
encuentra en corte y luego se mantiene constante
en la regin de saturacin, haciendo zoom en la
parte en el cual es constante la grfica se pudo
obtener el valor de p=4.461589
Luego, con los datos obtenidos en la parte 1, se
hizo uso de estos e implement la ecuacin para
hallar un valor para p, con la ayuda del software
Matlab, se pudo obtener el valor de p=1.303 A/V.
Los valores de p, difieren de gran manera en el
caso del PMOS, con margen de error muy grande,
es posible que el transistor usado presentara
problemas en su estructura o debido a los errores
presentes en los instrumentos usados, y la
sensibilidad de estos transistores a la esttica y
otros factores externos.

3.

Obtencin de la resistencia de
Early

1
r0

1
=1767.21
0.000565865

Y con este valor se calcula el voltaje de Early con

la relacin siguiente
VA =Idro
VA=280.643mA*1767.21

VA=495.955V

Obtencin de la resistencia de Early NMOS

va medicin
Para la parte prctica se mont el mismo circuito
usado en la parte de simulacin y se tomaron los
valores de Vds e Id. Los datos tomados se
encuentran en la Tabla 3.

Tabla 3
Vds(V)

Id(mA)

0
0.181
0.370
0.5499
0.7586
0.9252
1.134

0
110.9
211.6
294.6
367.1
419.3
461

1.367
1.599
1.702
2.012
2.233
2.496
2.667
2.985
3.258
3.437
3.614
3.938
4.189
4.424
4.855
5.065

503.9
539
541.4
548.6
555.2
553
551
560
562
563
555
551.4
540.5
540.2
540.3
540.5

La grfica caracterstica resultante de los datos de

la Tabla 3. Se muestra en la Figura 16(Anexos).
De la cul se escogen 2 puntos en la reginn de
saturacin para poder encontrar la pendiente y de
esta manera la ro.

563 mA 562 mA
=5.5865 ms
3.437 V 3.258 V
1
ro= 5.5865 ms

=179

Y con lo cual se hallar VA

VA =561mA*179
VA =100.419V
Obtencin de la resistencia de Early PMOS
va simulacin
Como en el caso del NMOS se le quit la
resistencia de drenaje al circuito e invirtiendo la
polaridad de las fuentes.
La grfica caracteristica de Vds vs Id, se muestra
en la Figura 17(Anexos).
Para calcular ro igualmente se hizo uso de la
relacin m=

1
r 0 . Se grafic solo una curva y

se tom la pendiente de esta.

De la Figura 18(Anexos) se puede observar que la

pendiente es de aprximadamente 0.001589043 y
con este valor ro es igual a 628.76.
Con el valor de ro se procede a calcular VA y da
como resultado

VA=- -243.33mA*628.76
VA= -152.996V.
Obtencin de la resistencia de Early PMOS va
medicin.
Se tomaron las mediciones de Vds e Id.
Los datos se encuentran contenido en la Tabla 4.

Tabla 4
Vds(V)

Id(mA)

0
0.170
0.3284
0.5248
0.723
0.8645
1.254
1.398
1.779
2.057
2.263
2.467
2.692
3.163
3.453
3.937
4.255
4.636
5.005

0
-26.3
-46.6
-70.1
-101
-112.7
-145
-162.6
-191.6
-207.8
-224
-234.6
-240.1
-242.3
-243.09
-243.54
-244.03
-244.5
-244.6

Se procede luego a graficar los datos de la Tabla 4,

como lo indica la Figura 19(Anexos).
Para calcular su pendiente se toman dos puntos de
la grfica en la regin de saturacin, para luego
hallar ro.

244.03 mA 243.54 mA
=1.5408 ms
4.255 V 3.937 V

1
ro= 51.5408 ms

Se puede observar que existen diferencias entre

las resistencias y voltajes de Early, entre ambos
transistores. puesto que son diferentes modelos y
su frabricacin es distinta, adems la forma de
polarizacin de ambos transistores es distintas y el
punto en el cual pasan la regin de corte, tambin
es distinto.

=648.98

Y con lo cual se hallar VA

VA = -243.8mA*648.98
VA = -158.22V.

II.

Tabla comparativa 5
NMOS simulado
NMOS
experimental
PMOS simulado
PMOS
experimental

ro()
1767.21
179

VA (V)
495.955
100.419

628.76
648.98

-152.996
-158.22

En la Tabla comparativa 5 se puede observar las

discrepancias entre los valores simulados y
medidos, especialmente en el NMOS, con valores
muy distanciados entre s. Las grficas para
ambos valores presentan igual comportamiento, y
misma forma, cabe resaltar que en el caso del
NMOS, el mximo valor que toma la corriente de
drenaje es mayor en la parte prctica a la
simulada. En el caso de ro y VA, en el NMOS es
mucho ms siginificativa la diferencias entre los
valores simulados y medidos, como se mencion
an teriorente los modelos de transistores que
maneja LTSpice son idealizados y sin
desperfectos, en cambio el modelo real, presenta
diferencias, y se ven afectados por el entorno y
factores como la temperatura, que afectan las
mediciones.

CONCLUSIONES

Se pudo observar que es posible obterner los

parametros de los transistores de efecto de campo
Mosfets como su voltaje de Threshold, beta del
transistor, resistencia y voltaje de Early mediante
mediciones experimentales, aunque es posible que
los valores optenidos, no sean los correctos debido
a la alta sensibilidad de estos transistores al
medio, a factores claves como la temperatura del
lugar, el lugar donde se encuentren guardados y si
comparten el espacio con otros elementos que
pudieran estropearlo mediante la esttica. Es
recomendable usar la hoja de datos y realizar
simulaciones para tener mayor indcio de lo que se
va a medir y notar a tiempo si los datos obtenidos
son coherentes o no, y comprobar si el estado del
transistor es correcto. es recomendable y muy til
realizar grficas, para que de esta manera se
puedan observar claramente el comportamiento
del transistor, herramienta til como en el caso
para hallar el voltaje de Threshold que se puede
observar grficamente el punto en que la corriente
de drenaje deja de ser cero, o el clculo de la
resistencia de Early, mediante el inverso de la
pendiente de la grfica en la regin de saturacin.

ANEXOS

Tabla1.
Vgs(V)

Id(mA)

0.25
0.45
0.65
0.98
1.26
1.34

0
0
0
0
0
0

1.48
1.71
1.88
2.10
2.22
2.34
2.41
2.55
2.67

0.01
0.01
0.02
0.17
0.26
0.76
2.17
9.54
15.8

2.78
2.93
2.97
3.20
3.40
3.57
3.84
4.15
4.55
5.22
5.72
6.23
7.15
8.04
9.12

27.34
36.58
38.87
39.95
40.37
40.53
40.68
40.70
40.85
40.87
40.90
40.94
40.97
40.97
40.99

Vgs(V)

Id(mA)
-39.0909
-39.0909
-39.0909
-39.0136
-38.7909

Tabla 2
0.2
0.3
0.7
1.1
1.7

2.1
2.6
3
3.6
4.1
4.4
4.9
5.1
5.2
5.3
5.4
5.5
5.6
5.7
5.8
5.9
6.0
6.1
6.2
6.3
6.4
6.5
7.0
8.0
9.0

-39.0455
-39.3182
-39.3455
-39.3045
-39.0909
-38.9409
-37.5227
-29.5455
-20.9091
-18.0000
-12.7318
-11.3273
-6.7318
-5.0545
-1.9773
-1.5936
-0.5909
-0.2695
-0.0445
-0.0123
-0.0073
-0.0014
0
0
0

Figura 2

Figura 3

45

40

35

30

Id [mA]

25

20

15

10

Vgs [V]

Figura 4.

Figura 5

Figura 8

Figura 9

-5

-10

Id [mA]

-15

-20

-25

-30

-35

-40

Vgs [V]

Figura 10.

Figura 12

Figura 11.

Figura 13

Figura 14

Figura 15

600

500

Id [m A ]

400

300

200

100

0.5

1.5

2.5
Vds[V]

Figura 16

Figura 17

Figura 18.

3.5

4.5

-50

Id [mA]

-100

-150

-200

-250

0.5

1.5

2.5
Vds [V]

Figura 19

3.5

4.5