1

Prctica # 1: Polarizacin de transistores JFet y

MosFet
Byron Marcelo Cabrera Rodriguez, bcabrerar1@est.ups.edu.ec
Universidad Politcnica Salesiana, Sede Cuenca
Laboratorio de Analgica II

AbstractThis report has all the polarizations of the FET

transistors, each demonstrated with the graph of the load line
and operating point Q, shown graphically and mathematically.
Polarizations that the operating point is to supply half of
the calculated common procedures including differences are
conceptual.
Index TermsPolarizacition, JFet, MosFet.

O BJETIVOS
1). Disear, calcular y comprobar el funcionamiento de los
siguientes circuitos de polarizacin Jfet.

Polarizacin
Polarizacin
izacin).
Polarizacin
Polarizacin
Polarizacin

Figure 2. a) Transistor canal n; b) Transistor canal p [1].

con fuente al Gate.

con resistencia de Source (Autopolar2) Caractersticas:
con divisor de tensin.
con fuente doble y Simtrica.
con Gate a tierra.

2). Realizar el circuito y la simulacin de la polarizacin

de los transistores mosfet incremental y decremental.

I. M ARCO T ERICO
A. Transistor Fet.

Posee una alta impedancia de entrada, aproximadamente

su valor estn alrededor de1M ohmios en adelante.
Los FET son ms estables a la temperatura que los BJT.

3) Caractersticas de transferencia: Desafortunadamente,

esta relacin lineal no existe entre las cantidades de salida
y entrada de un JFET. La ecuacin 1 de Shockley define la
relacin entre ID y VGS [1].

El transistor BJT es un dispositivo controlado por corriente,

en tanto que el transistor JFET es un dispositivo controlado
por voltaje, como se ilustra en la figura 1 [1].
2

ID = IDSS (1 V GS/V P )

Figure 1. a) Transistor BJT, controlado por corriente. b) Transistor FET,

controlado por voltaje [1].

1) Simbologia: La flecha apunta hacia dentro para el dispositivo de canal n de que se muestra en la figura 2 (a). Para
el dispositivo de canal p, en la figura 2 (b) la nica direccin
en el smbolo es la direccin de la flecha [1].

(1)

Como se observa en la ecuacin 1 no es lineal entre ID y VGS la cual genera una curva que crece
expoencialmente con la magnitud decreciente de VGS.
En la figura 3 aparecen dos grficas. Una de ellas es una
grfica de ID contra VDS, en tanto que la otra es ID contra
VGS. Con las caractersticas de drenaje de la derecha del
eje y, podemos trazar una lnea horizontal de la regin de
saturacin de la curva denotada VGS = 0 V al eje ID. El nivel
de corriente resultante para ambas grficas es IDSS. El punto
de interseccin en la curva de ID contra VGS ser como se
muestra, puesto que el eje vertical se define como VGS = 0
V [1].

II. M ATERIALES Y H ERRAMIENTAS

En la Tabla I se muestra los materiales a usar en la prctica.
Table I
M ATERIALES Y H ERRAMIENTASNTAS
Descripcin
Resistencia
FET(MPF_102)
Cable(Multipar)
Fuente Alimentacin
Pinza
Protoboard

Cantidad
13
1
1(m)
1
1
1

Figure 3. Obtencin de la curva de transferencia a partir de las caracteristicas

de drenaje [1].

Precio c/u
0.03
0.75
0.5

Total

Precio
0.39
0.75
0.5

1.64

III. D ESAROLLO
B. MOSFET

A. Polarizacin con fuente al Gate.

El transistor de efecto de campo semiconductor de xido

metlico (MOSFET), ha llegado a ser uno de los dispositivos
ms importantes utilizados en el diseo y construccin de circuitos integrados para computadoras digitales. Su estabilidad
trmica y su capacidad de manejar corrientes mas altas que
un FET. Sin embargo, es un elemento muy delicado pueden
daarse si se manipulan incorrectamente [2].
1) MOSFET tipo empobrecimiento: Cuyas caractersticas
son parecidas a las de un JFET entre las condiciones de corte
y saturacin con IDSS, estos MOSFET permiten operar con
valores positivos de VGS y niveles de ID mayores que IDSS
[2].
2) MOSFET tipo enriquecimiento: La curva de transferencia no est definida por la ecuacin de Shockley esta dada
por la ecuacin 2 y la corriente de drenaje ahora es la de
corte hasta que el voltaje de la compuerta a la fuente alcance
una magnitud especfica. En particular, el control de corriente
en un dispositivo de canal n ahora se ve afectado por un
voltaje positivo de la compuerta a la fuente en lugar de por
los voltajes negativos encontrados en los JFET de canal n y
en los MOSFET tipo empobrecimiento de canal n. la curva
caracterstica esta dada por la figura 4 [2].
ID = K(V GS V T )2

(2)

Figure 5. Circuito polarizacin con fuente al GATE.

Datos:
VDD=12V
ID=3mA
VDS = Vcc / 2= 6V
IDSS = 9.8mA
Vp= -3V
RG = 1M
Para empezar los clculos se emplea la ecuacin 1.
ID = IDSS (1 V GS/V p)2
Donde:
VGS<Vp
r
V GS =

r
V GS =

ID
IDSS

3mA
9.8mA

!
Vp

!
3V

V GS = 1.34V
Figure 4. Curva caracterstica MOSFET tipo enriquecimiento [1].

RD =

V DD V DS
12 6
=
= 2K
ID
3mA

IDmax Cuando:
VDS=0V

IDmax =

12V
V DD
=
= 6mA
RD
2K

VDSmax Cuando:
ID=0V

V DS = V DD = 12V

Figure 7. Circuito polarizacin con fuente al gate. (Multisim)

Los datos calculados y medidos de la polarizacin con

fuente al gate, se encuentran en el cuadro II.

B. Polarizacin con resistencia de Source (Autopolarizacin).

Table II
DATOS CALCULADOS Y MEDIDOS .

VGS
VDS
VRD
ID

Calculado
1.34V
6V
6V
3mA

Medido
1.3 V
6.1V
5.9V
3.05mA

En la figura 6 se muestra la recta de carga a la cual esta

operando el transistor MPF102 en la polarizacin con fuente
al gate.

Figure 8. Circuito polarizacin con resistencia al source (Autopolarizacin).

Datos:
VDD=12V
ID=3mA
VDS = Vcc / 2=6V
IDSS = 9.8mA
Vp= -3V
RG = 1M
Para empezar los clculos se emplea la ecuacin 1.
ID = IDSS (1 V GS/V p)2
Donde:
VGS<Vp
Figure 6. Recta de carga: polarizacin con fuente al gate.

Se presenta la simulacin en Multisim, figura 7 la cual se

visualizan el VDS, ID y VGS.

r
V GS =

1
r

V GS =

ID
IDSS

3mA
9.8mA

!
Vp

!
3V

Se presenta la simulacin en Multisim, figura 10 la cual se

visualizan el VDS, ID, VRS y VGS.

V GS = 1.34V
Analizando

la

malla

para

encontrar

RS.

V GS = ID RS
GS
1.34
RS = VID
= 3mA
= 446.7Valor aproximado430
.
Analizando
la
malla
2
para
encontrar
RD.
V DD = ID RD + ID RS + V DS
DS
RD = V DDV
RS
ID
12V 6V
RD = 3mA 446.7
RD = 1.5533KValor aproximado1.5k
.
IDmax Cuando:
VDS=0V
V cc
12V
IDmax =
=
= 5.99mA
RD + RS
1.5533K + 447.7
VDSmax Cuando:
ID=0V

Figure 10. Circuito polarizacin con fuente al gate. (Multisim)

C. Polarizacin con divisor de tensin.

V DS = V DD = 12V
Los datos calculados y medidos de la polarizacin con
resistencia de source (Autopolarizain) se encuentran en el
cuadro III
Table III
DATOS CALCULADOS Y MEDIDOS .

VGS
VDS
VRD
VRS
ID

Calculado
1.34V
6V
4.66V
1.34V
3mA

Medido
1.3 V
6.05V
4.65V
1.3V
3.06mA

En la figura 9 se muestra la recta de carga a la cual

esta operando el transistor MPF102 en la polarizacin con
resistencia de source (Autopolarizain).

Figure 11. Circuito polarizacin con divisor de tensin.

Datos:
VDD=12V
ID=3mA
VDS = Vcc / 2=6V
IDSS = 9.8mA
Vp= -3V
R2 = 100
Para empezar los clculos se emplea la ecuacin 1.
ID = IDSS (1 V GS/V p)2
r
V GS =

r
V GS =
Figure 9. Recta de carga: polarizacin con resistencia de source (Autopolarizain).

ID
IDSS

3mA
9.8mA

!
Vp

V GS = 1.34V

3V

Analizando el circuito Thevenin para encontrar R2.

DD
V G = R2V
R1+R2
Donde:
VG<Vp
VG=0.5V
R1 = R2VVDDR1
G
100K12V 100K
R1
=
=
2, 2M Valor
0.5V
aproximado2.22M
.
Analizando
la
malla
1
para
encontrar
RD.

V GS = V G ID RS
GS
RS = V GV
ID
+1.34V
=
RS = 0.5V3mA
RS = 613.33Valor aproximado620
.
Analizando
la
malla
2
para

Figure 12. Recta de carga: polarizacin con divisor de tensin.

encontrar

RD.

V DD = ID RD + ID RS + V DS
DS
RD = V DDV
RS
ID
12V 6V
RD = 3mA 613.33
RD = 1.386KValor aproximado 1.39k
.
IDmax Cuando:
VDS=0V

IDmax =

Se presenta la simulacin en Multisim, figura 13 la cual se

visualizan el VDS, ID, VRS, VG y VGS.

V cc
12V
=
= 6.01mA
RD + RS
1.386K + 613.33

VDSmax Cuando:
ID=0V
V DS = V DD = 12V
Los datos calculados y medidos de la polarizacin con
divisor de tensin se encuentran en el cuadro IV
Table IV
DATOS CALCULADOS Y MEDIDOS .

VGS
VDS
VRD
VRS
VG
ID

Calculado
1.34V
6V
4.16V
1.84V
0.5V
3mA

Medido
1.36 V
6.3V
3.82V
1.88V
0.515V
2.95mA

En la figura 12 se muestra la recta de carga a la cual esta

operando el transistor MPF102 en la polarizacin con divisor
de tensin.

Figure 13. Circuito polarizacin con divisor de tensin (Multsim).

D. Polarizacin con Gate a tierra.

IDmax =

V cc
12V
=
= 6mA
RD + RS
1.53K + 446.66

VDSmax Cuando:
ID=0V

V DS = V DD = 12V

Los datos calculados y medidos de la polarizacin con gate

a tierra se encuentran en el cuadro V

Table V
DATOS CALCULADOS Y MEDIDOS .

Figure 14. Circuito polarizacin con Gate a tierra.

Datos:
VDD=12V
ID=3mA
VDS = Vcc / 2=6V
IDSS = 9.8mA
Vp= -3V
R2 = 100
Para empezar los clculos se emplea la ecuacin 1.

VGS
VDS
VRD
VRS
ID

V GS =

r
V GS =

ID
IDSS

3mA
9.8mA

Medido
1.32 V
5.95V
4.73V
1.32V
3.04mA

En la figura 15 se muestra la recta de carga a la cual esta

operando el transistor MPF102 en la polarizacin con gate a
tierra.

ID = IDSS (1 V GS/V p)2

r

Calculado
1.34V
6V
4.66V
1.34V
3mA

!
Vp

!
3V

V GS = 1.34V
Analizando

la

malla

para

encontrar

RD.

V GS = ID RS
GS
RS = VID
1.34V
RS = 3mA = 446.66 Valor aproximado430
.
Analizando
la
malla
2
para
encontrar

RD.

V DD = ID RD + ID RS + V DS
DS
RD = V DDV
RS
ID
12V 6V
RD = 3mA 446.66
RD = 1.533KValor aproximado 1.5k
.
IDmax Cuando:
VDS=0V

Figure 15. Recta de carga: polarizacin con divisor de tensin.

Se presenta la simulacin en Multisim, figura 16 la cual se

visualizan el VDS, ID, VRS y VGS.

V GS = 1.34V
Analizando

la

malla

para

encontrar

RS.

V GS = V SS ID RS
SS
RS = V GSV
ID
1.34V 12V
= 4446.66 Valor aproximado4460
RS =
3mA
.
Analizando
la
malla
2
para
encontrar
RD.

Figure 16. Circuito polarizacin con gate a tierra (Multsim).

E. Polarizacin con fuente doble simtrica.

V DD = ID RD + ID RS + V DS + V SS
DS+V SS
RD = V DDVID
RS
12V 6V +12V

4446.66
RD =
3mA
RD = 1.533KValor aproximado 1.5k
.
IDmax Cuando:
VDS=0V
V cc + V SS
12V + 12V
IDmax =
=
= 4mA
RD + RS
1.53K + 4446.66
VDSmax Cuando:
ID=0V
V DS = V DD + V SS = 24V
Los datos calculados y medidos de la polarizacin con
fuente doble simtrica se encuentran en el cuadro VI.
Table VI
DATOS CALCULADOS Y MEDIDOS .

VGS
VDS
VRD
VRS
ID

Calculado
1.34V
12V
0.5V
11.55V
3mA

Medido
1.36 V
10.8V
0.33V
13.43V
3.04mA

En la figura 18 se muestra la recta de carga a la cual esta

operando el transistor MPF102 en la polarizacin con fuente
doble simtrica.
Figure 17. Circuito polarizacin con fuente doble simtrica.

Datos:
VDD=12V
ID=3mA
VDS = Vcc / 2=6V
IDSS = 9.8mA
Vp= -3V
Para empezar los clculos se emplea la ecuacin 1.
ID = IDSS (1 V GS/V p)2
!
r
ID
V GS = 1
Vp
IDSS
r
V GS =

3mA
9.8mA

!
3V

Figure 18. Recta de carga: polarizacin con fuente doble simtrica.

Se presenta la simulacin en Multisim, figura 19 la cual se

visualizan el VDS, ID, VRS y VGS.
r
V GS =

r
V GS =

ID
IDSS

3mA
6mA

!
Vp

!
3V

V GS = 0.87V
Donde:

Figure 19. Circuito polarizacin con fuente doble simtrica (Multsim).

F. Polarizacin con divisor de tensin Mosfet Decremental.

VG<Vp
VG=1.5V
GR2
R1 = R2V DDV
VG
10M 15V 1.5V 10M
R1
=
=
90M Valor
1.5V
aproximado100M
.
Analizando
la
malla
1
para
encontrar
RS.
G
RS = V GSV
ID
1.5V +0.87V
RS =
= 790 Valor aproximado750
3mA
.
Analizando
la
malla
2
para
encontrar

RD.

DS
RD = V DDV
RS
ID
12V 6V
RD = 3mA 750
RD = 1.71K Valor aproximado 1.7k
.
Se presenta la simulacin en Multisim, figura 21 la cual se
visualizan el VDS y ID.

Figure 20. Esquema de configuracin divisor de tensin Mosfet Decremental.

Datos:
VDD=15V
ID=3mA
VDS = Vcc / 2=7.5V
IDSS = 6mA
Vp= -3V
R2 = 10M
Para empezar los clculos se emplea la ecuacin 1.
ID = IDSS (1 V GS/V p)2

Figure 21. Circuito polarizacin con divisor de tension Mosfet Decremental

(Multsim).

G. Polarizacin con divisor de tensin Mosfet Incremental.

5.12V
RS = 6V2.5mA
= 350 Valor aproximado330
.
Analizando
la
malla
2
para
encontrar

RD.

DS
RD = V DDV
RS
ID
15V 7.5V
RD = 2.5mA 350
RD = 2.65KValor aproximado 2.6k
.
Se presenta la simulacin en Multisim, figura 23 la cual se
visualizan el VDS y ID.

Figure 22. Esquema de configuracin divisor de tensin Mosfe Incremental.

Datos:
VDD=12V
ID(ON)=5mA
VGS(ON)=6V
VGS(TH)=3V
VDS=6V
ID=2.5mA
VG=6V
R1=10K
Donde:

Figure 23. Circuito polarizacin con divisor de tensin Mosfet Incremental

(Multsim).

IV. A NLISIS
Se bebe tener presente que se impone los parmetros
para que el transistor trabaje. Observamos que en la
mayora de circuitos se calculan resistencias que a pesar
de que no eran valores comerciales, se puede acercarnos
con gran exactitud a esos valores usando potencimetros.
Las rectas de carga de los transistores son fundamentales para
la obtencin de datos importantes como IDQ y VGS. En todas
las configuraciones se grfico con la ecuacin de Shockley
y la ecuacin de la malla VGS para el circuito de entrada.
El VDD de todas las configuraciones se puede
notar que el VDS es aproximadamente la mitad.
En el caso del anlisis de los MOSFET decremental el anlisis
de la cualquier configuracin es la misma que con un FET.
La diferencia que se observ en la prctica es que este tipo
de transistores pueden tener valores de ID mayores a IDSS.
Los transistores MOSFET incremental por su parte tienen un
anlisis diferente con respecto a los FET. En este transistor
VGS toma valores positivos.

GS
I1 = V DDV
R1
120.6V
I1 = 10K = 0.6mA
6V
= 10K
R2 = VI1G = 0.6mA
.
Ahora se usa la ecuacin 2 para encontrar K.

ID = K(V GS V T )2
K=

ID
(V GS(ON ) V GS(T H))2
K=

5mA
(6V 3V )2

K = 0.55mA/V 2
Se encuentra
q el voltaje VGS.
+ V eq
V GS = ID
qK
2.5mA
V GS = 0.55mA/V
2 + 3V
V GS = 5.12V
Analizando
la
malla
1
RS =

V GV GS
ID

C ONCLUSIONES
para

encontrar

RS.

In practice found that the values of the known parameters

of the transistors vary in many cases the data sheets. This I
cause, that the data we calculate differ somewhat from reality.
For these details have to be very careful to

10

analyze the origin of that margin of error.

Each transistor is different although they belong to
the same specific type; an advisable way to find the
actual data parameter is measured with multimeter
and calculate what the value of the actual parameters.
To analyze the polarization we must separate the
transistor circuit in two meshes: one entry that belongs
VGS; and an output voltage belonging to VDS. Both
inputs have in common the current ID for analysis.
The more negative the voltage between gate and source drain
current will decrease, while the voltage between drain and
source will be higher. In the voltage divider bias the JFET
should be noted that the standing parallel on the input of the
transistor should be very high as well ensure that the gate
current is approximately equal to zero, as well the voltage
drop across these resistors is minimal.
R EFERENCES
[1] Electrnica teora circuitos dispositivos electrnicos, Boylestad, 10ed.
[2] Muhammad H. Rashid, Muhammad H. Rasid Virgilio Gonzlez
y Pozo Agustn Surez Fernndez. Electrnica de potencia:
circuitos, dispositivos y aplicaciones." 2004. Wed disponiblehttp:
//books.google.com.ec/books?id=5OXh2vdmCRsC&printsec=
frontcover&source=gbs_vpt_buy#v=onepage&q&f=false