Académique Documents
Professionnel Documents
Culture Documents
SELC
Profesorado
SELC
Expectativas
Qu sabes de esta asignatura?
Qu esperas?
SELC
Electrnica Digital
Temario
Evaluacin
Bibliografa
SELC
SELC
HORAS
40
20
60
40
30
12
30
8
120
180
6
Temario
1
2
3
4
5
6
7
8
9
10
11
12
SELC
CONTENIDOS ESPECFICOS
Introduccin a la asignatura
Fundamentos de la electrnica digital:
Bloques digitales combinacionales mediantes puertas lgicas
Anlisis del retardo y el consumo en circuitos combinacionales
Anlisis de Bloques secuenciales
Realizacin de mquinas sncronas de estados finitos
Lenguajes de descripcin hardware (HDL)
Bloques aritmtico/digitales combinacionales mediantes puertas lgicas.
Tecnologas para la realizacin de sistemas digitales complejos
Circuitos integrados de propsito dedicado (PLD/FPGAs) y Flujo de diseo
Circuitos de Propsito general: RISC; CISC y DSP y flujo de diseo
Arquitecturas de propsito general. El microcontrolador PIC 32MX675F512H
Memorias
Programacin de un procesador. Lenguajes de programacin, ensamblador y lenguaje
Mquina. Desarrollo de SW: Flujo de diseo
Unidades de Entrada/Salida. Paralelo. Serie: I2C, SPI, UART
Gestin en tiempo real en el microprocesador: Temporizadores, Interrupciones,
Otras unidades E/S: Convertidores A/D y D/A. Interfaz Radio. Control de motores
Estudio de un sistema completo para una aplicacin biomdica
Niveles de diseo
SYSTEM
MODULE
+
GATE
CIRCUIT
DEVICE
G
S
n+
SELC
D
n+
Niveles de diseo
SELC
Niveles de diseo
SELC
Evaluacin
Los alumnos sern evaluados por defecto mediante evaluacin continua.
Evaluacin continua
- Dos evaluaciones (29 Marzo y 2 Junio 2016).
- Trabajos de grupo.
- Asistencia y Participacin
Examen final (2 Junio 2016)
En cumplimiento de la Normativa de Evaluacin de la Universidad Politcnica
de Madrid, los alumnos que lo deseen sern evaluados mediante un nico
examen final siempre y cuando lo comuniquen al Director del Departamento
de Ingeniera Electrnica mediante solicitud presentada en el registro de la
Escuela Tcnica Superior de Ingenieros de Telecomunicacin antes del 15 de Marzo
de 2016.
La presentacin de este escrito supondr la renuncia automtica a la evaluacin
continua.
SELC
Evaluacin
SELC
Da
Descripcin
Peso
Tipo
29-Marzo
Primera
prueba
35 p
Continua
Mayo
Presentacin
trabajo
20 p
Continua
2 Junio
Segunda
prueba
35 p
Continua
Todas las
clases
Participacin
10 p
Continua
2 Junio
Examen
100 p
Final
Calendario 2016
SELC
Bibliografa
Texto:
D. Harris & S. Harris. Digital Design and Computer Architecture
(2nd ed.). Elsevier. 2012.
John F. Wakerly. Digital Design (Principles and practices). 3rd ed.,
Prentice Hall. 2001.
Pgina web con informacin correspondiente a la 3 ed. del libro:
http://www.ddpp.com/index3e.html
K. N. Dey, S. K. Bandyopadhyay. C Programming Essentials. Pearson
Education. 2010.
Problemas:
Problemas Resueltos de Electrnica Digital,
Javier Garca Zuba, Thomson, 2003.
SELC
Informacin administrativa
Se dispone de informacin completa y actualizada sobre la asignatura
en la direccin: http://moodle.upm.es (Titulaciones Oficiales)
Programa de la asignatura
Normativa sobre la asignatura, exmenes y revisiones
Profesorado y horarios de tutora
Transparencias y material til para la asignatura en formato electrnico
SELC
Preguntas
SELC