COMPUERTAS LGICAS Y (AND), O (OR), NO (NOT), NO-Y(NAND), NO-O (NOR)

La operacin Y (AND) se ejecuta exactamente en la misma forma que la multiplicacin ordinaria de unos
y ceros. Una salida igual a 1 ocurre slo en el nico caso donde todas las entradas son 1.
La salida es 0 en cualquier caso donde una o ms entradas son 0.
La compuerta Y (AND) se muestra en la siguiente figura, en forma simblica una compuerta Y (AND) de
dos entradas.

La salida de la compuerta Y (AND) es igual al producto Y (AND) de las entradas lgicas; es decir:
x=A B.
En otras palabras, la compuerta Y es un circuito que opera en forma tal que su salida sea ALTA slo
cuando todas sus entradas sean ALTAS. En todos los otros casos la salida de la compuerta Y
(AND) es BAJA.
La operacin O produce un resultado de 1 cuando cualquiera de las variables de entrada es 1.
La operacin O genera un resultado de CERO solamente cuando todas las variables de entrada son 0. En
la adicin O, 1+1=1, 1+1+1=1, etc.

La compuerta O (OR) es un circuito que tiene dos o ms entradas y cuya salida es igual a la suma O
(OR) de las entradas. La siguiente figura muestra el smbolo correspondiente a una compuerta O de dos
entradas. Las entradas A y B son niveles de voltaje lgicos y la salida (o resultado) x es un nivel de
voltaje lgico cuyo valor es el resultado de la adicin O de A y B; esto es:
x=A + B.
En otras palabras, la compuerta O opera en tal forma que su salida sea ALTA si las entradas A, o B o
ambas estn en un nivel lgico 1. La salida de la compuerta O ser BAJA si todas las entradas estn en
el nivel lgico 0.
La operacin NO difiere de las operaciones Y y O en que sta puede efectuarse con una sola variable de
entrada.

Por ejemplo, si la variable A se somete a la operacin NO, el resultado x se puede expresar como: ,
donde la barra sobrepuesta representa la operacin NO. La operacin NO se conoce as mismo
como inversor o complemento y estos trminos se pueden utilizar como sinnimos. La
compuerta NO se muestra en la siguiente figura, la cual se conoce comnmente
como INVERSOR (INVERTER). Este circuito siempre tiene slo una entrada y su nivel lgico de salida
siempre es contrario al nivel lgico de esta entrada.
COMPUERTAS NO-Y (NAND) y NO-O (NOR)
Estas compuertas se utilizan intensamente en los circuitos digitales. En realidad combinan las
operaciones bsicas Y, O y NO, las cuales facilitan su descripcin mediante operaciones
de lgebra booleana que se vern posteriormente.
El smbolo correspondiente a una compuerta No Y de dos entradas se muestra en la siguiente figura. Es
el mismo que el de la compuerta Y, excepto por el pequeo circulo en su salida. Una vez ms, este
crculo denota la operacin de inversin. De este modo la compuerta No Y opera igual que la Y seguida
de un INVERSOR.

El smbolo correspondiente a una compuerta No O de dos entradas se muestra en la siguiente figura. Es

el mismo que el de la compuerta O, excepto por el pequeo circulo en su salida. Una vez ms, este
crculo denota la operacin de inversin. De este modo la compuerta No O opera igual que la O seguida
de un inversor.

COMPUERTAS ADICIONALES

Existe otra compuerta es la O EXCLUSIVA y su complemento o dual No O EXCLUSIVA.

La primera nos indica que la salida ser un 1 solamente si una del total de las entradas est en 1 o el
nmero de entradas con valor 1 es impar, y ser la salida un 0 si el nmero de las entradas en 1 es par o
todas las entradas estn en 0; aqu se aplica una frase de la lgica de proposiciones, para dos entradas,
"una entrada u otra pero no ambas".
El smbolo propuesto para la compuerta O EXCLUSIVA se muestra a continuacin, la
expresin de salida de la compuerta es:

La siguiente compuerta No O EXCLUSIVA, en realidad combina las operaciones de una compuerta O

EXCLUSIVA y NO.
El smbolo correspondiente a una compuerta No O EXCLUSIVA de dos entradas se muestra en la
siguiente figura. Es el mismo que el de la compuerta O EXCLUSIVA, excepto por el pequeo crculo en su
salida. Una vez ms este crculo denota la operacin de inversin. De este modo la compuerta No O
EXCLUSIVA opera igual que la O EXCLUSIVA seguida de un INVERSOR.

A continuacin se muestra la configuracin interna de algunos circuitos integrados.

PROCEDIMIENTO EXPERIMENTAL
Armar el siguiente circuito: Circuito topolgico que comprueba las tablas.

En el LED (diodo emisor de luz) 1 se comprobar la tabla de verdad de la compuerta Y de 2 entradas.

En el LED 2 se comprobar la tabla de verdad de la compuerta No Y de 2 entradas.
En el LED 3 se comprobar la tabla de verdad de la compuerta O de 2 entradas.
En el LED 4 se comprobar la tabla de verdad de la compuerta No O de 2 entradas.
NOTA: El alumno, o el equipo de trabajo, deber presentarse al laboratorio con el circuito anterior ya
armado y probado.
CUESTIONARIO
1. En una compuerta Y de dos entradas; en una de sus entradas recibe un cero y en la otra
entrada recibe un uno. Cul es su salida?.
2. Si una compuerta No Y recibe las mismas seales de entrada de la pregunta anterior, Cul
es su salida?.
3. Si a una compuerta O llegan a sus entradas dos unos, Cul es su salida?
4. Si en el circuito de la prctica son desconectadas las entradas 1 y 2 del DIP, Qu es lo que
pasa en los LED?.
5. En un circuito integrado TTL (Transistor-Transistor-Logic) en las entradas de cualquier
compuerta por definicin se considera Un uno un cero?.
6. Qu es lo que pasa con un LED si es conectado en polarizacin inversa?.

7. A qu rango de voltaje se le considera un uno lgico?.

8. A qu rango de voltaje se le considera un cero lgico?.
PRCTICA 2
NOMBRE DE LA PRCTICA:

lgebra de Booleana

OBJETIVO DE LA PRCTICA:
1.- El alumno comprobar en el laboratorio el diseo optimizado de un circuito, utilizando el lgebra de
Boole; reportando ventajas que se obtienen.
2.- Simular en el programa simulador proteus los circuitos propuestos para la practica y comprobar que
sus resultados sean los correctos.
DURACIN: Dos horas.
MATERIAL NECESARIO:
Una fuente de voltaje de 5V.
Dos DIP.
Tres LED (no importa el color).
Once resistencias de 470O.
Dos tablillas de conexiones (protoboard).
Los siguientes circuitos integrados:(TTL).
Dos 74LS10, dos 74LS11, dos 74LS04, dos 74LS32, un 74LS21.
Alambre para conexiones.
Se tiene el siguiente circuito lgico:

La tabla de verdad del circuito anterior es:

Y su circuito topolgico es el siguiente:

Sea Z la salida del circuito, simplificando la funcin lgica del circuito original utilizando el lgebra de
Boole, tenemos:

el diagrama de la funcin del circuito reducido es:

Su tabla de verdad es:

Y su circuito topolgico es:

Construyendo el circuito reducido utilizando nicamente compuertas No-Y, utilizando el lgebra de Boole.

Su tabla de verdad es:

Circuito topolgico:

PROCEDIMIENTO EXPERIMENTAL
1. Armar los tres circuitos anteriores: El original, el reducido y el que esta hecho a base de puras
compuerta No-Y.
2. Reportar ventajas y desventajas de la utilizacin de el lgebra de Boole.
3. Como recomendacin; el circuito reducido y el circuito hecho con puras compuertas NoY,armarlo en una misma tablilla de conexiones, utilizando las mismas seales de DIP.

NOTA: El alumno o el equipo de trabajo debern presentarse al laboratorio con los circuitos anteriores ya
armados.
CUESTIONARIO
1. Cul es el costo del circuito original?.
2. Cul es el costo del circuito reducido?.
3. Cul es el costo del circuito hecho slo con compuertas No-Y?.
4. Qu ventajas se obtiene al utilizar el lgebra de Boole?.
5. Encontraste alguna diferencia en la seal de salida de los tres circuitos anteriores?.
6. Si ocuparas alguno de los tres circuitos anteriores cul utilizaras? y por qu?.
PRCTICA 3
NOMBRE DE LA PRCTICA:

Mapas de Karnaugh

OBJETIVO DE LA PRCTICA:
1.- Comprobar la importancia de los mapas de
Karnaugh en la solucin de problemas, basndose en la suma de productos.
2.- Simular en el programa simulador proteus los circuitos propuestos para la practica y comprobar que
sus resultados sean los correctos.
DURACIN: Cuatro horas.
MATERIAL NECESARIO:
Una fuente de voltaje de 5V.
Dos DIP de 8 entradas.
Dos LED ( no importa el color).
Catorce resistencias de 470 ?..
Dos tablillas de conexiones (protoboard).
Los siguientes circuitos integrados (TTL)
Dos 74H04, Tres 74F08, Tres 74S32, Dos 7421.
Alambre para conexiones.
PROBLEMA 1
Las cuatro lneas que entran al circuito lgico combinacional que se ilustra en la figura
Siguientes, llevan un dgito decimal codificado en binario. Es decir, los equivalentes binarios de los
dgitos decimales 0-9 pueden aparecer en las lneas A B C D. El bit ms significativo es A.

Las combinaciones de valores correspondientes a los equivalentes binarios de los nmeros decimales 1015 nunca aparecern en las lneas. La nica salida Z del circuito debe ser 1 si y slo si las entradas
representan un nmero que sea cero o una potencia de 2.
Disee el circuito.
SOLUCIN
Las posibles combinaciones de las entradas al circuito son las siguientes:

Las combinaciones de entrada al circuito que conformen un nmero que sea potencia de 2 o un cero, se
representaron en la salida con un uno, entre el intervalo de 0-9, las que no cumplen con estas
condiciones se representaron con un cero, y el resto de las combinaciones que componen las cuatro
variables, o sea, el intervalo de 10-15, son irrelevantes y se representaron con una x. La funcin Z de
salida en forma cannica es:

Llevando esta funcin al mapa de Karnaugh en forma de minitrminos, tenemos:

La funcin mnima resultante es:

El diagrama del circuito qued de la siguiente manera:

Y el circuito topolgico es el siguiente:

PROCEDIMIENTO EXPERIMENTAL
Armar el circuito topolgico anterior y comprobar su salida con la tabla funcional obtenida en la solucin.
NOTA: El alumno, o el equipo de trabajo, debern presentarse al laboratorio con el circuito anterior ya
armado. Traer fuente de voltaje de 5V.
PRCTICA 4
NOMBRE DE LA PRACTICA:

Sumador y Restador

OBJETIVO DE LA PRCTICA:
1.- El alumno comprobar el funcionamiento del diseo de un sumador, un semisumador,
un restador y un semirestador, utilizando compuertas bsicas.
2.- Simular en el programa simulador proteus los circuitos propuestos para la practica y comprobar que
sus resultados sean los correctos.
DURACION: Cuatro horas.
MATERIAL NECESARIO
Fuente de voltaje de 5V.
Dos DIP de 8.
Doce diodos LED, no importa el color.
Dieciocho resistencias de 470W.
Dos tablillas para conexiones (protoboard).
Los siguientes circuitos integrados o equivalentes:
Dos 74LS08, dos 74LS86, dos 74LS32 y un 74LS04.
Alambre para conexiones.
SEMISUMADOR.. ste contiene un bit para el cosumado, otro para el sumado y se puede tener un bit
de acarreo, C.

Diagrama logico del semisumador

Y su circuito topolgico es:

Donde S es representado por el diodo LED 1 y el diodo LED 2 es C.

SUMADOR COMPLETO: Cuando adems de tener los 2 bits correspondientes al cosumado y al asunto,
se tiene un acarreo inicial C0, con acarreo final C.

Y su diagramaa logico es:

Donde la compuerta O de tres entradas se obtuvo a partir de dos compuertas O de dos

entradas.
Y su circuito topolgico es:

Donde el diodo LED 1 es S y el diodo LED 2 es C.

Y su circuito topolgico es:

Donde el diodo LED 1 es S y el diodo LED 2 es C.

PRCTICA 5
NOMBRE DE LA PRCTICA:

Multivibradores Biestables (FLIP-FLOPS)

OBJETIVO DE LA PRCTICA:
1. Comprobar las tablas de verdad del los multivibradores biestables S-C, J-K, D y T, cuando son
disparados por flanco negativo (TPN).
2.- Simular en el programa simulador proteus los circuitos propuestos para la practica y comprobar que
sus resultados sean los correctos.
DURACIN: 4 horas.
MATERIAL NECESARIO:
Fuente de voltaje de 5V.
Dos tablillas para conexiones (protoboard).
Dos DIP de 8.
Once diodos LED (5 rojos, 5 verdes y 1 amarillo).
Las siguientes resistencias:
Una de 22 K? (R1) y dieciocho de 470?
Un preset de 4 M? (R2).
Los siguientes circuitos integrados (TTL).
Un 74LS175, dos 74LS176 74LS112, un 74LS04 y un LM555.
Un capacitor de 1 mF.
Alambre para conexiones.
El elemento de memoria ms importante es el multivibrador (MVB), (flip-flop, FF, por su
nombre en ingls), que est formado por un ensamble de compuertas lgicas. Aunque una compuerta
lgica, por s misma, no tiene la capacidad de almacenamiento, pueden conectarse varias configuraciones
de compuerta que se utilizan para producir estos multivibradores.

Fig. 5.1 Smbolo general para el flip-flop y definicin de sus dos posibles estados de salida.
La Fig. 5.1(a) muestra el tipo de smbolo general empleado para un flip-flop. El smbolo indica el FF tiene
dos salidas, marcadas como Q y , que son inversas entre s. En realidad, se puede utilizar cualquier letra,
pero la Q es la de uso ms extendido. La salida Q recibe el nombre de salida normal del FF, mientras que
es la salida negada o invertida del FF. Cada vez que se haga referencia al estado de un FF, ste ser el
estado de su salida normal Q; se sobreentiende que la salida invertida , se encuentra en el
estado opuesto. Por ejemplo, si se afirma que el FF se encuentra es estado ALTO (1), significa que Q=1;
si se seala que el FF se encuentra en el estado BAJO (0), entonces Q=0. Claro esta que el estado
siempre es el inverso de Q.
Por lo tanto, un FF tiene dos estados permisibles de operacin, como se indica en la Fig. 5.1(b). Ntese
las diferentes formas que se emplean para hacer referencia a los dos estados. Es necesario familiarizarse
con cada una de ellas, ya que todas son de uso comn. Como lo indica el smbolo de la Fig. 5.1(a)
un FF puede tener una o ms entradas. stas se emplean para provocar que el FF haga transiciones
hacia atrs y hacia adelante entre sus posibles estados de salida. Como se ver ms adelante, la entrada
del FF slo tiene que recibir un pulso momentneo para cambiar el estado de su salida y sta
permanecer en el nuevo estado an despus de la desaparicin del pulso de entrada. Esta es la
caracterstica de memoria del FF.
El flip-flop tambin se conoce con otros nombres, entre ellos registro bsico y
multivibrador biestable. El trmino registro bsico se utiliza para ciertos tipos de flip-flops que se
describen ms adelante. El trmino multivibrador biestable es un nombre ms tcnico para un flip-flop,
pero es muy largo para ser utilizado con frecuencia.
REGISTRO BSICO CON COMPUERTAS No Y (NAND)

Dos compuertas NOR acopladas transversalmente se pueden utilizar como un registro bsico con
compuerta NOR. El arreglo que se muestra en la Fig. 7.3 (a) es semejante al registro bsico, excepto que
las salidas Q y tienen posiciones invertidas.
El anlisis de la operacin del registro bsico NOR puede efectuar exactamente de la misma forma que el
registro bsico NAND. Los resultado se dan en la tabla de verdad de la Fig. 7.3 (b) y se resumen como
sigue:
5. INICIO=BORRAR=0. Esta es la condicin normal del registro bsico NOR y no tiene efecto alguno
sobre el estado de salida Q y permanecern en cualquier estado en que se encontraran antes de esta
condicin de entrada.

6. INICIO=1, BORRAR=0. Esto siempre har Q=1, donde permanecer an despus de

que INICIO retorne a 0.
7. INICIO=0, BORRAR=1. Esto siempre har Q=0, donde se quedar aun despus de
que BORRAR regrese a 0.
8. INICIO=1, BORRAR=1. Esta condicin intenta iniciar y borrar el registro bsico al mismo tiempo y
produce Q= =0. Si las entradas se regresan a 0 simultneamente, el estado de salida resultante
es impredecible. No se debe usar esta condicin de entrada.
El registro bsico de la compuerta NOR opera exactamente igual que el registro bsico
NAND excepto que las entradas INICIO y BORRAR son activas en ALTO en vez de activas en BAJO y el
estado normal en reposo es INICIO = BORRAR = 0. Q se fijar en ALTO por medio de un pulso ALTO en
la entrada INICIO y se har BAJO por medio de un pulso ALTO en la entrada BORRAR. El smbolo de
bloque simplificado del registro bsico NOR de la Fig. 7.3(c) las entradas S y C son activas en ALTO.
Los sistemas digitales pueden operar en forma sincrnica o asincrnica. En
los sistemas asincrnicos las salidas de los circuitos lgicos pueden cambiar de estado en cualquier
momento en que una o ms de las entradas cambien. En los sistemas sincrnicos los tiempos exactos en
que alguna salida puede cambiar de estados se determinan por medio de una seal, que comnmente se
denomina, de reloj. Esta seal de relojes una serie de pulsaciones rectangulares o cuadradas, como se
muestran en la Fig. 7-4. La seal del reloj se distribuye a todas las partes del sistema y muchas (o incluso
todas) las salidas del sistema pueden cambiar de estado slo cuando el reloj hace una transicin. Las
transiciones (tambin denominadas flancos) se indican en la Fig.7-4. Cuando el reloj cambia de 0 a 1, a
ste se le denomina transicin con pendiente positiva (TPP); cuando el reloj pasa de 1 a 0, a esta se le
conoce como transicin con pendiente negativa (TPN).
FLIP-FLOP SINCRONIZADO POR RELOJ.
Existen varios tipos de FF sincronizados por reloj. Las principales caractersticas, que son comnmente a
todos ellos, son:
1. Los FF sincronizados por reloj, tienen una entrada de reloj que comnmente est marcada
como CLK, CK o CP. En muchos FF sincronizados por reloj, la entrada CLK es disparada por flanco, lo
que significa que es activada por una transicin de la seal; esto se especifica por la presencia de un
pequeo tringulo sobre la entrada CLK.
En la Fig. 7-4 (a) se activa la entrada CLK slo cuando ocurre una transicin con pendiente
positiva (TPP); la entrada no es afectada en ningn otro tiempo. En la Fig. 7 4(b), se activa la
entrada CLK slo cuando se presenta una transicin con pendiente negativa (TPN), lo que se simboliza
con un pequeo circulo.
2. Los FF sincronizados por reloj tambin poseen una o ms entradas de control que pueden tener varios
nombres, lo que depende de su operacin. Las entradas de control no tendrn efecto sobre Q hasta que
ocurra la transicin activa del reloj. En otras palabras, su efecto esta sincronizado con las seales
aplicadas en la entrada CLK. Por esta razn, estas entradas reciben el nombre de entradas sincrnicas
de control.
Por ejemplo, las entradas de control FF en la Fig. 7-4 (a) no tendr efecto sobre Q hasta que ocurra
una TPP en la seal del reloj. Del mismo modo, las entradas de control de la Fig. 7- 4(b) no tendrn efecto
hasta que se presente una TPN en la seal de reloj.

Fig. 7-4 Los FF sincronizados por reloj tienen una entrada de reloj (CLK) que es activa sobre (a) TPP o
(b) TPN. Las estradas de control determinan el efecto que tendr la transicin activa del reloj.
PROCEDIMIENTO EXPERIMENTAL
1. Armar el circuito topolgico siguiente.
Circuito topolgico 1: Contiene 2 FF tipo S-C asincrnicos, uno hecho por compuertas
NAND y el otro hecho por compuertas NOR.

2. Comprobar sus tablas de verdad que se mencionaron con anterioridad.

3. Armar el circuito topolgico siguiente:
Circuito topolgico 2: Contiene los flip-flops J-K, D y T, los tres sincronizados por reloj, cada uno con
dos entradas asincrnicas INICIO (PRE) y BORRAR (CLR).

En el circuito topolgico 2, los canales del DIP; el 1 representa a J, el 2 a K, el 3 a D, el 4 a PRE y

el 5 a CLR. El diodo LED Dr, muestra los pulsos del reloj.
4. Consultar las configuraciones internas de los circuitos integrados a utilizar, en el manual ECG
Semiconductors.
5. Ajustar el preset con el desarmador a su mxima resistencia.
6. Colocar todos los canales del DIP en circuito abierto (OFF).
7. Cuando se vayan a comprobar las tablas de verdad de los FF J-K y T, realizar los cambios en el DIP
cuando Dr se encuentre en 0 (apagado) para poder observar mejor como dependen las entradas de
control (sincrnicas) del flanco negativo del reloj.
8. Comprobar la tabla de verdad del flip-flop J-K disparado por flanco negativo (TPN) que se encuentra
en la pgina 43,

12. Llevar las entradas de control J y K a 1.

13. Disminuir con el desarmador la resistencia en el preset.
14. Cerrar el canal 4 del DIP, activando as la entrada asincrnica PRE, y observar que sucede en el
circuito.
15. Regresar a OFF la entrada 4 del DIP (desactivar PRE).
16. Cerrar el canal 5 del DIP, que es la entrada asincrnica CLR, y observar que sucede en el circuito.
17. Conectarle un inversor al pulso del reloj, para que a los circuitos integrados llegue la seal del reloj
invertida.
18. Anotar las observaciones.
19. Entregar en el reporte correspondiente a esta prctica el diagrama de la configuracin interna de
los circuitos integrados utilizados.

Nota: El alumno o el equipo de trabajo deber presentarse al laboratorio con los circuitos anteriores ya
armados.
CUESTIONARIO
1. Qu sucede cuando es activada la entrada asincrnica PRE en los LED?
2. Qu sucede cuando es activada la entrada asincrnica CLR en los LED?
3. Qu tipo de flanco es el que dispara a los FF utilizados?
4. Cuando invertiste el pulso del reloj Cmo se comport el disparo por flanco?
5. Cuando llevaste las entradas J y K a 1 este flip-flop se comport como tipo T?
6. De qu manera podras hacer el flip-flop S-C sincronizado por reloj?
7. En base a los conocimientos obtenidos de los flip-flops, disear un eliminador de rebotes.

Leer ms: http://www.monografias.com/trabajos101/practicas-electronica-digital-ii/practicas-electronicadigital-ii.shtml#ixzz3od2ia3gn