Académique Documents
Professionnel Documents
Culture Documents
COMBINATORIOS
ANLISIS DE CIRCUITOS
COMBINACIONALES
Un
circuito combinacional es un
circuito digital cuyas salidas, en un
instante determinado y sin
considerar los tiempos de
propagacin de las puertas, son
funcin, exclusivamente, de la
combinacin de valores binarios de
las entradas del circuito en ese
mismo instante.
En que consiste?
Sntesis
se entiende como la
obtencin de circuitos lgicos,
a partir de una descripcin
inicial que utiliza el lenguaje
convencional y luego es
transferida a una tabla de
verdad.
Funcin de salida
Mintrmino
Maxtrmino
F(0,0,0)
A'B'C'
A+B+C
F(0,0,1)
A'B'C
A+B+C'
F(0,1,0)
A'BC'
A+B'+C
F(0,1,1)
A'BC
A+B'+C'
F(1,0,0)
AB'C'
A'+B+C
F(1,0,1)
AB'C
A'+B+C'
F(1,1,0)
ABC'
A'+B'+C
F(1,1,1)
ABC
A'+B'+C'
Procedimientos de Diseo
Requerimiento
Disee un circuito lgico
que tenga entradas A, B y
C y cuya salida sea alta
solo cuando la mayor parte
de las entradas sean
ALTAS.
Tabla de Verdad.
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
X
0
0
0
1
0
1
1
1
Simplificacin
Se
X = A BC + AB C + ABC + ABC
X = A BC + ABC + AB C + ABC + ABC + ABC
X = ( A BC + ABC ) + ( AB C + ABC ) + ( ABC + ABC )
X = BC ( A + A) + AC ( B + B) + AB(C + C )
X = BC + AC + AB
A
B
C
1
3
2
U2:A
4
6
5
1
2
13
12
74AS27
9
8
10
Ejemplo 2
Se
Anlisis
Sean f,e,p tres variables binarias que
indican:
F freno de mano. Toma el valor 1 si est
puesto y 0 en caso contrario.
P Puerta. Toma el valor 1 si alguna de
las puertas del coche estn abiertas y 0
cuando todas las puertas estn cerradas.
e encendido. Toma el valor 1 si el motor
est arrancado, 0 si est apagado.
La salida A puede considerarse tambin
como una seal binaria, A, que toma dos
valores posibles: Si A=1 , la alarma se
activa, si A=0, la alarma no se activa.
Tabla de verdad
U2
NOT
1
2
13
12
U6
OR
U3
3
4
5
U8
NOT
OR
U4
9
10
11
1
2
13
12
U7
NOT
OR
Disear un Sumador
Requerimiento
Disear un Circuito Sumador de dos Bits
que produzca dos salidas S La suma y
C un bit de transporte o
desbordamiento.
Tabla de Verdad
A
0
0
1
1
B
0
1
0
1
S
0
1
1
0
T
0
0
0
1
Expresiones Lgicas
OR
S = A B + A B
T= A B
A
B
A
B
0
0
0
0
U1
XOR
U2
AND
Ejercicios
Disear
MTODO DE LOS
MAPAS DE
KARNAUGH
Cubo 0
Cubo 2
00
01
10
11
Representacin de 3 Variables
Mapa de 3 y 4 Variables
z=ABCD + ABCD+ABCD+ABCD
+ABCD+ABCD+ABCD
3 Simplificacin (1)
Z= AB+AB=A
Z=AB+AB = A
Z=AB + AB = B
Z=AB+AB= B
3- Simplificacin(2)
3- Simplificacin(3)
Z=ABC+ABC = AC
Z= ABC + ABC = AC
3 Variables Casos
Conclusin
Cuando una variable aparece en forma
complementada (X) y no
complementada (X) dentro de un
agrupamiento, esa variable se elimina
de la expresin. Las variables que son
iguales en todos agrupamientos
deben aparecer al final de la
expresin.
4 Variables Caso 1
4 Variables Bloques
Alternativas ?
Condicin No Importa
A
Z=A
C'
A'B'
A'B
AB
AB'
C'
A'B'
A'B
AB
AB'
Resumen
1.- Dibujar la cuadrcula correspondiente al
nmero de variables de la funcin
2.- Sombrear la zona correspondiente a la
funcin (1)
3.- Recubrir dicha zona con bloques que sean
lo mayores posible
4.- Si se puede quitar algn bloque de forma
que la zona cubierta siga siendo la misma
5.- La expresin simplificada de f se
corresponde a la suma de los monomios
correspondientes a los bloques que queden
Ejemplos
Mapas de Karnaugh
Ejemplo 1
Disear un circuito
lgico
combinatorio que
detecte, mediante
UNOS, los nmeros
pares para una
combinacin de 3
variables de
entrada.
Funcin cannica
DEC A B C Z
0
1
2
3
4
5
6
7
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
1
0
1
0
1
0
Ejemplo 1 Solucin
BC
A
0
1
00
0
1
01
0
0
11
0
0
10
1
1
Solucin
Solucin
Ejemplo 3
Disear
un codificador de 4 a 2
lneas.
Disear este mismo codificador pero
con prioridad.
Disear un codificador de 8 a 3
lneas.
Disear este mismo codificador pero
con prioridad.
Ejemplo4
X
2
f ( X ,Y ) = 2 + Y
n
X
F(X,Y)
Generalizacin de Sumadores
7 Segmentos
ANODO COMUN
CATODO COMUN
Decodificador 7447