Vous êtes sur la page 1sur 135

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Licence dIngnierie Electrique 1ere anne

Electronique numrique
Logique combinatoire et
squentielle

Luc MUSEUR
Universit Paris 13, Institut Galile.

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Chapitre 1 Algbre de Boole ........................................................................................ 7


1.1.

Variables et fonctions logiques..................................................................... 7

1.1.1.

Variables logiques ................................................................................ 7

1.1.2.

Fonctions logiques ............................................................................... 8

1.2.

Dfinition dune algbre logique. .................................................................. 9

1.2.1.

Fonctions logiques de base. ................................................................ 9

1.2.2.

Proprits des fonctions logiques de base. ....................................... 10

1.2.3.

Thorme de Morgan......................................................................... 11

1.2.4.

Quelques relations utiles.................................................................... 12

1.2.5.

Formes canoniques des expressions logiques.................................. 12

1.3.

Simplification des fonctions logiques.......................................................... 13

1.3.1.

Gnralits ......................................................................................... 13

1.3.2.
Karnaugh

Simplification dune fonction logique par la mthode des tables de


..14

1.3.3.

Conclusion.......................................................................................... 19

1.4.

Exercices .................................................................................................... 21

1.5.

Correction des exercices ............................................................................ 23

Chapitre 2 Reprsentation des nombres, codage ................................................... 29


2.1.

Reprsentation des nombres, codes pondrs. ........................................ 29

2.1.1.

Les systmes de numration. ............................................................ 29

2.1.2.

Changement de base, conversions. .................................................. 31

2.2.

Opration arithmtiques. ............................................................................ 32

2.2.1.

Reprsentation des nombres ngatifs. .............................................. 33

2.2.2.

Ralisation pratique de la soustraction.............................................. 35

2.3.

Codage des nombres. ................................................................................ 37

2.3.1.

Les codes pondrs. .......................................................................... 37

2.3.2.

Les codes non pondrs.................................................................... 37

2.3.3.

c. Codes correcteurs d'erreurs........................................................... 39

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

2.4.

Exercices .................................................................................................... 41

2.5.

Corrections des exercices .......................................................................... 42


Chapitre 3.................................................................................................... 45

Logique combinatoire. .................................................................................................... 45


3.1.

Reprsentation schmatique des fonctions logiques de base. ................. 45

3.1.1.

Les fonctions NON, ET, OU. .............................................................. 45

3.1.2.

La fonction NON ET (NAND). ............................................................ 46

3.1.3.

La fonction NON OU (NOR)............................................................... 46

3.1.4.

La fonction OU EXCLUSIF (XOR). .................................................... 46

3.2.

Ralisation matrielle dune fonction logique............................................. 47

3.3.

Les alas en logique combinatoire............................................................. 49

3.3.1.

Un exemple simple dala. ................................................................. 50

3.3.2.

Remdes aux alas............................................................................ 51

3.3.3.

Consquences des alas................................................................... 53

3.4.

Quelques circuits logiques complexes..................................................... 53

3.4.1.

Le multiplexeur (slecteur de donnes)............................................. 54

3.4.2.

Encodeur prioritaire. ........................................................................... 56

3.4.3.

Le dcodeur-dmultiplexeur............................................................... 57

3.5.

Exercices .................................................................................................... 59

3.6.

Correction des exercices ........................................................................... 62

Chapitre 4 Logique squentielle. ............................................................................... 73


4.1.

Introduction ................................................................................................. 73

4.2.

Les bascules. .............................................................................................. 74

4.2.1.

La bascule RS. ................................................................................... 74

4.2.2.

La bascule RS avec validation (RS latch).......................................... 79

4.2.3.

La bascule D....................................................................................... 80

4.2.4.

Bascules synchrones / bascules asynchrones. ................................. 81

4.2.5.

La structure matre-esclave................................................................ 83

4.2.6.

Un exemple dtaill de bascule synchrone : la bascule D ................ 84


4

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

4.2.7.

Reprsentations des bascules synchrones. ...................................... 87

4.2.8.

Tables de vrits et tables des commandes. .................................... 88

4.3.

Exercices .................................................................................................... 93

4.4.

Correction des exercices ........................................................................... 98

Chapitre 5 Compteurs, registres et mmoires. ......................................................103


5.1.

Gnralits sur les compteurs..................................................................103

5.1.1.

Compteurs binaires. .........................................................................103

5.1.2.

Ralisation dun compteur binaire....................................................104

5.1.3.

Compteur synchrone / compteur asynchrone..................................105

5.1.4.

Compteurs cycle incomplet ou non binaire...................................106

5.2.

Les compteurs asynchrones.....................................................................106

5.2.1.

Les compteurs binaires. ...................................................................106

5.2.2.

Les compteurs asynchrones par 10.................................................107

5.3.

Les compteurs synchrones.......................................................................111

5.3.1.

Les compteurs binaires retenue srie...........................................111

5.3.2.

Les compteurs binaires retenue parallle (ou anticipe). ............112

5.3.3.

Les compteurs synchrones par 10...................................................113

5.4.

Les registres..............................................................................................115

5.4.1.

Dfinitions.........................................................................................115

5.4.2.

Les registres tampon........................................................................115

5.4.3.

Les registres dcalage. .................................................................116

5.4.4.

Les registres universels. ..................................................................117

5.4.5.

Applications des registres dcalage .............................................117

5.5.

Les mmoires semi-conducteur. ...........................................................119

5.5.1.

Les mmoires vives..........................................................................119

5.5.2.

Les mmoires mortes.......................................................................121

5.5.3.

Organisation dune mmoire. ...........................................................123

5.6.
5.6.1.

Les mmoires optiques CD et DVD. ........................................................125


Les CD prenregistrs. ....................................................................125
5

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

5.6.2.

Les CD enregistrables CD-R............................................................127

5.6.3.

Les CD rengistrables CD-RW. .......................................................128

5.6.4.

Les DVD. ..........................................................................................129

5.7.

Exercices ..................................................................................................131

5.8.

Correction des exercices. .........................................................................133

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Chapitre 1
Algbre de Boole

En lectronique numrique on manipule des variables logiques conventionnellement


repres par les valeurs 0 ou 1. Ces grandeurs obissent des rgles dalgbre
particulires quil est indispensable de matriser avant dentreprendre lanalyse ou la
synthse de circuits numriques. Dans ce chapitre nous noncerons les principes et les
rgles de calcul de lalgbre logique, appel aussi algbre de Boole, puis nous les
appliquerons lcriture et la manipulation des fonctions logiques.

1.1. Variables et fonctions logiques.


1.1.1. Variables logiques
On appelle variable logique une variable qui ne peut prendre que deux valeurs
conventionnellement repres par 0 et 1. On parle aussi de variable binaire. Chacune de
ces deux valeurs est associe une grandeur physique, par exemple la tension collecteur
dun transistor, ce qui permet de faire le lien entre une tude thorique utilisant lalgbre
de Boole et un circuit lectronique. Deux cas de figure se prsentent :
Logique positive

Logique ngative

Valeur algbrique minimum

Valeur algbrique maximum

Valeur algbrique maximum

Valeur algbrique minimum

Dans ce cours nous nous placerons toujours dans le cas de la logique positive si bien
que

La variable 0 sera associe un niveau bas (typiquement une tension nulle)

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

La variable 1 sera associe un niveau haut (une tension positive de 5 V par


exemple dans le cas des circuits lectroniques raliss en technologie TTL1)

1.1.2. Fonctions logiques


Une fonction logique F des n variables logiques ( x1 , x 2 ...x n ) , note par exemple

F = F ( x1 , x 2 ...x n ) , associe une valeur 0 ou 1 aux diffrentes combinaisons possibles des


n variables logiques ( x1 , x 2 ...x n ) . Chaque variable logique xi pouvant prendre la valeur 0
ou 1, il y a au total 2n combinaisons possibles des variables logiques ( x1 , x 2 ...x n ) et on
dfinit compltement une fonction logique en donnant sa valeur pour chacune de ces
combinaisons.
Les fonctions logiques peuvent tre reprsentes sous forme de tables, appeles
tables de vrit, donnant la valeur de la fonction pour chaque combinaison des variables
logiques. Considrons par exemple une fonction F de deux variables x et y. Il y a donc 22
= 4 combinaisons possibles de ces deux variables. Une table de vrit donne la valeur de
F pour chacune des 22 combinaisons possibles de ces 2 variables. On trouve
gnralement 2 types de reprsentations comme indiqu ci-dessous.

0 0

1 0

1 1

0 1

Lcriture de la table de vrit fait partie de lanalyse dun systme donn. A linverse
une fois la table de vrit connue, il faut pouvoir dterminer le schma lectronique
permettant de raliser cette table : cest la phase de synthse.

Transistor Transistor Logic

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

1.2. Dfinition dune algbre logique.


Une algbre logique se dfinit par lexistence de trois lois, ou fonctions logiques de
base.

1.2.1. Fonctions logiques de base.


Fonction inversion NON (NOT).
Cette fonction est galement appele complment
Notation : F = x
Table de vrit
x

F= x

Relation caractristique x = x x
Fonction OU (OR).
Cest une fonction de deux variables galement appele somme logique
Notation : F = x + y
Table de vrit

F =x+ y

0 0

1 0

1 1

0 1

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

La fonction OU vaut 1 si au moins une des variables vaut 1.


Relations caractristiques :

x+0= x
x + 1 =1
x+ x=x
x+ x=x
Fonction ET (AND).
Cest une fonction de deux variables galement appele produit logique
Notation : F = x y
Table de vrit

F = x y

0 0

1 0

1 1

0 1

La fonction ET ne vaut 1 que si toutes les variables valent 1.


Relations caractristiques :

x0=0
x 1 = x
x x= x
x x=0

1.2.2. Proprits des fonctions logiques de base.


1. Les reprsentations des fonctions ET et OU par les symboles et + sont faites par
analogie avec la multiplication et laddition en algbre ordinaire en considrant les
lments neutres. En principe aucune confusion nest craindre ! Nous ne
10

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

manipulerons jamais la fois les lois ET et OU et celles de lalgbre ordinaire.


Notons galement quil nexiste pas de lois inverses analogue la soustraction
ou la division en algbre ordinaire.
2. Les fonctions ET et OU sont commutatives.

x y = y x
x + y = y + x
3. Les fonctions ET et OU sont distributives lune par rapport lautre.

x (y + z) = (x y) + (x z) distributivit de ET par rapport OU


x + (y z) = (x + y) (x + z) distributivit de OU par rapport ET
Il faut shabituer la distributivit de OU par rapport ET qui na pas danalogue en
algbre ordinaire!
4. Dans les expressions logiques (formules ne faisant intervenir que des variables
logiques et les trois lois ci-dessus) il existe un ordre de priorit qui est le suivant en
dcroissant :
NON, ET , OU .
Ces rgles de priorit dispensent dun certain nombre de parenthses. Par exemple

x + (y + z) = (x + y) + z = x + y + z
x (y z) = (x y) z = x y z
x + (y z) = x + y z
(x + y) z

1.2.3. Thorme de De Morgan


Cest une des proprits les plus importantes des fonctions logiques. Elle repose sur la
remarque suivante :
Les relations caractristiques des lois ET et OU sont invariantes dans leur ensemble
lors de la transformation + , +, x x, x x . Partons par exemple des relations
constitutives de la loi ET

0 x = 0 , 1 x = x quelque soit x
Elles se transforment en
11

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

1 + x = 1 , 0 + x = x quelque soit x
qui ne sont rien dautre que les relations caractristiques de la loi OU.
Le thorme de De Morgan est symbolis par :

x y=x+ y
mais il est trs gnral et porte sur toutes relations. Ainsi le complment dune fonction
logique sera obtenu en remplaant les variables par leur complment, les signes + par des
et les signes par des +. Ainsi

F = f( K xi K , + , ) entraine F = f( K x i K , , + )

1.2.4. Quelques relations utiles.


En application des rgles dalgbre qui ont t nonces plus haut, on peut dmontrer
un certain nombre de relations trs utiles.

x+ x y = x
x+ x y = x+ y
x ( x + y) = x
x ( x + y) = x y
x A+ x B + A B = x A+ x B
( x + A) ( x + B ) ( A + B ) = ( x + A) ( x + B )
Ces relations permettent, avec un peu de pratique, de simplifier lcriture des fonctions
logiques. Les deux dernires relations sont connues sous le nom de relations du
consensus.

1.2.5. Formes canoniques des expressions logiques.


Une expression logique F peut scrire sous un grand nombre de formes diffrentes.
Deux dentre elles, dites formes canoniques, sont particulirement utiles.
1. F = somme de produits : F = x y + y B A + x B
'

2. F = produit de sommes : F ' = ( x + A) ( B + A + x ) ( B + y )


La recherche dune forme canonique correspond en fait la premire tape de
simplification dune fonction logique. Cela peut se faire, soit en utilisant les rgles de
12

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

lalgbre de Boole, soit directement partir de la table de vrit de la fonction.


Considrons par exemple la fonction F = ( y + x) ( y x) , son expression sous forme
canonique peut sobtenir de deux faons.

A partir des rgles dalgbre :

F = (y + x) (y x) = (y + x) (y + x) = produit de sommes
= yy + yx + xy + xx
= y x + x y = somme de produits

A partir de la table de vrit de la fonction logique.

On commence par dresser la table de vrit en calculant la valeur de la fonction F pour les
4 combinaisons possibles des variables x et y.

0 0

1 0

0 1

1 1

En utilisant les oprateurs logiques NON, ET et OU, on crit ensuite les diffrentes
combinaisons des variables dentres pour lesquelles F = 1. On obtient ainsi

F ={
yx + {
x y = somme de produits
ligne 2

ligne 3

1.3. Simplification des fonctions logiques.


Nous venons de voir que toute fonction logique peut tre associe deux expressions
logiques (correspondant aux deux formes canoniques). On entend en gnral par
simplification la rduction de ces expressions un minimum de termes contenant chacun
un minimum de variables.

1.3.1. Gnralits
La base des oprations de simplification rside dans les identits (o A et B sont des
expressions quelconques)

13

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

A x + A x = A et ( A + x) ( A + x) = A
Il faut leur ajouter les expressions tires de la rgle du consensus

x A + x B + A B = x A + x B et (x + A) (x + B) (A + B) = (x + A) (x + B)
Avec un peu dhabitude un examen attentif des expressions logiques suffit dgager
les simplifications. Le point de dpart le plus commode est la premire forme canonique
car les simplifications y paraissent plus familires compte tenu des analogies avec la
distributivit de la multiplication par rapport laddition.
Pour les fonctions de quatre ou cinq variables au plus, il existe cependant une
mthode graphique permettant dobtenir simplement la forme la plus simplifie de la
fonction logique.

1.3.2. Simplification dune fonction logique par la mthode des tables


de Karnaugh
Commenons par dfinir ce que nous appelons une table de Karnaugh.
a. Tables de Karnaugh
Il sagit dun tableau double entre dans lequel chaque combinaison des variables
dentre est associe une case qui contient la valeur de la fonction. Ce sont donc des
tables de vrit ! Cependant, la disposition des cases est telle que deux cases contigus
correspondent des combinaisons adjacentes des variables dentre, cest dire des
combinaisons ne diffrant que par la complmentation dune seule variable.
On donne ci-dessous, pour la fonction F = x y + z t + x t + z y , deux tables de
vrit dont seule celle de gauche est une table de Karnaugh. En effet sur la table de droite
les variables x et y changent de valeur lorsque lon passe de la 2eme la 3eme colonne.

x
y

0 0

0 0

1 1

1 0

z t

x
y

0 0

0 0

1 1

1 0

z t

14

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Bien que cela ne soit pas vident priori, il faut se rendre compte que, sur une ligne
donne, les cases de la premire et de la quatrime colonnes correspondent des
combinaisons adjacentes ne diffrant que par la valeur de variable x (0 dans la premire
colonne et 1 dans la quatrime). Il faut donc simaginer la table de Karnaugh comme
enroule sur elle-mme de sorte que les colonnes 1 et 4 se touchent. Le mme
raisonnement tient aussi pour les lignes 1 et 4 puisque, sur une colonne donne, les
combinaisons de ces deux lignes ne diffrent que par la valeur de la variable z (1 sur la
ligne du bas et 0 sur celle du haut).

La table de Karnaugh doit donc galement se

concevoir comme tant enroul sur elle-mme de bas en haut.


b. Simplification des fonctions logiques.
La mthode de simplification utilisant les tables de Karnaugh permet dobtenir les
fonctions logiques sous leur premire forme canonique la plus simple possible. Elle repose
sur la remarque suivante : Deux combinaisons adjacentes de termes dans
lexpression de la fonction F, par exemple x y z et x y z correspondront
toujours deux 1 contigus dans la table de Karnaugh. On peut alors effectuer la
simplification

x y z+x y z =x y
Lide est donc de reprer les 1 contigus dans la table de Karnaugh et deffectuer la
simplification correspondante. On procde en trois tapes :
1. On regroupe les cases contigus contenant des 1 en rectangles (ou carrs) de 1,
2, 4 ou 8 lments les plus grands et les moins nombreux possible. La mme case
peut servir dans plusieurs regroupements puisque

A x y + A x y + A x y = ( A x y + A x y ) + ( A x y + A x y) = A y + A x
2. On traduit les regroupements obtenus en produits logiques, cest dire que lon
crit la combinaison correspondante des variables dentre.
3. On fait la somme logique des diffrents produits obtenus ltape prcdente.
Dans la pratique il y a intrt faire porter les premiers regroupements sur les 1 les
plus isols sous peine deffectuer des regroupements non indispensables.
c. Exemples.
1. Simplifions la fonction F dfinie par le tableau suivant:
1

15

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

y
0

1
F1

Sans aucune simplification la fonction F1 scrit F1 = x y + x y + x y . Deux


simplifications sont possibles qui correspondent aux deux regroupements en traits pleins
reprsents sur la table

F1 = x y + x y + x y + x y
14243 14243
regroupement
horizontal = y

regroupement
vetical = x

F1 = y + x
Un mauvais choix des regroupements comme par exemple celui reprsent en
pointills sur la table ci dessus, aboutit une expression plus complique pour la fonction
F1, en loccurrence : F1 = x y + x .
Avec un peu de pratique on crit directement la fonction simplifie sans faire figurer
explicitement les simplifications ralises.
2. Simplifions la fonction F dfinie par :
2

F2
Les regroupements en traits pleins conduisent lexpression

F2 = {
z +{
y
carr
central

ligne
du bas

16

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

L encore, un mauvais choix des regroupements, comme celui en pointills, aboutit


une expression de F2 qui nest pas la plus simplifie

F2 = z + y z
3. Soit la fonction F dfinie par :
3

0 0

0 1

1 1

1 0

F3
La simplification nest pas plus complique que dans les exemples prcdents si lon
pense regrouper ensemble les 1 figurants dans les quatre coins de la table. Ainsi :

F3 = {
yz + {
y t + x y t
123
carr
central

4 coins

petit
regroupement
vertical

4. Simplifions la fonction F dfinie par la table suivante


4

0 0

0 1

1 1

1 0

F4
Deux regroupements sont ncessaires pour obtenir lexpression simplifie :

17

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

F4 =

x
+ z t
123
123

rec tan gle


vertical

ligne
du bas

5. Il peut arriver que la valeur de la fonction logique ne soit pas dfinie pour certaines
combinaisons des variables logiques. Cela signifie que pour ces combinaisons la valeur
de la fonction est indiffrente (souvent parce que ces combinaisons ne se produisent
jamais ou quelles ne sont pas juges pertinentes). Cest le cas par exemple de la fonction
F dfinie par la table de vrit ci-contre.
5

La fonction F

nest dfinie que pour 10 des 16 combinaisons possibles des 4

variables logiques x, y, z et t. Pour les 6 autres combinaisons la valeur de F est sans


5

importance et peut donc tre choisie librement. La table de Karnaugh correspondante est
crite ci-dessous.

18

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Les six cases correspondant aux combinaisons pour lesquelles la fonction F nest pas
5

dfinie sont remplies par des . Pour ces six combinaisons la valeur de la fonction peut
tre choisie librement ( = 0 ou 1).

0 0

0 1

1 1

1 0

F5
Lors de la simplification, on choisit pour chaque la valeur 0 ou 1 afin dobtenir la
fonction la plus simple possible. Dans cet exemple, trois sont intgrs dans des
regroupements et prennent donc la valeur 1, alors que les trois autres prennent la valeur
0. La fonction simplifie scrit ainsi partir de deux regroupements :

F5 = x t + z t
Les fonctions incompltement spcifies laissent donc certains degrs de libert pour
effectuer les regroupements. On doit veiller ne pas tomber dans les situations extrmes
qui consisteraient imposer les valeurs 1 ou 0 pour tous les . Le choix doit seffectuer au
cas par cas en fonction de la possibilit de regroupements les plus gros et les moins
nombreux possible.

1.3.3. Conclusion
La mthode des tables de Karnaugh est trs efficace pour simplifier les fonctions
logiques et ne pose aucun problme si elle est applique correctement en respectant les
rgles suivantes :
1. Il faut regrouper tous les 1 par groupes de 2, 4, 8 ou 16 ( !) les plus gros et les
19

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

moins nombreux possibles. Chaque case avec 1 peut appartenir plusieurs


regroupements diffrents
2. Il est gnralement astucieux de commencer par les 1 les plus isols.
3. Il peut parfois tre plus rapide de calculer F en regroupant les 0 puis de revenir
F en complmentant le rsultat.
4. Lorsque la valeur de la fonction logique nest pas prcise pour certaines
combinaisons des variables logiques, on crit un dans les cases correspondantes
de la table de Karnaugh. Au moment de la simplification, on donne chaque la
valeur 0 ou 1 de faon simplifier au maximum la fonction

20

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

1.4. Exercices.
Exercice 1
Dmontrer les relations suivantes en utilisant les rgles de calculs de lalgbre de
Boole

x+ x y = x
x+ x y = x+ y
x ( x + y) = x
x ( x + y) = x y
x A+ x B + A B = x A+ x B

( x + A) ( x + B ) ( A + B ) = ( x + A) ( x + B )

Exercice 2 Ecrire les expressions logiques simplifies des fonctions F et G dfinies


par les tables de vrits suivantes :

21

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Exercice 3 Simplifier les fonctions logiques suivantes en utilisant la mthode des


tables de Karnaugh:

f1 = a b + a b d + a b c d
f2 = a b c + a c d + a b d + a c + b c d
f3 = a b c + c d a + a b c d

22

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

1.5. Correction des exercices


Exercice 1 :
Lexercice se rsout en utilisant les proprits des lois ET et OU (paragraphes 1.2.1 et
1.2.2)
a) x + x y = x (1 + y ) = x
b) x + x y = ( x + x) ( x + y ) = x + y en utilisant la proprit de distributivit du OU par
rapport au ET
c) x ( x + y ) = x x + x y = x + x y = x (1 + y ) = x
d) x ( x + y ) = x x + x y = x y
d) Il sagit de la premire relation du consensus

x A + x B + A B = x A + x B + A B ( x + x)
= x A+ x B + A B x + A B x
= x A (1 + B ) + x B (1 + A)
=x A + xB
e) On applique le thorme de De Morgan la relation prcdente en effectuant la
transformation x x, x x, A A, B B, + et + ce qui donne :

( x + A) ( x + B) ( A + B) = ( x + A) ( x + B)
On retrouve bien lexpression cherche. Pour sen convaincre il suffit de rcrire cette
expression avec le changement de variables

x y, x y, A C , B D on obtient

alors

( y + C ) ( y + D) (C + D) = ( y + C ) ( y + D)

23

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Exercice 2 :
Pour obtenir lexpression algbrique dune fonction logique partir de sa table de vrit il
suffit de faire la somme logique des diffrentes combinaisons des variables pour
lesquelles la fonction vaut 1.
a) La fonction F =1 si

x = 0 ET y = 0 ET z = 1 OU

x = 0 ET y = 1 ET z = 0

OU

x = 1 ET y = 0 ET z = 1 OU x = 1 ET y = 1 ET z = 1 . Ce qui se traduit mathmatiquement


par :

F =x y z+ x y z+ x y z+ x y z
On peut simplifier cette expression pour obtenir

F =x y z+ x y z+ x y z+ x y z
= y z ( x + x) + x y z + x y z
= y z+ x y z + x y z

b)

La fonction G =1 si

x = 0 ET y = 0 ET z = 0 OU x = 0 ET y = 0 ET z = 1 OU

x = 1 ET y = 0 ET z = 0 OU x = 1 ET y = 0 ET z = 1 . Ce qui se traduit mathmatiquement


par :

G=x y z+ x y z+ x y z+ x y z
On peut simplifier cette expression pour obtenir

G = x y ( z + z) + x y ( z + z)
=x y+ x y
= y ( x + x) = y

24

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Exercice 3
1.

Il faut dabord remplir une table de Karnaugh. On rappelle quune table de


Karnaugh est une table de vrit dans laquelle on passe dune case une case
adjacente en ne changeant la valeur que dune seule des variables logiques ! Pour
remplir cette table il est possible de calculer la valeur de la fonction f1 pour chacune
des seize combinaisons possibles des variables a, b, c et d. En pratique, il est
cependant beaucoup plus rapide de considrer sparment chacun des termes de
lexpression de f1 et den dduire les combinaisons pour lesquelles la fonction f1
vaut 1. Ainsi dans lexpression f1 = a b + a b d + a b c d

le terme a b implique que f1 = 1 lorsque a =1 et b = 0 . On peut donc remplir la


quatrime colonne de la table de Karnaugh suivante avec des 1.

le terme a c d implique que f1 = 1 lorsque a =1 , b = 1 et d = 0 . On peut donc


mettre 1 sur la premire et la quatrime ligne de la troisime colonne.

le terme a c c d implique que f1 = 1 lorsque a =1 , b =1 , c = 0 et d =1 . On


peut donc mettre 1 sur la deuxime ligne de la troisime colonne.

On obtient ainsi trs rapidement la table de Karnaugh

0 0

0 1

1 1

1 0

c d

f1
A partir des trois regroupements proposs la fonction f1 scrit f1 = a d + a c + a b
25

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

2. On procde de la mme faon pour la fonction f 2 dont une table de Karnaugh


scrit :

0 0

0 1

1 1

1 0

c d

F2

Avec les regroupements proposs la fonction f 2 se simplifie sous la forme :

f2 = a c + a c + c d
Dans cet exemple dautres regroupements sont possibles qui aboutissent une
expression diffrente de f 2 .

0 0

0 1

1 1

1 0

c d

F2

26

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

On obtient alors f 2 = a c + a c + a d .
Les deux expressions de f 2 sont rigoureusement quivalentes et lon passe de lune
lautre en appliquant les rgles de lalgbre de Boole. En effet

f2 = a c + a c + c d
= a c + a c + c d + a d (relation du consensus)
=a c + a c+ a d +c d
= a c + a c + a d (relation du consensus)

3. Pour la fonction f 3 une table de Karnaugh scrit :

0 0

0 1

1 1

1 0

A
c d

F3

On obtient alors lexpression simplifie f 3 = a b c + a b d

27

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

28

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Chapitre 2
Reprsentation des nombres, codage

Llectronique numrique manipule des variables logiques 0 ou 1 obissant aux rgles


de lalgbre de Boole. Nous allons voir dans ce chapitre comment une information en
utilisant des variables logiques.

2.1.

Reprsentation des nombres, codes pondrs.

2.1.1. Les systmes de numration.


a. Numration en base b
Les nombres entiers ou dcimaux peuvent tre reprsents dans plusieurs bases
diffrentes. De manire gnrale l'expression d'un nombre en base B est de la forme:

A = a n 1 a n 2 a n 3 L a 2 a 1 a 0 , a 1 a 2 a 3 L
Chaque coefficient a i est un symbole (le plus souvent un chiffre) compris entre 0 et

b- 1. Dans un systme de numration en base b on attribue au chiffre qui occupe la


position 1 + i , le poids b i . La position est repre par rapport la virgule et croit de la
droite vers la gauche. La valeur en base B du nombre A prcdent est ainsi:

( A ) b = a n 1 b n 1 + a n 2 b n 2 + K + a 1 b 1 + a 0 b 0 + a 1 b 1 + a 2 b 2 + K
Les symboles disponibles pour crire un nombre dpendent de la base utilise et sont
compris dans lintervalle [0, b 1] .

29

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

b. Numration dcimale (code dcimal).


C'est le systme de numration usuel dans la vie quotidienne. Puisque b = 10 il
dispose de 10 symboles : 0, 1, 2, 3, 4, 5, 6, 7, 8 et 9. L'entier 1596 correspond

( 1596 ) 10 = 1 10 3 + 5 10 2 + 9 10 1 + 6 10 0
Cette base, trs pratique lorsque l'on a 10 doigts, nest pas adapte au fonctionnement
des microprocesseurs pour lesquels on fait appel dautres bases.
c. Numration binaire (code binaire naturel).
La numration en base 2 ou numration binaire utilise deux symboles 0 et 1. Cette
base est trs pratique en lectronique numrique pour distinguer deux tats logiques. On
crit :

( a n 1 a n 2 L a 1 a 0 ) 2 = a n 1 2 n 1 + a n 2 2 n 2 L + a 1 2 1 + a 0 2 0
La partie droite de l'quation donne la valeur en dcimal du nombre binaire crit
gauche. Par exemple:

( 1011 , 01) 2 = 1 2 3 + 0 2 2 + 1 2 1 + 1 2 0 + 0 2 1 + 1 2 2 = 11 , 25
Un lment binaire 0 ou 1 est appel un bit. En code binaire naturel, le poids du bit de
rang n est 2 n (attention on compte le rang 0). Le bit de poids le plus fort est appel MSB
(Most Significant Bit) et celui de poids le plus faible LSB (Less Significant Bit)
d. Numration hexadcimale (code hexadcimal)
L'utilisation de la base b = 16 rsulte du dveloppement des micro-ordinateurs. Les
symboles utiliss dans cette base sont les dix chiffres de 0 9 complts par les lettres A
(pour 10), B (pour 11), C (pour12), D (pour 13), E (pour 14) ef F (pour 15). On crit

( a n 1 a n 2 L a 1 a 0 ) 2 = a n 1 16 n 1 + a n 2 16 n 2 L + a 1 16 1 + a 0 16 0
Comme prcdemment la partie droite de l'quation donne la valeur en dcimal du
nombre hexadcimal crit gauche. Par exemple:

( AA ) 16 = A 16 1 + A 16 0 = 10 16 + 10 1= ( 170 )10
( B 7 ) 16 = B 16 1 + 7 16 0 = 11 16 + 7 1= ( 183 ) 10
30

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

2.1.2. Changement de base, conversions.


a. Conversions vers la base dcimale.
Le principe de la conversion rsulte directement des dfinitions prcdentes et de la
faon dont on crit un nombre dans une base donne :

( N ) b = a n 1 b n 1 + a n 2 b n 2 + K + a 1 b 1 + a 0 b 0 + a 1 b 1 + a 2 b 2 + K
o b est cod en dcimal. La conversion est ainsi ralise automatiquement puisque le
rsultat est crit directement en base 10.
b. Conversion de la base 10 vers la base b.
L'opration repose sur la remarque suivante : le chiffre recherch de poids le plus
faible est le reste de la division du nombre par la base b. En effet, soit N le nombre
convertir on peut crire :

( N ) b = a n 1 b n 1 + a n 2 b n 2 + K + a 1 b 1 + a 0 b 0

= ( a n 1 b n 2 + a n 2 b n 2 + K a 2 b 1 + a 1 ) b + a 0 avec a 0 < b

Le chiffre suivant s'obtient de la mme faon partir du quotient et ainsi de suite


jusqu'au chiffre de poids le plus fort.
Prenons l'exemple de la conversion de (89)10 en base 2. L'application de l'algorithme
prcdent donne (89)10 = (1011001)2. En effet :
89 = 44 x 2 + 1

44 = 22 x 2 + 0

22 = 11 x 2 + 0

11 = 5 x 2 + 1

5=2x2+1

2=1x2+0

1=0x2+1

bit de poids le plus faible

bit de poids le plus fort

Il est possible de procder diffremment en retranchant directement de N les


31

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

diffrentes puissances de b pour obtenir les chiffres dans l'ordre des poids dcroissants.
Cette seconde mthode appliquer l'exemple prcdent se traduit par la squence
suivante:
89 = 64 + 25 = 25 + 26 x 1

25 = 25 + 25 x 0

25 = 16 + 9 = 9 + 24 x 1

9 = 8 + 1 = 1 + 23 x 1

1 = 1 + 22 x 0

1 = 1 + 21 x 0

1 = 1 + 0 = 0 + 20 x 1

bit de poids le plus fort

bit de poids le plus faible

Le rsultat final est bien sr identique (89)10 = (1011001)2


b. Conversions directes binaire hexadcimal.
Les conversions entre les bases binaire et hexadcimale peuvent se faire par
l'intermdiaire de la base 10 en appliquant les mthodes prcdentes. Il est cependant
possible d'effectuer la conversion directement.
La mthode consiste dcouper le nombre convertir en "paquets" facilement
convertible dans la base dsire. Par exemple :

( 1101100001 11) 2 = ( 1101


{ 1000
123 0111
12
3 ) 2 = ( D 87 )16
D

ou bien dans l'autre sens :

( BD 9 ) 16 = ( B D 9 )16 = ( 1011110110 01) 2


{ { {
1011 1101 1001

2.2. Opration arithmtiques.


En lectronique numrique lopration fondamentale est laddition, la soustraction
ntant rien dautre que laddition dun nombre ngatif. Il est donc important davoir une
reprsentation des nombres ngatifs qui permette deffectuer simplement les
soustractions.

32

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

2.2.1. Reprsentation des nombres ngatifs.


Dans un circuit lectronique (par exemple un ordinateur), les nombres sont
reprsents par des bits 0 ou 1 stocks dans des mmoires ou des registres
(physiquement cela correspond des tats diffrents de tension lectrique ou
d'aimantation). Un groupe de 8 bits forme un octet2. Les circuits lectroniques manipulent
des mots forms de plusieurs octets. Les ordinateurs actuels, par exemple, utilisent des
mots de 8 octets c'est--dire 64 bits.
Les nombres reprsentables sont donc en nombre fini. On ne peut pas tout
reprsenter ni tout calculer. Les mots de 64 bits manipuls par les ordinateurs autorisent
264 reprsentations diffrentes soit quelques milliards. Dans ces conditions se pose la
question de la reprsentation la plus approprie pour les nombres ngatifs. Pour les
nombres exprims en code binaire naturel il existe au moins trois types de
reprsentations.
a. Reprsentation par un bit de signe et une valeur absolue.
Le premier bit indique le signe : 0 pour le signe + et 1 pour le signe -. Le reste des bits
reprsente la valeur absolue (en base 2). Par exemple avec 3 bits on reprsente les
nombres :
+ 3 est reprsent par 0 1 1

- 3 est reprsent par 1 1 1

+ 2 est reprsent par 0 1 0

- 2 est reprsent par 1 1 0

+ 1 est reprsent par 0 0 1

- 1 est reprsent par 1 0 1

+ 0 est reprsent par 0 0 0

- 0 est reprsent par 1 0 0

Linconvnient de cette convention est double ! Il y a deux reprsentations possibles


pour le nombre 0. Par ailleurs la soustraction vue comme une addition bit bit ne
fonctionne pas. En effet
0 0 0 (+0)

0 0 1 (+1)

+ 1 0 1 (-1)
= 1 0 1

(-1)

mais
Correct

+ 1 1 0 (-2)
= 1 1 1

(-3)

Faux

Les anglo saxons utilisent le terme byte

33

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

b. Reprsentation par le complment 1 ou complment restreint (CR).


Il sagit du complment par rapport au plus grand des nombres reprsentables. Ce
nombre est compos de bits tous gaux 1. En pratique, le complment 1 dun nombre

x crit sur n bits est obtenu en complmentant chacun des bits. On a alors
n
CR ( x ) + x = 111
K4
111
142
3 = 2 1
n bits

Les nombres reprsentables avec n = 3 bits sont donns dans le tableau ci-dessous.
La reprsentation des nombres positifs ne change pas, il s'agit toujours d'un bit de signe
gal 0 suivi de la valeur absolue, en revanche, pour les nombres ngatifs le bit de signe
est toujours 1 mais la valeur absolue napparat plus.
+ 3 est reprsent par 0 1 1

- 3 est reprsent par 1 0 0

+ 2 est reprsent par 0 1 0

- 2 est reprsent par 1 0 1

+ 1 est reprsent par 0 0 1

- 1 est reprsent par 1 1 0

+ 0 est reprsent par 0 0 0

- 0 est reprsent par 1 1 1

Il y a toujours linconvnient de deux reprsentations pour le chiffre 0 mais nous


verrons que cette reprsentation permet deffectuer des soustractions
c. Reprsentation par le complment 2 ou complment vrai (CV).
Le complment vrai dun nombre sobtient en ajoutant 1 au complment restreint

CV ( x) = CR( x) + 1 . On a alors CV ( x) + x = 2 n et les nombres reprsentables avec n = 3


bits sont les suivants :
+ 3 est reprsent par 0 1 1

- 3 est reprsent par 1 0 1

+ 2 est reprsent par 0 1 0

- 2 est reprsent par 1 1 0

+ 1 est reprsent par 0 0 1

- 1 est reprsent par 1 1 1

+ 0 est reprsent par 0 0 0

- 4 est reprsent par 1 0 0

Par rapport la reprsentation en complment 1 il ny a plus quune seule


reprsentation pour le nombre 0 ce qui permet de librer la combinaison 1 0 0 pour

34

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

reprsenter 4. En effet 4 = 100 donc 4 = CV ( 4 ) = 011+ 1 = 100 3.

2.2.2. Ralisation pratique de la soustraction.


Quel est lintrt des reprsentations complmentes 1 ou 2? Supposons que lon
manipule des nombres entiers crits en binaires sur n bits. La soustraction se rduisant
laddition dun nombre ngatif, toutes les oprations se font modulo 2 n puisque, sur n
bits, le nombre 2 n nest reprsent que par des 0.
a. Utilisation du complment 2.
Considrons deux nombres positifs M et N reprsents sur n bits, la soustraction

M N scrit sous la forme

N M = N M + 2 n = N + (2 n M )
1424
3
CV ( M )

La complmentation 2 permet donc de ramener trs simplement la soustraction


laddition. Dans la situation o N < M le rsultat est directement obtenu dans la
reprsentation complment 2 :

N M = ( M N ) = 2 n ( M N ) si N < M
1442443
CV ( M N )

Les exemples suivants illustrent ce fonctionnement. Lorsque N > M

l'addition

N + CV ( M ) peut conduire une retenue, c'est--dire un bit n + 1 gal 1. Cette


retenue n'est pas prise en compte puisque l'on ne dispose que de n bits pour stocker le
rsultat de l'opration.
0 1 0 (+2)

0 1 1 (+3)

+ 1 0 1 (-3)
= 1 1 1

(-1)

+
Correct

1 1 1 (-1)

=X
1 0 1 0 (+2)

Correct

retenue
La complmentation 2 permet donc de ramener trs simplement la soustraction

Attention le codage sur 3 bits d'un nombre sign ne permet de reprsenter le nombre 4.

35

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

l'addition, par contre sa ralisation n'est pas immdiate.


b. utilisation du complment 1.
La complmentation 1 rend la soustraction un peu plus complique puisquil faut
maintenant crire :

N M = N M + 2 n 1 + 1 = N + (2 n 1 M ) + 1
142
4 43
4

si N > M

CR ( M )

N M = ( M N ) = 2 n 1 ( M N ) = N + ( 2 n 1 M )
142
4 43
4

si N < M

CR ( M )

Dans le premiers cas il faut additionner le complment 1 de M puis ajouter encore 1.


Dans le second cas il suffit dajouter le complment 1 de M pour obtenir le rsultat
complment 1. Ces deux situations sont illustres sur les exemples ci-dessous. de
nouveau la retenue qui peut ventuellement apparatre n'est pas stocke sur les n bits
disponibles et peut donc tre oublie.
0 1 1 (+3)
0 1 0 (+2)

mais

+ 1 0 0 (-3)
= 1 1 0

(-1)

Correct

1 1 0 (-1)

=X
1 0 1 0 (+2)

Correct

retenue

La complmentation 1 est plus commode calculer que la reprsentation 2 (il suffit


de complmenter les bits), en revanche la ralisation de la soustraction ncessite d'ajouter
1 dans certaines circonstances. En pratique cela n'est pas une vraie complication puisqu'il
suffit d'utiliser l'entre de retenue des additionneurs.
c. Problmes de dbordement.
Quelque soit la reprsentation adopte pour raliser une opration arithmtique il faut
toujours s'assurer que le rsultat obtenu reste dans les limites de la reprsentation (entre 4 et +3 dans le cas de la reprsentation par complment 2 sur 3 bits). Si ce n'est pas le
cas les rsultats obtenus sont aberrants.

36

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

1 1 0 (-2)
+

0 1 1 (+3)

1 0 1 (-3)

=X
1 0 1 1

(+3)

Faux

0 1 0 (+2)

1 0 1 (-3)

Faux

2.3. Codage des nombres.


Un code est une correspondance arbitraire entre un ensemble de symboles et un
ensemble dobjets. Les symboles peuvent tre des lettres, des chiffres, des signes de
ponctuation Certains codes permettent deffectuer des oprations arithmtiques,
dautres permettent de dtecter des erreurs lors dune transmission de donnes voir de les
corriger.

2.3.1. Les codes pondrs.


a. Codes binaire, dcimal et hexadcimal.
Les codes du paragraphe 2.1.1 sont des codes pondrs. Dans une base donne,
chaque bit est affect d'un poids proportionnel sa position. Il existe d'autres types de
codes pondrs notamment les reprsentations dcimales codes binaires.
b. Code BCD (Binary Coded Decimal)
Il s'agit d'une reprsentation des nombres en base 10, o chaque chiffre est cod en
binaire. Il faut 4 bits pour reprsenter les 10 chiffres de la base 10 et chaque bit dun
groupe de 4 est affect de son poids naturel. On crit ainsi par exemple

( 421) 10 = ( 0100 0010 0001) BCD au lieu de ( 110100101 ) 2 en binaire naturel.


En code BCD un nombre de n chiffres occupe toujours 4 n bits.

2.3.2. Les codes non pondrs.


a. Le code ASCII (American Standard Code for Information Interchange).
Cest le code le plus utilis dans les transmissions entre une unit centrale et ses
priphriques. Il sert coder des lettres, des chiffres et un certain nombre dordres qui
correspondent souvent aux touches du clavier (par exemple la touche ENTREE). Ces
symboles sont cods en binaire sur 7 bits ce qui permet 2 7 = 128 possibilits.

37

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

La transmission d'une information se fait en ralit sur 8 bits. le dernier bits est en
principe un bit de parit servant la dtection des erreurs: il est mis 0 si le nombre de
bits du signal est pair , et 1 dans le cas inverse. On peut ainsi dtecter un erreur se
produisant sur un bit. En ralit le code ASCII, qui a t mis au point pour la langue
anglaise, ne contient pas de caractres accentus ni de caractres propres une langue.
Le 8eme bit est donc souvent utilis pour transmettre ces caractres. On parle alors de
code ASCII tendu.
b. Codes adjacents.
Lorsque deux chiffres ou nombres conscutifs ont toujours des reprsentations qui ne
diffrent que par un seul bit on dit qu'il s'agit d'un code adjacent. Si l'adjacence est
complte (avec retour au point de dpart) on parle de code cyclique. Ces codes
permettent de diminuer les risques de comportement erratique lors des changements de
combinaison.
On a reprsent ci-dessous la construction des codes cycliques appels code GRAY,
pour les numrations hexadcimale et dcimale.
Gray Hexadecimal

Gray decimal

10

11

12

13

14

15

Il arrive que deux chiffres changent simultanment entre deux nombres conscutifs:
38

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

par exemple lors du passage de 19 20. Dans ce cas on perd le bnfice du caractre
cyclique du code GRAY . Pour viter cet inconvnient on utilise la convention suivante.

Le chiffre des units est reprsent par le code GRAY si la dizaine est paire (par
exemple 08, 24 )

Le chiffre des units est reprsent par le code CRAY de son complment 9 (en
dcimal) si la dizaine est impaire (18, 35 )

2.3.3. Codes correcteurs d'erreurs.


Les transmissions numriques ncessitent des rapports signal/bruit beaucoup plus
faibles que les transmission analogiques. Cela tant, mme si un rapport signal/bruit de 1
est acceptable il est toujours possible qu'un bit soit modifi lors d'une transmission de
donnes. Des codes on donc t dvelopps pour dtecter et ventuellement corriger ces
erreurs.
Nous nous contenterons de donner l'exemple de deux codes dtecteurs d'erreurs.
a. Ajout d'un bit de parit.
On ajout un bit supplmentaire l'information que l'on souhaite transmettre. Ce bit est
tel que le nombre total de 1 soit pair comme indiqu sur l'exemple ci-dessous
Information

Bit de parit

On dtecte ainsi les erreurs qui portent sur un seul bit, mais ce sont les plus frquentes
sauf si le taux d'erreur est exorbitant!
b. Codes p parmi n
Dans ce type de code les chiffres de 0 9 sont reprsents par des combinaisons qui
comportent toujours p bits 1 parmi les n bits codant le chiffre. Le tableau suivant donne
l'exemple du code 2 parmi 5. Ce type de code permet galement de dtecter les erreurs
portant sur un seul bit.

39

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Code 2 parmi 5

binaire standard
a b

A B C D E

40

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

2.4. Exercices.
Exercice 1.
Effectuer les conversions suivantes:
a. (7852)10 en base hexadcimal puis en binaire.
b. (1101001011)2 en hexadcimal puis en dcimal
c. (2EA)16 en binaire puis en dcimal.

Exercice 2.
On reprsente des entiers signs sur 16 bits.
1. Quel est le plus grand entier positif que l'on puisse crire? Quel est le plus petit
entier ngatif que l'on puisse crire?
2. Ecrire, en valeur absolue, les entiers prcdents en base hexadcimal et dcimal.
3. Donner les complments 1 et 2 de l'entier le plus grand.

Exercice 3.
Effectuer les oprations suivantes en complment 2 sur 8 bits. Vrifier les rsultats et
indiquer les ventuels dbordements. Comment peut on dtecter que le rsultat est faux ?
a. 125 26
b. 105 + 35
c. 40 60
d. - 38 96

41

Licence d'Ingnierie Electrique 1

2.5.

ere

anne

lectronique Numrique

Correction des exercices

Exercice 1
1. on applique la mthode expose dans le paragraphe 2.1.2
7852 = 16 x 490 + 12 =16 x 490 + C

490 = 16 x 30 + 10 = 16 x 30 + A

30 = 16 x 1 + 14 = 16 x 1 + E

1 = 16 x 0 + 1

soit (7852)10 = (1EAC)16


la conversion vers la base 2 est immdiate : (1EAC)16 = (1 1110 1010 1100)2
2. Vers la base hexadcimale ( 11 0100
{ ) 2 = ( 3 4 B ) 16
123 1011

{
3

11= B

Par ailleurs (34B)16 = 3 x 162 + 4 x 161 + 11 x 160 = (843)10


3. (2EA)16 = 2 x 162 + 14 x 161 + 10 x 160 = (746)10
et ( 2 E

A ) = ( 1011101010 ) 2
{ { { 16

10 0100 1010

Exercice 2.
1. Les entiers tant signs un bit est ncessairement consacr au signe (celui le plus
gauche). Le plus grand entier positif s'crit 0 111 1111 1111 1111 .
Le plus petit entier ngatif est 1111 1111 1111 1111
2. Les deux nombres sont identiques en valeur absolue et s'crivent (7FFF)16=
(32767)10 = 215 1.
42

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

3. Le complment 1 s'obtient en complmentant tous les bits composants le nombre


soit 1 000 0000 0000 0000. Le complment 2 s'obtient en ajoutant 1 au complment
1. On a ainsi 1 000 0000 0000 0001

Exercice 3.
Pour commencer il faut reprsenter chacun des nombres sur 8 bits, en utilisant le code
CBN pour les nombres positifs et le code complment 2 pour les nombres ngatifs. Le
rsultat, si il est ngatif, est obtenu en complment 2 et on ne garde que les 8 premiers
bits.
a.
Retenues

1 1111 100

125

0111 1101

- 26

1110 0110

= 99

= 1 0110 0011

Dbordement

b.
Retenues

0 1100

011

105

0110

1001

+ 35

0010

0011

= 140

= 0 1000

1100

FAUX

43

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

c.
Retenues

0 0000

000

40

0010

1000

- 60

1100

0100

= -20

= 0 1110

1100

d.
Retenues

1 0010

000

- 38

1101

1010

1001

0001

= 1 0110

1011

96

=- 134

FAUX

Dbordement

Compte tenu du nombre de bits le rsultat de lopration doit tre compris entre 127 et
+127. En dehors de cette plage le rsultat est ncessairement faux comme cest le
cas pour oprations b) et d). En pratique deux situations mnent un rsultat faux :

Il y a une retenue du bit 7 vers le bit 8 et pas de retenue externe (ou


dbordement) (cas b)

Il ny a pas de retenue du bit 7 vers le bit 8 mais il y a une retenue externe


(cas d)

Dans les deux cas le bit de signe est chang accidentellement.

44

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Chapitre 3
Logique combinatoire.

Un circuit gouvern par les rgles de la logique combinatoire possde une ou plusieurs
entres, et une ou plusieurs sorties, et obit la proprit suivante :
Ltat de la (ou des) sortie(s) un instant donn ne dpend que du circuit et de la
valeur des entres cet instant.
Une mme combinaison des entres donnera ainsi toujours la mme valeur des
sorties. Cette proprit, qui peut paratre de bon sens, nest pas systmatiquement
vrifie. Nous verrons dans le chapitre 4 quil existe des circuits pour lesquels ltat des
sorties est influenc par lhistoire du circuit. Nous parlerons alors de logique squentielle.

3.1. Reprsentation schmatique des fonctions logiques de


base.
3.1.1. Les fonctions NON, ET, OU.
Sur les schmas de circuits lectroniques les fonctions logiques sont reprsentes par
des symboles que lon appelle gnralement portes logiques. Les fonctions NON, ET et
OU sont associes aux symboles reprsents sur la Figure 1.

Figure 1 Symboles associs aux fonctions logiques NON, ET, OU

On rencontre aussi dautres fonctions logiques ralises partir des 3 fonctions


prcdentes.

45

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

3.1.2. La fonction NON ET (NAND).


La fonction NON ET est obtenue en complmentant la fonction ET F = x y . La table
de vrit et le symbole associs cette fonction sont :

Figure 2 Symbole associ la fonction NON ET


(NAND)

F = x y

0 0

1 0

1 1

0 1

3.1.3. La fonction NON OU (NOR).


La fonction NON OU est obtenue en complmentant la fonction OU F = x + y . La
table de vrit et le symbole associs cette fonction sont :

F =x+ y

0 0

1 0

1 1

0 1

Figure 3 Symbole associ la fonction NON OU (NOR)

3.1.4. La fonction OU EXCLUSIF (XOR).


La fonction OU EXCLUSIF ne vaut 1 que si les deux entres sont diffrentes. Elle
scrit F = x y = x y + x y. La table de vrit et le symbole associs cette fonction
sont :

46

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Figure 4 Symbole associ la fonction OU EXCLUSIF


(XOR)

F =x y

0 0

1 0

1 1

0 1

3.2. Ralisation matrielle dune fonction logique.


En combinant entre elles les diffrentes portes logiques on peut priori raliser
nimporte quelle fonction logique. On appelle logigramme la ralisation dune fonction
complexe laide des portes de base. A titre dexemple ralisons la fonction OU
EXCLUSIF (XOR) en nutilisant que des portes NON, ET, OU.

1re mthode :
On ralise la fonction F = x y = x y + x y telle quelle est crite. Obtient alors le

schma de la
Figure 5
Cette solution nest pas satisfaisante pour au moins deux raisons
1. On na pas chercher minimiser le nombre de portes utilises.
2. On utilise 3 types de portes diffrents donc 3 botiers diffrents sur le montage.
Sachant quun botier contient plusieurs portes (4 ou 6 gnralement) on peut facilement
gagner de la place en nutilisant quun seul type de portes.

47

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Figure 5 Ralisation de la fonction OU EXCLUSIF (XOR)

2eme mthode :
Pour simplifier la ralisation, on cherche a nutiliser quun seul type de portes, par
exemple des portes NAND.
La fonction scrit alors

F = x y = x y+ x y = x yx y
et obtient le schma suivant (Figure 6), avec 5 portes NAND, en notant que x x = x.
Il faut noter ici que la fonction NAND, comme dailleurs la fonction NOR, est dite
complte car elle permet de raliser elle seule toutes les fonctions logiques.

Figure 6 Ralisation de la fonction OU EXCLUSIF uniquement avec des portes NAND

48

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

3eme mthode :
En tant astucieux on remarque que

x y = x ( y + x) = x x y
x y = y ( y + x) = y x y
La fonction F peut alors se rcrire sous la forme

F = xx y yx y
ce qui conduit au schma de la Figure 7 qui ne comporte que 4 portes NAND!
Une remarque simpose : Ce nest pas ncessairement lexpression la plus simplifie
de la fonction logique F qui donne le logigramme (et donc le circuit lectronique) le plus
simple ou le plus optimis. Ici nous avons gagn une porte logique en crivant

F = x ( y + x) + y ( y + x) au lieu de F = x y + x y.

Figure 7 Ralisation de la fonction OU EXCLUSIF avec le minimum de portes logiques.

3.3. Les alas en logique combinatoire.


Pour tablir les schmas prcdents nous navons pas considr les temps
caractristiques de commutation des circuits. Nous avons implicitement suppos quun
changement des entres entranait, ventuellement, un basculement instantan de la
sortie. En ralit il nen est pas ainsi, la sortie dune porte logique commute toujours avec
un certain retard par rapport aux entres. Ce retard, d au temps de propagation travers
49

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

la porte, est lorigine de phnomnes parasites appels alas.

3.3.1. Un exemple simple dala.


On considre le circuit de la Figure 8. La fonction ralise est trs simple, puisquil
sagit de s = e e et la sortie vaut toujours 0 quelque soit la valeur de lentre e. Pour le
vrifier on a trac les chronogrammes de e et s en tenant compte, ou pas, du temps de
retard introduit par chacune des portes (Figure 9). La prise en compte du temps de
retard fait apparatre une impulsion parasite sur la sortie s.

x
Figure 8

e
t

t
(a)

t
(b)

Figure 9 Chronogrammes de e, x = e et s = e x , (a) sans tenir compte du temps de retard,


(b) en incluant le temps de propagation

De faon gnrale un ala risque de se manifester la sortie dun circuit lmentaire


ET ou OU loccasion de transitions quasi-simultanes sur les entres : (01) (10) ou
linverse.

50

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

3.3.2. Remdes aux alas.


Considrons la fonction logique F des variables logiques a, b et c dfinie par la table
de Karnaugh suivante :

et dont lexpression la plus simplifie F = a b + a c, aboutie la ralisation de la Figure


10. On constate sur le chronogramme (Figure 11) que lors de la transition

(abc) = (111) (011) (o lon ne change que la variable a) la sortie F passe un court
instant par la valeur 0, alors que la table de Karnaugh indique quelle devrait rester 1.
Dans cet exemple ce sont les deux variables intermdiaires x = a b et y = a c qui
provoquent lala en raison de leur lger retard lune par rapport lautre lors du
changement ( xy ) = (01) (10) .

Figure 10 Schma logique de la fonction F = a b + a c = x + y

51

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

b=c=1

a
a
x
y
F

t
t
t
t
t

Figure 11 Chronogramme de la fonction F = a b + a c.

Les deux variables secondaires x et y correspondent aux deux termes de lexpression


logique ou, ce qui est quivalent, au deux regroupements raliss dans la table de
Karnaugh. La solution au problme de lala dcoule de cette remarque: il faut que le
changement de a laisse toujours 1" lintrieur dun des termes de lexpression logique.
Ceci implique quil faut ajouter des termes supplmentaires lexpression de F, qui ne
sont autres que les termes de consensus. On crira donc F = a b + a c + b c. Le
terme supplmentaire bc assure que la fonction F reste toujours 1 dans la transition

(abc) = (111) (011)


De faon plus visuelle on peut galement remarquer quil y a un risque dala lorsque,
dans un tableau de Karnaugh, deux regroupements ont des cases adjacentes. Il peut alors
tre ncessaire de raliser des regroupements redondants (ici b c reprsent en
pointills dans la table ci-dessous) afin dassurer un recouvrement entre les
regroupements initiaux a b et a c . A titre dexercice on pourra vrifier que le schma
du OU EXCLUSIF ralis avec 4 portes NAND sur Figure 7 ninduit pas dala.

52

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Une nouvelle fois on constate que la simplification dune fonction logique ne doit pas
tre une fin en soi. Non seulement la forme la plus simplifie ne conduit pas
obligatoirement la ralisation matrielle la plus simple, mais elle peut galement induire
des phnomnes parasites comme les alas.

3.3.3. Consquences des alas.


Tout dabord il convient de noter que seul le rgime transitoire des circuits
combinatoires est affect par les alas. Le rgime permanent reste correct, cest pourquoi
les alas peuvent souvent passer inaperus. Les consquences des alas se font
nanmoins sentir dans au moins deux domaines:

Ils dterminent la bande passante dun montage (un compteur par exemple), cest
dire la frquence maximum pour un fonctionnement fiable.

Ils peuvent engendrer des dysfonctionnements importants si le circuit contient des


systmes squentiels (bascules, compteurs). Comme nous le verrons dans le
chapitre 4 que les systmes squentiels peuvent tre contrls par des impulsions
et sont donc sensibles aux alas.

3.4.

Quelques circuits logiques complexes.

En pratique il nest pas ncessaire de raliser des fonctions logiques complexes en


utilisant les portes logiques de base que nous venons de dcrire. On trouve dans les
catalogues des diffrents constructeurs un grand nombre de circuits logiques intgrs
ralisant des fonctions logiques complexes. Nous verrons simplement ici le multiplexeur,
lencodeur et le dcodeur.

53

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

3.4.1. Le multiplexeur (slecteur de donnes).

Principe du multiplexeur.
Un multiplexeur possde plusieurs entres et une seule sortie. Il agit comme un

slecteur de donnes en orientant vers sa sortie la donne prsente sur lune de ses
entres. Pour fixer les ides, considrons le multiplexeur le plus simple reprsent sur la
Figure 12. Il sagit un circuit logique deux entres, D et D , permettant dafficher sur sa
0

sortie F la donne prsente sur une des deux entres. Ceci nest ralisable que si il existe
une entre supplmentaire S 0 , dite entre de slection ou dadresse, telle que

F = D0 si S 0 = 0
F = D1 si S 0 = 1
Un multiplexeur comporte donc deux types dentres : les entres de donnes (ou
dinformations), et les entres de slection (ou dadresse) dont les combinaisons servent
numroter les entres dinformations

Figure 12 Multiplexeur deux entres de donnes D et D , et une entre de slection S 0


0
1
(entre dadresse)

Gnralisation.
Pour slectionner parmi quatre entres il faut imprativement disposer de deux entres
de slection: chacune des quatre combinaisons possibles des entres de slection
correspondra laiguillage dune entre, et dune seule, vers la sortie. De la mme faon
pour slectionner parmi huit entres donnes, trois entres de slections sont ncessaires

(2 =8). De faon gnrale, un multiplexeur possdant n entres de slection permet de


slectionner une entre parmi 2 n .
54

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

La slection de lentre est ralise en affectant un poids aux entres dadresse

S n K S 0 . On peut, par exemple, associer S n au bit de poids fort et S 0 a celui de poids


faible. La combinaison binaire S n K S 0 ainsi obtenue est appele adresse et le
multiplexeur aiguillera vers la sortie F lentre Di dont lindice dcimal i correspondra
ladresse binaire i = ( S n K S 0 ) 2 . Ainsi, dans un multiplexeur 8 entres de donnes,
lentre E

sera aiguille vers la sortie si ladresse binaire crite sur les entres de

slection est4:

S2

S1

S0

Les multiplexeurs ont de nombreuses applications. Ils peuvent par exemple tre utiliss
comme :

slecteur de donnes.

convertisseur parallle-srie. Le multiplexeur reoit en parallle des


donnes quil peut transmettre lune aprs lautre sur sa sortie.

gnrateur de fonctions logiques.

Utilisation en gnrateur de fonction logique.


La transmission de la donne prsente sur lentre D , dont ladresse est 101, (voir
5

plus haut) consiste pour le multiplexeur raliser un ET logique entre D et le monme


5

n
S 2 S1 S 0 . En fait un multiplexeur n entres dadresses (et donc 2 entres de

donnes) peut raliser toutes les fonctions logiques combinatoires de n+1 variables.
Considrons par exemple, la ralisation de la fonction F = x y z + x y z + y z
avec un multiplexeur 2 entres dadresse.

En supposant que S 2 correspond au bit de poids fort de ladresse (MSB) et S 0 au bit de

poids faible.

55

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

x
x

y
z
Figure 13 Ralisation de la fonction logique

F = x y z + x y z + y z avec un

multiplexeur deux entres dadresse

On connecte 2 des variables aux entres dadresse ou de slection. Par exemple y


S et z S . On doit ensuite connecter convenablement les 4 entres de donnes de
0

faon reproduire les diffrents termes de la fonction F.


1. Pour le terme x y z on doit relier lentre D1 dont ladresse est 01 (z = 0, y = 1) x.
2. Pour le terme x y z on doit relier lentre D2 dont ladresse est 10 (z = 1, y = 0) x .
3. Pour le terme z y on relie lentre dont ladresse est 11 (z = 1, y = 1) au niveau
logique 1 (par exemple 5volts en technologie TTL).
4. Toutes les autres entres sont connectes au niveau logique 0 (la masse) puisque

F = 0 pour les valeurs de y et z correspondantes.


Le schma correspondant est reprsent sur la Figure 13.

3.4.2. Encodeur prioritaire.


Cest un circuit m entres et n sorties. Les sorties dlivrent le code de lentre active
si il ny en a quune ou de lentre prioritaire si il y en a plusieurs. Si le code est le code

binaire standard alors on a m=2 et lencodeur est dit binaire. Il existe bien entendu des
encodeurs pour les codes BCD, GRAY, ASCII ... Dans le cas du code ASCII lencodeur
est utilis pour coder les touches dun clavier, cest dire pour gnrer le code ASCII
56

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

associ au caractre ou la fonction de la touche enfonce. Le fonctionnement dun


encodeur prioritaire a quatre entre est dcrit par la table de vrit suivante. Les entres
sont actives au niveau haut (1), lorsque plusieurs entres Ei sont actives, seul le code
correspondant lentre dindice le plus lev est prsent sur les sorties a1 a 0 . Dans cet
exemple lentre E3 a la plus forte priorit.

E0

E1

E2

E3

a1

a0

3.4.3. Le dcodeur-dmultiplexeur.
Un dmultiplexeur est un aiguilleur une entre de donne, n entres dadresse et m
sorties. La valeur de lentre se retrouve sur la sortie dont le numro est cod par
ladresse. Dans cette fonction le circuit joue le rle inverse du multiplexeur.
Ces circuits sont aussi des dcodeurs : si lentre est maintenue active, le numro de
la sortie reflte le code de ladresse. Dans le cas dun code binaire on a m = 2 n . Mais il
existe aussi des dcodeurs pour les codes BCD, GRAY ,
Un dmultiplexeur dont lentre E est maintenue active au niveau 1 peut galement
servir de gnrateur de fonctions logiques. En effet, puisque lon retrouve sur les sorties
toutes les combinaisons possibles des entres dadresse, une porte OU suffit pour
fabriquer une fonction logique sous sa premire forme canonique.
Soit la fonction logique de trois variables f = a b c + a b c + a b c + a b c . Le
codage des sorties avec ladresse (c b a ) correspond aux sorties 6, 5 , 3 et 7. Do le
schma suivant

57

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Figure 14 Ralisation dune fonction logique avec un dcodeur/dmultiplexeur.

58

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

3.5. Exercices.
Exercice 1
On considre le montage de la Figure 15.
1. Quelle est la fonction logique F ralise par ce montage ?
2. Simplifier la fonction F (on peut utiliser indiffremment des tables de Karnaugh ou le
thorme de De Morgan).
3. Proposer un montage plus simple permettant de raliser la fonction F.

Figure 15

59

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Exercice 2
Raliser la fonction quivalence f = x y = x y + x y laide de 4 portes logiques NOR
uniquement.

Exercice 3
1 . Donner lquation de la fonction logique F ralise par le multiplexeur reprsent sur la
Figure 16.

Figure 16

2. A laide dun multiplexeur 2 entres dadresses, raliser la fonction :

F = A B C + A B C + A BC
3. A laide dun multiplexeur 3 entres dadresses, raliser la fonction

F = A B C D + A B C D + A B C D + A B C D + A B C D + A B C D
+ A B C D + A B C D

60

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Exercice 4
En binaire, un chiffre dcimal (compris entre 0 et 9) est cod sur 4 bits a b c d dans
lordre des poids dcroissants. Ce chiffre est visualis sur un afficheur 7 segments
reprsent sur la Figure 17. Chaque segment est reprsent par une lettre allant de A
G. Lors de laffichage du chiffre 6 (respectivement 9) le segment A (respectivement D) est
allum.
1. Donner les expressions logiques, en fonction de a b c d , des fonctions logiques f
f

et

valant 1 lorsque les segments A et D de lafficheur sont allums.

2. Simplifier les fonctions prcdentes en utilisant des tables de Karnaugh.


3. Donner le schma de la fonction f avec un minimum de portes NOR et NAND.
A
4. Donner le schma de la fonction f en utilisant un multiplexeur 3 entres dadresse.
D

A
F

B
C

D
Figure 17 Afficheur 7 segments.

61

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

3.6. Correction des exercices


Exercice 1
1. On lit directement la fonction partir du logigramme

F =(C + A) B D + A C D + B
2. On simplifie en appliquant le thorme de Morgan puis les rgles de calcul de
lalgbre de Boole

F =(C + A) B D + A C D + B
= A C B D+ A C D B
= A C B ( D + D) = A C B= A C + B
3. Le logiramme de la fonction F peut donc se rcrire

Figure 18

Exercice 2
On procde comme pour la fonction XOR (OU EXCLUSIF) la page 49. Lide est
dintroduire des termes supplmentaires qui en apparence compliquent lcriture de la
fonction logique mais qui en pratique simplifient la ralisation.

62

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

y x = x + y = x + y ( x + x) = x + y x + y x = x + y x
x y = y + x = y + x ( y + y) = y + x y + y x = y + y x
La fonction f se rcrit donc f = x y = x y + x y = x + ( x + y ) + y + ( x + y ) ce qui
aboutit au schma suivant :

Figure 19

Exercice 3
1. Ladresse est crite sous la forme ( z y ) . Les entres de donnes dadresses 1

( z y = 0 1) , 2 ( ( z y = 1 0) et 3 ( z y = 1 1) sont au niveau haut (1 logique). La fonction


logique ralise par le multiplexeur scrit donc F = z y + z y + z y
2. Il y a plusieurs solutions possibles, toutes correctes, selon les choix que lon effectue
pour les bits dadressage. Dcidons par exemple dcrire les adresses sous la forme

S1S 0 = B C 5. Avec ce choix le bit A doit tre reli aux entres de donnes selon le tableau

B est donc le bit de poids fort de ladresse et C celui de poids faible.


63

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

entre

adresse

D0

adresse

D1

adresse

D2

adresse

D3

Le schma du multiplexeur est donc

A
A
C

B
3. On applique exactement la mme dmarche. Si on choisit dcrire ladresse sous la
forme S 2 S1 S 0 = B C D . Le bit A doit tre reli aux entres de donnes selon le tableau

64

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

entre

adresse

D0

adresse

D1

adresse

D2

adresse

D3

adresse

D4

adresse

D5

adresse

D6

adresse

D7

Le schma du multiplexeur est alors

65

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

GND

66

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Exercice 4
1. On dresse la table de vrit des fonctions f A et f D

fA

fD

Cette table de vrit ne concerne videmment que les dix combinaisons de a, b , c et d


correspondant aux chiffres de 0 9. Les six autres combinaisons ne sont pas spcifies.
Les expressions des fonctions logiques f A et f B sobtiennent directement partir de la
table:

fA =a bc d +a bc d +a bc d +a bc d + a bc d + a bc d + a bc d + a bc d
fD =a b c d + a b c d + a b c d + a b c d + a b c d + a b c d + a b c d
2. Pour simplifier les fonctions prcdentes le plus simple est dutiliser la mthode des

67

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

tables de Karnaugh, dautant plus que les deux fonctions sont incompltement spcifies
et que des regroupements supplmentaires vont ventuellement tre possibles.

0 0

0 1

1 1

1 0

c d

fA
Soit f A = c + a + b d + b d

0 0

0 1

1 1

1 0

c d

fD
Soit f D = a + b d + c b + c d + b c d
Dans les deux simplifications prcdentes toutes les situations indtermines
68

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

(correspondant des ) dans les tables de Karnaugh ont t prises en compte.


Rappelons que ceci nest pas une obligation et que le choix doit se faire au cas par cas
(voir le paragraphe 1.3.2)
3. On utilise les rgles de lalgbre de Boole pour modifier lexpression de f A en ne
faisant apparatre que des fonctions NOR et NAND.

A =c

+ a +bd + bd =c+a+bd +b + d

= c + a + (b + d ) (b + d )
=c+a +b d
= c + a (b d )
On aboutit ainsi un circuit logique ne comportant que 5 portes NAND et une porte NOR
(Figure 20)

Figure 20

4. Pour raliser la fonction f D avec un multiplexeur on peut utiliser aussi bien la


forme simplifie que la forme non simplifie. Utilisons lexpression non simplifie
fD = a b c d + a b c d + a b c d + a b c d + a b c d + a b c d + a b c d

et choisissons dcrire ladresse sous la forme S 2 S1 S 0 = c b a . Le bit d doit tre reli aux
entres de donnes selon le tableau
69

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

fD

adresse

D0

adresse

D1

adresse

D2

adresse

D3

adresse

D4

adresse

D5

adresse

D6

adresse

D7

entre

Le schma du multiplexeur est donn sur la Figure 21

70

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Figure 21

71

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

72

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Chapitre 4
Logique squentielle.

4.1.

Introduction

Tous les circuits que nous avons tudis jusqua prsent ont t raliss en agenant,
de faon plus ou moins astucieuse, des portes logiques les unes derrire les autres. A
aucun moment la sortie dune porte logique na t reboucle, plus ou moins directement,
vers son entre (Figure 22.a). Ce type de circuit, pour le quel on peut toujours calculer de
proche en proche la valeur des sorties lorsque l'on connat les entres, est dcrit dans le
cadre de la logique combinatoire. Pour ces circuits une mme combinaison des entres
donnera toujours la mme valeur des sorties.

Figure 22 (a) circuit dcrit par la logique combinatoire. (b) circuit dcrit par la logique
squentielle

La situation est compltement diffrente lorsque la sortie dune porte est reboucle sur
son entre (Figure 22.b). Dans cette situation ltat de sortie du circuit un instant donn
dpend :

De la valeur des entres cet instant


73

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

De la valeur de la (ou des) sortie(s) aux instants antrieurs

Ces circuits sont videmment parfaitement dterministes mais leur tat prsent est fix
par toute la squence des entres, c'est--dire par les valeurs qui ont prcdes les
valeurs actuelles. Une tude temporelle est donc indispensable pour en comprendre le
fonctionnement. Ces circuits nobissent plus aux rgles de la logique combinatoire. Il
doivent tre dcrit et tudis dans le cadre de la logique squentielle. Le terme
squentielle fait ici rfrence une succession dvnements dans le temps et
sapplique aux systmes o le temps joue un rle part entire pour la dtermination de
ltat de sortie.
Bien entendu, toutes les rgles dalgbre de Boole que nous avons vues
prcdemment sappliqueront en logique squentielle.

4.2. Les bascules.


Les bascules sont les lments de base de la logique squentielle, un peu comme
ltaient les portes logiques en logique combinatoire. Nous verrons par la suite quelles
permettent de raliser de nombreux systmes (compteurs, registres, mmoires ) do
leur importance.
De faon gnrale une bascule se caractrise par :

Lexistence de deux tats de sortie stables. Cest dire deux tats dans
lesquels la bascule peut se maintenir indfiniment sans action extrieure.

Des entres de commande permettant de passer au choix dun tat un autre.

Nous allons tout de suite donner lexemple de la bascule la plus simple trs connue
sous le nom de bascule RS.

4.2.1. La bascule RS.


a. Schma.
La bascule RS est la plus simple des bascules. Elle est ralise partir de deux portes
NOR ou de deux portes NAND. Nous allons tudier en dtail le fonctionnement de la
bascule RS ralise avec des portes NOR. Le schma de cette bascule est donn sur la
Figure 23. La bascule possde deux entres notes R et S ainsi que deux sorties
conventionnellement notes Q et Q .
74

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Figure 23 Bascule RS ralise avec des portes NOR

b. Fonctionnement
La bascule tant constitue sur la base de portes NOR, ds que lune de ses entres
est au niveau 0, les sorties Q et Q sont ncessairement complmentes. En effet,
compte tenu de la table de vrit de la fonction NOR, on remarque que :

la combinaison S = 1 et R = 0 impose Q = 1 et Q = 0 : Lentre S = 1 place la


sortie Q au niveau haut. Cette combinaison des entres correspond au mode
de fonctionnement SET.

la combinaison S = 0 et R = 1 impose Q = 0 et Q = 1 : Lentre R = 1 place la


sortie Q au niveau bas. Cette combinaison des entres correspond au mode de
fonctionnement RESET.

La situation la plus intressante est certainement S = 0, R = 0. Cette situation autorise


en sortie aussi bien la combinaison Q = 1 , Q = 0 que la combinaison Q = 0 , Q = 1 . Ces
deux combinaisons correspondent aux deux tats stables de la bascule, c'est--dire aux
deux tats dans lesquels la bascule se maintient indfiniment tant que lon ne change pas
la valeur de ses entres. La combinaison effectivement prsente sur les sorties dpend de
la combinaison des entres qui a prcd la situation S = 0, R = 0. Cette situation
antrieur tait ncessairement du type S = 1, R = 0 ou S = 0, R = 16 et cest la dernire
entre qui valait 1 qui impose ltat de la bascule selon les rgles nonces plus haut.

La combinaison des entres prcdent S = 0, R = 0 ne peut pas tre S = 1, R = 1. En pratique


les deux entres ne peuvent pas changer rigoureusement au mme instant, lune commute
ncessairement avant lautre.

75

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Ainsi :

Q = 1 , Q = 0 si les entres taient S = 1 et R = 0

Q = 0 , Q = 1 si les entres taient S = 0 et R = 1

Lorsque S = 0, R =0 la bascule mmorise donc ltat associ la prcdente


combinaison des entres. La combinaison S = 0, R = 0 est ainsi appele mode
MEMOIRE.
Remarquons pour finir que la combinaison des entres S = 1 et R = 1 ne donne pas
des sorties complmentes. On trouve en effet Q = Q = 0 .

Bien que cette situation

nentrane aucun dommage pour les circuits et quelle soit parfaitement ralisable en
pratique, on a coutume de la dsigner comme interdite pour une bascule RS.
c. Chronogramme
Le comportement de la bascule RS lors de changements successifs des entres R et
S est illustr sur le chronogramme suivant (Figure 24). Les flches sur le dessin indiquent
les relations de cause effet entre les signaux. En pratique on trouvera souvent ce type
dinformations dans les DATA BOOKS des constructeurs.

A t = t 0 les entres sont R = 0 et S = 0, et les sorties Q = 0 et Q = 1. La bascule


est en mode MEMOIRE.

A t = t1 : R = 0 et S effectue la transition 0 1 . La bascule passe en mode SET et


les sorties commutent en consquence Q : 0 1 et Q :1 0 .

A t = t 2 : R = 0 et S retourne au niveau bas S :1 0. Les sorties ne changent pas


et restent Q = 1 et Q = 0 . La bascule donc mmoris le passage de lentre S
au niveau 1.

A t = t 3 : lentre R effectue la transition 0 1 alors que S = 0. La bascule passe


donc mode mmoire au mode RESET et les sorties commutent Q :1 0 et

Q : 0 1 .

A t = t 4 : Lentre R revient au niveau bas R :1 0 et S = 0 . La bascule revient


alors en mode mmoire, mais cette fois la sortie mmorise est Q = 0 et Q = 1.
76

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Q
t1

t2

t3

t4

Figure 24 Fonctionnement de la bascule RS base de portes NOR

d. Table de vrit et quation caractristique.


On peut crire une table de vrit pour cette bascule en faisant explicitement intervenir
le temps. Comme dans les DATA BOOKS, on notera Q0 la valeur de la sortie Q juste
avant que la condition S = 0, R = 0 ne soit ralise.

Q0

Q0

Mmoire

Reset

Set

Interdit

Cette table de vrit donne la valeur prsente de la sortie Q en fonction de la valeur


prcdente Q0 .
Lquation caractristique sobtient partir de la table de vrit prcdente en
77

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

cherchant lexpression de Q en fonction de R, S et Q . Pour cela partir de la table de


0

Karnaugh :
S

Q0

Q
On obtient :

Q = S R + Q0 R = R (Q0 + S )
e. Conclusion.
Plusieurs conclusions peuvent tre tires de ltude prcdente.
1. La bascule RS base de portes NOR possde un mode mmoire S = R = 0 au
quel sont associs deux tats stables en sortie, soit Q = 1 et Q = 0 , soit Q = 0 et Q =1 .
2. La transition R : 0 1 avec S = 0 entrane Q 0 . Pour cette raison lentre R est
appele lentre RESET (de langlais to reset).
3. La transition S 1 avec R = 0 entrane Q1. Pour cette raison lentre S est
appele lentre SET (de langlais to set).
4. Les entres R et S sont des entres de commande permettant de passer dun tat
stable un autre.
5. Ce type de bascule prsente au moins deux inconvnients:
a) Une faible immunit aux parasites, puisque toute variation des entres (mme non
dsire) est prise en compte et est susceptible de modifier ltat des sorties.
b) La difficult de connecter entre elles un grand nombre de bascules. En effet les
bascules commutant chacune leur rythme il est impossible de les synchroniser pour
raliser un systme complexe.
Pour remdier, au moins en partie, ces problmes dautres types de bascules ont t

78

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

dvelopps.

4.2.2.

La bascule RS avec validation (RS latch).

a. Schma
Le schma de principe dune bascule RS avec validation est reprsent sur la Figure
25. On reconnat aisment la bascule RS dont les entres sont maintenant notes R et S
et sur lesquelles on a ajout deux portes AND. Lentre de validation E (pour Enable en
anglais) permet de contrler louverture des 2 portes AND.

Figure 25 Schma dune bascule RS avec entre de validation

b. Fonctionnement
Raisonnons en considrant les deux valeurs possibles du signal de validation.

Lorsque E = 0 alors R ' = S ' = 0 : La bascule RS est en mode mmoire et elle


restera dans cet tat quelles que soient les valeurs prsentes sur les entres R et
S.

Lorsque E = 1 on distingue deux cas


o

Si R = 1, S = 0 alors R ' = 1 , S ' = 0 ce qui impose en sortie Q = 0 et Q =1


(mode reset).

Si R = 0, S = 1 alors R ' = 0 , S ' = 1 ce qui impose en sortie Q =1 et Q = 0


(mode set).

On voit nettement sur cet exemple que le fonctionnement de la bascule RS avec


validation est identique celui de la bascule RS simple lorsque E = 1. En revanche,

79

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

lorsque E = 0 la bascule est bloque dans ltat impos par les valeurs de R et S au
moment o E passe 0. Dans cette situation les variations des entres R et S naffectent
plus les sorties.

4.2.3. La bascule D.
a. Schma.
Le logigramme de la bascule D est donn sur la Figure 26. Il sagit en ralit dune
bascule RS avec validation (voir le paragraphe 4.2.2) sur laquelle on a ajout un
inverseur. La prsence de cet inverseur entrane obligatoirement R ' = S ' lorsque E = 1 si
bien que dans cette situation la bascule nest jamais en mode mmoire.

Figure 26 Schma dun bascule D

b. Fonctionnement.
Comme pour la bascule RS avec validation, nous allons raisonner sur les deux valeurs
possibles de lentre de validation E.

Lorsque E = 0 alors R ' = S ' = 0. La bascule est en mode mmoire et les variations
de lentre D naffectent pas les sorties.

Lorsque E = 1 alors R ' = D et S ' = D . Dans ces conditions la sortie Q recopie


lentre D.

Le fonctionnement de la bascule D est illustr sur le chronogramme suivant (Figure

80

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

27). On suppose que ltat initial est caractris par E = 0 et Q = 0 .

Pour t < t1 Les variations de lentre D ne sont par rpercutes sur les sorties. La
bascule reste dans ltat dquilibre Q = 0, Q = 1 .

A linstant t = t1 lentre de validation E passe au niveau haut alors que D = 1. On


a donc S ' = 1 et R ' = 0 et par consquent Q =1 (mode set).

A linstant t = t 2 D passe au niveau bas 0, en consquence R ' passe 1 et S '


passe 0 ce qui entrane la commutation de la sortie Q vers le niveau bas

Q : 1 0 (mode reset).

A linstant t = t 3 D repasse ltat haut, donc R ' retourne 0 et S ' 1. Par


consquent la sortie Q effectue la transition Q : 0 1 (mode set). En analysant le
chronogramme on constate que depuis linstant t = t1 la sortie Q a recopi lentre
D.

A linstant t = t 4 lentre de validation E repasse 0 ce qui entrane de nouveau

R ' = S ' = 0. La bascule est en mode mmoire et elle mmorise la valeur prsente
sur la sortie Q au moment de la transition E :1 0, en loccurrence Q = 1 .
c. Equation caractristique.
Lquation caractristique de la bascule D sobtient facilement partir de celle de la
bascule RS en crivant que R ' = D et S ' = D. En effet :

Q = R ' ( S ' + Q0 ) = D ( D + Q0 )
Q = D Q0 + D D = D (Q0 + 1)
Q=D

4.2.4. Bascules synchrones / bascules asynchrones.


En logique squentielle, on est amen dfinir deux grands types de circuits : les
circuits asynchrones et les circuits synchrones

81

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Q
t1

t2

t3

t4

Figure 27 Fonctionnement dune bascule D

Les circuits asynchrones :


Un systme asynchrone est un systme dont les entres sont sensibles des niveaux

de tension (0 ou 1, bas ou haut ). Aprs un changement des entres le circuit volue


librement jusqu ce quil atteigne un tat stable. Les transitions dun tat un autre se
produisent donc des instants quelconques que lon ne peut pas contrler.
Toutes les bascules que nous avons tudies jusqu prsent sont des systmes
asynchrones.

82

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Les circuits synchrones :

Les circuits synchrones ont une de leurs entres, gnralement appele entre
dhorloge (ou CLK pour clock), sensible des impulsions7, les autres entres restant
sensibles des niveaux. Pour ces systmes, quelle que soit la valeur des entres, le
passage dun tat un autre ne se fait quau moment o lentre dhorloge reoit une
impulsion.
Les circuits synchrones avec horloge sont trs rpandus. En effet, dans de nombreux
systmes, les ordinateurs par exemple, les oprations doivent tre parfaitement
cadences de manire se produire dans un ordre bien dtermin. La synchronisation
par une horloge commune est alors indispensable.

4.2.5. La structure matre-esclave.


Les bascules synchrones prsentent, en outre, lavantage dtre peu sensibles aux
parasites. En effet, puisque seule compte la valeur des entres au moment de limpulsion
dhorloge, toute variation intempestive des entres entre deux impulsions dhorloge sera
sans effet sur la bascule. Ces bascules sont bases sur une structure matre-esclave dont
nous allons donner le principe.
Nous avons vu, dans le paragraphe 4.2.2, que le verrouillage dune bascule, laide
dune entre de validation E, permettait de saffranchir des parasites sur les entres
lorsque E = 0. Le problme subsiste nanmoins lorsque lentre de validation est active
( E = 1 ). Pour rsoudre le problme il faudrait, lorsque E = 1, que la sortie soit verrouille,
mais que les informations sur les entres soient prises en compte, donc que les entres
soient ouvertes. A linverse, lorsque E = 0 les entres devraient tre verrouilles et les
sorties ouvertes. La solution consiste utiliser deux bascules verrouillage, lune pour les
entres lautre pour la sortie. Lorsque lenregistrement est command, le systme de
sortie doit tre bloqu ; lorsque la commande daffichage est active, le systme dentre
doit tre verrouill. Les commandes de validation pourront ainsi tre des signaux
complmentaires. Ce type de structure est schmatis sur la Figure 28.
Une telle structure est dite matre-esclave ; la bascule dentre est le matre, la bascule
de sortie, qui recopie ltat du matre, est lesclave. La plupart des bascules synchrones
sont bases sur ce type de structure.

En lectronique numrique le terme impulsion dsigne le front de monte ou de descente,


dun signal rectangulaire trs raide mais pas ncessairement trs court.

83

Licence d'Ingnierie Electrique 1

ere

anne

Bascule
dentre

lectronique Numrique

Bascule
de sortie

Validation
Figure 28 Principe de la structure matre-esclave

4.2.6. Un exemple dtaill de bascule synchrone : la bascule D


Avant de voir les diffrents types de bascules synchrones disponibles dans les
catalogues, nous allons analyser en dtail la ralisation dune bascule D synchrone a
partir de deux bascules RS asynchrones. La bascule D synchrone est une bascule dont la
sortie Q recopie la valeur de lentre D chaque impulsion dhorloge.
a. Schma.
Le schma de principe dune bascule D synchrone ralise partir de deux bascules
RS asynchrone base de portes NOR est reprsent sur la Figure 29. Pour allger le
schma les deux bascules RS asynchrones sont reprsentes sous forme de blocs.
Chacun de ces blocs est identique la bascules RS dcrite dans le paragraphe 4.2.1

Figure 29 Schma dune bascule D synchrone base sur deux bascules RS asynchrones

84

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

b. Fonctionnement.
A partir du schma prcdent, on tablit facilement les expressions logiques donnant
la valeur des entres des deux bascules:

R ' = CLK D
S ' = CLK D
R = CLK Q '
S = CLK Q '
On constate ainsi que si CLK = 0, la premire bascule est en mode mmoire
( R = S ' = 0 ) tandis que la seconde, qui est en mode dcriture (set ou reset R = Q '
'

et S = Q ' ), recopie les sorties de la premire bascule ( Q = S = Q ' ).


On a bien entendu la situation inverse lorsque CLK = 1. La premire bascule est en
mode dcriture (set ou reset avec R ' = D et S ' = D ) et recopie lentre D, alors que la
seconde bascule est en mode mmoire ( R = S = 0 ). Ce fonctionnement est illustr sur le
chronogramme reprsent sur la Figure 30

Lorsque t 0 < t < t1 .

lentre CLK est au niveau haut (CLK = 1) et la bascule

dentre est active ( R ' = D, S ' = D ) et elle recopie la valeur de lentre D


( Q ' = D,

Q ' = D ). A linverse la bascule de sortie est en mode mmoire

( R = S = 0 ).

Dans lintervalle t1 < t < t 2 lentre CLK est au niveau bas (CLK = 0) la bascule
dentre passe en mode mmoire. Les sorties Q' et Q ' gardent en mmoire les
valeurs de

et D prsentent au moment de la transition CLK :1 0 (front

descendant sur CLK). Ainsi Q ' = D (t1 ) et Q ' = D (t1 )). En revanche la seconde
bascule est en mode dcriture avec R = Q ' et S = Q ' . Elle recopie ltat de la
bascule matre ( Q = Q ' = D(t1 ) ).
Lorsque t 2 < t < t 3 . alors CLK = 1, la bascule dentre est active avec R ' = D et

S ' = D . Elle recopie la valeur prsente sur lentre D ( Q ' = D , Q ' = D ). La bascule
85

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

esclave est en mode mmoire et ses sorties ne changent pas ( Q = D (t1 ) ).

CLK
D
R
S
Q
Q
R
S
Q
t0

t1

t2

t3

t4

t5

Figure 30 Chronogramme illustrant le fonctionnement dune bascule D synchrone active sur


front descendant.

Dans lintervalle t 3 < t < t 4 . CLK = 0. La bascule matre repasse en mode


mmoire. En revanche la seconde bascule commute en mode dcriture et recopie

86

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

ltat de la bascule matre ( Q = Q ' = D (t 3 ) ).


Lorsque t 4 < t < t 5 . lentre CLK est au niveau haut (CLK=1) la bascule matre est
active et recopie la valeur de lentre D. La bascule esclave est en mode mmoire et ses
sorties ne changent pas ( Q = D (t 3 ) ).
A chaque impulsion dhorloge (ici chaque front descendant) la sortie Q recopie la
valeur de lentre D cet instant. Le fonctionnement de cette bascule D synchrone est
donc identique celui de sa consoeur asynchrone si ce nest quelle ne prend en compte
les valeurs de D quau moment de limpulsion dhorloge. Toutes les variations de D entre
deux impulsions dhorloge sont donc sans effet sur la sortie.

4.2.7. Reprsentations des bascules synchrones.


Les principales bascules synchrones disponibles dans le commerce sont :

Les bascules RS de table de vrit identique celle de leurs homologues


asynchrone base de NOR.

Les bascules D

Les bascules JK, identiques aux bascules RS pour les entres autres que 11
(lentre J correspond S et lentre K R). Pour les entres 11 ces bascules
fonctionnent en mode Toggle savoir que leur sortie Q change de valeur
chaque impulsion dhorloge. Par rapport aux bascules RS, les bascules JK
permettent dutiliser toutes les combinaisons des entres.

On a reprsent sur la Figure 31 les symboles utiliss pour chacune de ces bascules.

Figure 31 Reprsentation des principales bascules synchrones. a) la bascule RS, b) la


bascule D, c) la bascule JK

87

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

On note la prsence de deux entres PR (Preset) et CLR (Clear) qui imposent


respectivement Q = 1 et Q = 0 lorsque elles sont actives. Ces deux entres sont
prioritaires sur toutes les autres entres. Selon les bascules, ces deux entres peuvent de
nature asynchrone, leur effet est "immdiat", ou synchrone, leur action sur les sorties est
rpercute au moment de l'impulsion d'horloge. Lorsque les entres PR et CLR sont
actives au niveau bas, elles sont notes PR et CLR dans les tables de vrit et sur
les symboles des bascules.
Signalons enfin qu'il existe galement des bascules synchrones actives sur le front
descendant du signal d'horloge. Elles se distinguent de leur consoeurs actives sur front
montant par un cercle plac sur l'entre d'horloge.

Figure 32 Reprsentation des principales bascules synchrones actives sur front descendant.
a) la bascule RS, b) la bascule D, c) la bascule JK

4.2.8. Tables de vrits et tables des commandes.


Nous donnons ci-dessous les tables de vrit des bascules RS, D et JK, avec pour
chacune dentre elle la table des commandes8 pour une transition donne. La table des
commandes est en fait une autre reprsentation de la table de vrit, plus facile utiliser
lors de la synthse dune fonction squentielle. Elle indique quelles doivent tre les
valeurs des entres pour obtenir, au moment de limpulsion dhorloge une transition
donne sur la sortie.
Pour crire les tables de vrit nous adoptons les notations suivantes :

Dans la littrature ces tables sont parfois appeles table de fonctionnement ou tables
dexcitation.

88

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Rn , S n , Dn , J n , K n , Qn et Q n reprsentent les valeurs des entres et des


sorties juste avant le nme front actif de lhorloge CLK. Selon les bascules il peut
sagir soit dun front montant , soit dun front descendant

Qn+1 et Q n+1 reprsentent les valeurs des sorties juste aprs le nme front actif de
lhorloge CLK.

Ces tables de vrit ne font pas apparatre les entres asynchrones PR et CLR qui,
rappelons le, peuvent tre asynchrones et prioritaires sur les autres entres. On notera
galement que lentre horloge ne figure pas explicitement dans les tables de vrit. Il ne
faut cependant pas oublier que dans un circuit synchrone les transitions seffectuent
uniquement au moment ou lentre dhorloge (CLK) reoit une impulsion. Toute variation
des entres entre deux impulsions est sans effet sur les sorties
a. Bascule RS.
Les tables de vrit et de commandes scrivent respectivement :

Sn

Rn

00

0 1

Set

1 0

Interdit

11

Qn Qn+1

Sn

Rn

Qn+1

Qn +1

Qn

Qn

Mmoire

Reset

et

La table de transition se lit de la faon suivante. La ligne 1 indique que la sortie Q


restera 0 aprs limpulsion dhorloge si S n = Rn = 0 ou si S n = 0 et Rn = 1 avant
limpulsion dhorloge. La ligne 2 indique que la sortie Q passera de 0 1 si S n = 1 et

Rn = 0 juste avant limpulsion dhorloge.


Lquation caractristique sobtient facilement en crivant la table de Karnaugh :

89

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Sn

Rn

Qn

Qn + 1
Il vient ainsi

Qn +1 = S n Rn + Rn Qn .

Bascule D.
Les tables de vrit et de commandes scrivent respectivement :

Qn+1

Qn +1

Qn Qn+1

et

Dn

00

0 1

1 0

11

Ces deux tables sont bien entendu videntes pour une bascule D et on retrouve sans
peine lquation caractristique de ce type de bascule :

Qn+1 = Dn
Bascule JK.
Les tables de vrit et de commandes scrivent respectivement :

90

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Qn Qn+1

Jn

Kn

Qn+1

Qn +1

Qn

Qn

Mmoire

Reset

Qn

Qn

J n Kn

00

0 1

Set

1 0

Toggle

11

et

Par rapport la bascule RS lentre J joue le rle de S (mode Set) et lentre K celui
de R (mode Reset). On remarque galement quil ny a plus de ligne indtermine.
Lorsque les entres sont toutes les deux au niveau haut la bascule fonctionne en mode
Toggle. La table des commandes de la bascule JK contient une valeur indtermine
chaque ligne. Il est donc possible, en principe, dimposer J = K et de se ramener une
seule variable. On perd alors le bnfice de simplifications supplmentaires lors de la
phase de synthse dun systme squentiel.
Lquation caractristique de la bascule JK sobtient en crivant la table de Karnaugh:
Jn

Kn

Qn

Qn + 1
Ce qui donne aprs simplification:

Qn+1 = J n Qn + K n Qn
Paramtres dynamiques des bascules.
En complment de toutes les informations concernant la fonction logique des diffrentes
bascules (table de vrit ), les documentations techniques contiennent galement de
nombreuses informations sur les paramtres dynamiques des bascules (frquence
maximum des impulsions, temps de commutation, temps de propagation de linformation
91

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

). Ces paramtres ne doivent pas tre ignors lorsque lon souhaite raliser un circuit
squentiel complexe ncessitant plusieurs bascules. Nous reviendrons sur ce point dans
le polycopi de 2eme anne.

92

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

4.3. Exercices.
Exercice 1
Le montage de la Figure 33 reprsente une bascule ralise partir de portes NAND.

Q
Figure 33

1. Que valent les sorties Q et Q dans les deux situations suivantes: R = 1, S = 0 et


R = 0, S = 1?
2. Le circuit est dans un tat dfinit par R = 1, S = 0, Q = 0 , Q = 1 . Quelle est
l'volution des sorties lorsque l'entre S commute vers le niveau haut (R = 1, S : 0 1)?
3. Le circuit est dans un tat dfinit par R = 0, S = 1, Q = 1, Q = 0 . Quelle est
l'volution des sorties lorsque l'entre R commute vers le niveau haut (S = 1, R : 0 1 )?
4. donner la table de vrit dcrivant le fonctionnement de ce circuit.

93

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Exercice 2
On considre le montage de la Figure 34 ralis avec une bascule D synchrone active
sur les fronts montants du signal d'horloge.
1. Donner les expressions des sorties A et B.
2. Complter le chronogramme de la Figure 35.

Figure 34

CLK
A
B
Q
Figure 35

94

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Exercice 3
Soit une bascule JK dont la table de vrit est donne ci-dessous. Les entres Clear
et Preset sont synchrones et notes respectivement R et S

Complter le chronogramme suivant (pour CE =1) :

CLK
Reset
Set
J
K
Q

95

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Exercice 4
On considre le schma de la figure ci-dessous ralis avec des bascules RS
asynchrones base de portes NOR.
1. Donner les expressions logiques des entres R1, S1, R2 et S2 des deux bascules.
2. Rappeler la table de vrit et le fonctionnement dune bascule RS asynchrone
base de portes NOR.
3. Que peut-on dire des bascules 1 et 2 lorsque E = 0?
4. Mme question lorsque E = 1.
5. Complter le chronogramme de la Figure 37.
6. Quelle est la fonction ralise par ce montage?

Figure 36

96

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

E
R1
S1
Q1
Q1
R2
S2
Q
Figure 37

97

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

4.4. Correction des exercices


Exercice 1
1. Lentre S = 0 sur la porte NAND n2 impose Q =1 . Les entres de la porte NAND
n1 tant toutes les deux au niveau haut on a Q = 0 . Cette situation correspond au mode
Set de la bascule RS
Lentre R = 0 sur la porte NAND n1 impose Q =1 . Les entres de la porte NAND
n2 tant toutes les deux au niveau haut on a Q = 0 . Cette situation correspond au mode
Reset de la bascule RS
2. Le circuit est dans un tat dfinit par R = 1, S = 0, Q = 0 , Q = 1 . Lorsque lentre S
commute vers le niveau haut S : 0 1 la sortie de la porte NAND n2 ne change pas
puisque lune des deux entres reste a 0. Les sorties restent donc .
3. Le circuit est dans un tat dfinit par R = 0, S = 1, Q = 1, Q = 0 . Lorsque lentre R
commute vers le niveau haut R : 0 1 la sortie de la porte NAND n1 ne change pas
puisque la seconde entre reste a 0. Les sorties restent donc Q = 1, Q = 0 . Comme
prcdemment la bascule garder en mmoire les sorties correspondant la
configuration antrieure des entres.
4.

Q0

Q0

Mmoire

Reset

Set

98

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Exercice 2
1. Directement partir du schma on lit A = Q + CLK et B = Q + CLK
2. La bascule D synchrone recopie sur sa sortie la valeur prsente sur son entre au
moment du front montant sur le signal d'horloge CLK

CLK
A
B
Q
Exercice 3
La bascule est active sur fronts montants. L'entre R (Reset) est prioritaire sur toutes
les autres. Le chronogramme s'obtient directement partir de la table de vrit.

CLK
Reset
Set
J
K
Q

99

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Exercice 4
1. Il sagit dune bascule matre esclave. Sur le schma on lit directement

R1 = E Q 2

R 2 = E Q1

S1 = E Q 2

S 2 = E Q1

2. La table de vrit est donne page 77

Q0

Q0

Mmoire

Reset

Set

Interdit

3. Lorsque E = 0 on a R1 = S1 = 0 et R2 = Q1 , S 2 = Q1 la bascule 1 (matre) est en


mode mmoire alors que la bascule 2 (esclave) est en mode criture (set ou reset). La
bascule esclave recopie les sorties de la bascule matre.
4. Lorsque E = 1 on a R2 = S 2 = 0 et R1 = Q2 , S1 = Q2 la bascule 2 (lesclave) est
en mode mmoire alors que la bascule 1 (le matre) est en mode criture (set ou reset). La
bascule matre enregistre les variations de lentre E sans que les sorties de la bascule
esclave changent.
5.

100

lectronique Numrique

matre reset
esclave mmoire
matre mmoire
esclave reset
matre set
esclave mmoire

anne

matre mmoire
esclave reset
matre set
esclave mmoire
matre mmoire
esclave set

ere

matre mmoire
esclave set
matre reset
esclave mmoire

matre mmoire
esclave reset
matre set
esclave mmoire

Licence d'Ingnierie Electrique 1

E
R1
S1
Q1
Q1
R2
S2
Q
Figure 38

6. La sortie Q change de valeur chaque transition 1 0 sur l'entre E: Il s'agit d'une


bascule T active sur front descendant. On peut galement voir ce systme comme un
diviseur de frquence par 2 (la frquence du signal sur la sortie Q est deux fois plus petite
que sur l'entre E).
101

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

102

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Chapitre 5
Compteurs, registres et mmoires.

Dans ce chapitre nous allons combiner entre elles plusieurs bascules synchrones pour
raliser des fonctions logiques plus volues. Nous nous attarderons sur trois types de
circuits numriques extrmement rpandus : les compteurs, les registres et les mmoires.

5.1. Gnralits sur les compteurs.


Les compteurs sont des systmes squentiels trs utiliss. Leur fonction est de coder,
dans un systme de numrotation appropri, le nombre dimpulsions en un point dun
circuit.

5.1.1. Compteurs binaires.


n

Un compteur binaire par 2 compte modulo 2 les impulsions arrivant sur son entre, et
prsente le rsultat en binaire naturel sur ses n sorties. Un tel compteur possde donc au
minimum une entre synchrone, qui reoit les impulsions, et n sorties notes

Q n 1 Q n 2 ... Q 0 . Sa capacit de comptage est ainsi comprise entre 0 et 2 n 1.


Considr comme un systme synchrone, un compteur binaire est, par dfinition, un
n

circuit squentiel 2 tats. Chaque tat correspond une combinaison particulire des
sorties et le compteur volue cycliquement d'un tat un autre au fur et mesure des
impulsions qu'il reoit.
Le tableau suivant reprsente la table de transition dun compteur binaire par 8 (n=3).
Comme prcdemment ltat n est ltat juste avant limpulsion (tat prsent) et ltat n + 1
celui juste aprs limpulsion (tat futur). Le compteur possde trois bits de sortie Q A , Q B
0

et Q C affects respectivement des poids 2 , 2 et 2 . Le bit Q

A est donc bit de poids


103

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

faible (LSB) et Q

C celui de poids fort (MSB).

Entre
Compteur par 23

QC

QB

QA

Etat n

Etat n+1

QC Q B Q A

QC Q B Q A

5.1.2. Ralisation dun compteur binaire.


La ralisation dun compteur binaire repose sur les constations suivantes que l'on peut
facilement vrifies sur la table de transition ci dessus:
1. Le bit de poids faible commute chaque impulsion dhorloge
2. Un bit de sortie Qi commute ( 0 1ou 1 0 ) si, et seulement si, tous les bits de
poids plus faible sont au niveau 1.
3. Un bit de sortie Qi commute ( 0 1 ou 1 0 ) si, et seulement si, le bit de poids
immdiatement infrieur passe de 1 0.
Les points 2 et 3 sont quivalents mais conduisent la ralisation de deux types de
compteurs diffrents ayant chacun leurs avantages et leurs inconvnients.
Quelle que soit lhypothse retenue pour sa ralisation, un compteur est constitu de
cellules lmentaires commutant, ou pas, chaque impulsion dhorloge. Chaque bit de
comptage correspond en pratique une bascule T ralise soit avec une bascule JK dont
les deux entres sont 1 (J = K = 1), soit avec une bascule D synchrone dont la sortie Q
est reboucle sur lentre D (Figure 39).
104

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Figure 39 Bascules T

5.1.3. Compteur synchrone / compteur asynchrone.


Prcisons immdiatement que, au sens ou nous l'avons entendu jusqu' prsent, tous
les compteurs sont des systmes synchrones puisqu'ils ne changent d'tat qu'au moment
ou ils reoivent une impulsion. Pour les compteurs les termes synchrone et asynchrone
ont des significations diffrentes que nous allons maintenant expliquer.

Lorsqu'un compteur est bas sur le principe qu'un bit de sortie commute ( 0 1ou

1 0 ) si, et seulement si, tous les bits de poids plus faible sont au niveau 1, il est
qualifi de synchrone. En effet, supposons que les p premiers bits de poids faible
soient 1 et que le bit de rang p+1 soit 0. Au moment de limpulsion dhorloge les p
premiers bits passent simultanment 0 et le bit p+1 1. Les p+1 premiers bits du
compteur commutent donc au mme moment9. Do le qualificatif de synchrone.

Lorsqu'un compteur est bas sur l'ide qu'un bit de sortie commute ( 0 1 ou 1 0 )
si, et seulement si, le bit de poids immdiatement infrieur passe de 1 0, il est
qualifi d'asynchrone. Supposons toujours que les p premiers bits soient 1 et le bit
suivant 0. Au moment de limpulsion dhorloge le premier bit commute, passant de 1
0 ; il entrane alors la commutation du second bit et ainsi de suite. Cette cascade
sarrte au bit de rang p+1 qui passe de 0 1 avec un retard, par rapport limpulsion
initiale, gal p+1 fois le temps de commutation dune bascule lmentaire. Dans
cette approche les bascules commutent les unes aprs les autres d'o le qualificatif de
compteur asynchrone.

Aux diffrences de temps de commutation des bascules prs.

105

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

5.1.4. Compteurs cycle incomplet ou non binaire.


En pratique on a souvent besoin dun compteur par N avec N diffrent de 2 n , par
exemple pour compter jusqu' 10! Il arrive galement que lon ait besoin de compteur
affichant le rsultat dans dautres codes que le code binaire naturel. Dans ces situations
les solutions envisageables sont en autres:

Une synthse complte du compteur si le code utilis est diffrent du code


binaire et que les rgles de commutation nonces au paragraphe 5.1.2 ne
sont plus applicables.

Le dcodage de la valeur N 1 (la valeur la plus leve affiche par le


compteur) puis la rtroaction sur les entres CLEAR des bascules limpulsion
dhorloge suivante. Cette solution n'est bien sr valable que pour le code
binaire naturel.

5.2.

Les compteurs asynchrones.

5.2.1. Les compteurs binaires.


Dans un compteur asynchrone le bit de poids p commute ( 0 1 ou 1 0 ) si, et
seulement si, le bit de poids p 1 passe du niveau haut au niveau bas ( 1 0 ). a partir de
ce constat on aboutit un schma trs simple. Le compteur est ralis avec de bascules
T dclenches sur fronts descendants (negative edge triggered). Lentre dhorloge de
chaque cellule est alimente par la sortie Q de la bascule prcdente sauf pour la
premire qui est relie directement lentre du compteur.
On a reprsent sur la Figure 40 le schma dun compteur par 16 standard (rfrence
7493). Ces compteurs sont simples et leur mise en srie est immdiate. Ils sont constitus
dun compteur par 2 (entre A, sortie Q A ) et dun compteur par 8 (entre B, sorties

Q B Q C Q D ) dont la mise en srie ( B = Q A ) donne un compteur par 16. De la mme


faon, on obtient un compteur par 256 en connectant la sortie Q

sur lentre A dun

second compteur par 16 identique.

106

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Figure 40 Compteur asynchrone par 16 de rfrence 7493. Le comptage par 16 est obtenu en
connectant la sortie du compteur par 2 ( Q A ) avec lentre B du compteur par 8.

Les compteurs binaires asynchrones prsentent certains avantages. Ils sont en


particulier faciles mettre en srie et permettent aisment datteindre de grandes
capacits de comptage. Ils prsentent nanmoins plusieurs inconvnients :

Les bits commutant les uns aprs les autres, sur un compteur de grande
capacit le bit de poids fort peut commuter bien longtemps aprs le bit de
poids faible. Ce dcalage peut tre source de problmes.

Linconvnient principal rside dans la succession dtats transitoires lors du


basculement en cascade des cellules lmentaires. Par exemple le passage de
7 (0111) 8 (1000) se fait par lintermdiaire de 6 (0110) puis de 4 (0100). Bien
que ces tats transitoires ne soient prsents quun faible laps de temps, ils
peuvent entraner des alas dans le fonctionnement du systme et limitent la
frquence maximum laquelle le compteur peut compter les impulsions
(typiquement f max ~ 16 MHz dans le cas du compteur 7493 en technologie
TTL).

5.2.2. Les compteurs asynchrones par 10.


Pour illustrer le fonctionnement des compteurs par 10 nous allons tudier en dtail le
compteur par 10 de rfrence 7490.

107

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

a. Fonctionnement.
Ces compteurs, trs utiliss cause du code BCD, sont en gnral constitus dun
compteur par 2 (entre A, sortie Q A ) et dun compteur par 5 (entre B, sorties Q D QC Q B )
dont le cycle de comptage est tronqu10. Ce dernier compteur compte suivant le cycle 0, 1,
2, 3, 4, 0, 1 Le premier tage Q (LSB) et le dernier tage Q (MSB) ont un donc un
B

fonctionnement particulier. En effet, aprs ltat Q Q Q =100, cest dire 4, le bit Q


D C B

doit revenir 0 tandis que le bit Q

reste 0 comme cela est indiqu sur la table de

transitions ci dessous.
Etat n

Etat n+1

Q D QC Q B

Q D QC QB

Les bits Q B (LSB) et Q D (MSB) ne suivent donc pas les rgles relatives aux
compteurs binaires nonces dans le paragraphe 5.2.1. Il en rsulte que lhorloge du
dernier tage ne peut pas tre directement commande par la sortie Q . Les transitions
C

0 1 et 1 0 de la bascule reprsentant le MSB ( Q D ) se faisant dans des conditions


particulires, on nutilisera pas une bascule JK, monte en bascule T comme pour les
tages prcdents, mais plutt une bascule synchrone RS ou JK.
b. Ralisation.
Dans le compteur 7490 le bit de poids fort est ralis avec une bascule RS. Nous
allons dterminer quel doit tre le cblage des entres R et S pour assurer un

10

Le cycle de comptage compte 5 tats au lieu de 8 habituellement pour un compteur binaire


sur 3 bits.

108

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

comportement du bit Q D conforme lvolution dcrite dans la table prcdente. Pour


cela nous analyserons lvolution de chacun des tats du cycle de comptage et nous
utiliserons la table de commande de la bascule RS donne dans le paragraphe YYY.

La transition 0 1 du bit Q

se produit lorsque Q D QC Q B = 011 , donc tout fait

normalement, et ncessite daprs la table de commande de la bascule RS : S = 1


et R = 0 .

La transition 1 0 a lieu lorsque Q D QC Q B = 100 . Elle impose donc davoir S = 0


et R = 1 au moment de limpulsion.

Pour les trois autres tats Q D QC Q B = 000, 001, 010 le bit de poids fort doit rester
0 ( Q D : 0 0 ). On doit donc avoir S = 0, R = .

On dduit facilement des remarques prcdentes les tables de Karnaugh de S et R,


ainsi que les expressions logiques correspondantes.

QB

QB

QD QC

QD QC

On obtient S = Q B QC et R = Q D .
Le bit de poids faible Q , qui est matrialis par une bascule JK, a galement un
B

comportement atypique par rapport au fonctionnement des compteurs binaires. Il


commute chaque impulsion dhorloge sauf au moment de la transition de 4 0 au cours
laquelle il doit rester 0. Pour les tats Q D QC Q B = 000, 001, 010, 011 on peut donc avoir

J B = K B = 1 . En revanche pour ltat Q D QC QB = 100 il est ncessaire que J B = 0 et

K B = 1 . La solution est donc de cbler la bascule JK reprsentant le bit de poids faible


avec J B = QD et K B = 1
La bascule reprsentant le bit Q B fonctionne donc toujours en bascule T sauf lorsque

109

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Q D = 1 cest dire uniquement lors du passage de 4 0.


c. Schma
Le schma de ce compteur est reprsent sur la Figure 41. Il correspond au compteur
TTL de rfrence 7490. Notons que ne figurent pas sur ce schma les entres de remise
0 et de remise 9 prsentent dans le compteur rel. Toutes les entres J et K non
connectes sur le schma sont au niveau 1.

Figure 41 Compteur asynchrone par 10 (type 7490). Toutes les entres J et K non connectes sur
le dessin sont en ralit au niveau haut.

d. Evolution des tats non compris dans le cycle de comptage.


Le fonctionnement dun compteur peut tre reprsent sous la forme dun cycle sur
lequel on indique les diffrents tats (ici Q Q Q ) et les transitions entre ces tats. La
D C B

Figure 42.a) reprsente le cycle de comptage du compteur par 5 que nous venons
dtudier. On remarque aisment que trois des huit combinaisons possibles des bits
Q Q Q ne sont pas utilises dans le cycle de comptage ; ce sont les combinaisons
D C B

Q Q Q =101, 110 et 111. La question se pose alors de savoir comment volue le


D C B

compteur lorsquil se trouve dans lun de ces tats11? Peut-il y rester bloqu ou va-t-il
rejoindre le cycle normal comptage aprs une ou plusieurs impulsions?

11

Cette situation peut se produire la mise sous tension lorsque le compteur se retouve
alatoirement dans lun des huit tats possibles.

110

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Pour rpondre il faut, pour chaque tat, tablir les valeurs des entres des bascules.
On en dduit alors facilement lvolution de ltat.

Pour ltat Q Q Q =101 les entres des bascules sont J B = 0 , K B = 1 ,


D C B

J C = 1 , K C = 1 et S = 0, R = 1 . Les valeurs futures de QDQCQB seront donc


010. Ltat Q D QC Q B = 101 volue ainsi vers ltat Q D QC Q B = 010 qui
appartient au cycle de comptage.

Pour ltat Q D QC Q B = 110 les entres des bascules sont J =0, K =1, J =1,
B

K =1, et S = 0, R = 1. Les valeurs futures de Q Q Q seront alors 010. En


C

D C B

effet, la sortie Q B

restant inchange, il ny a pas dimpulsion sur lentre

horloge de la bascule reprsentant le bit QC . En consquent bien que


J =1, K =1 le bit Q ne change pas !
C

Pour ltat Q D QC Q B = 111 les entres des bascules sont J =0, K =1, J =1,
B
B
C
K =1, et S = 1, R = 1. Les valeurs futures de Q D QC Q B seront donc 000.
C

Les trois tats en dehors du cycle voluent donc, en une seule impulsion, vers un tat
du cycle de comptage. La Figure 42.b) schmatise le fonctionnement complet du
compteur avec lvolution des tats hors cycle.

5.3. Les compteurs synchrones.


5.3.1. Les compteurs binaires retenue srie.
Rappelons que dans un compteur synchrone chaque bit de sortie Qi commute ( 0 1
ou 1 0 ) si, et seulement si, tous les bits de poids infrieurs sont au niveau haut. Par
exemple la bascule reprsentant le bit de poids fort Q D commute si Q A Q B Q C = 1.
Cette quantit sappelle la retenue. Si la retenue est diffrente de 1 la bascule doit tre en
mode mmoire pour ne pas commuter. On ralise gnralement ces compteurs en
utilisant des bascules JK soit en mode mmoire (J = K = 0), soit en mode toggle (J = K =
1).

111

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

111
000

000

100

001

011

010

100

001

011

010
110

a)

101

b)

Figure 42Cycle de comptage du compteur par 5. Les transitions entre tats se produisent sur
les fronts descendants du signal prsent sur lentre B.

La manire la plus simple de calculer la retenue est deffectuer le double produit

( Q A Q B ) Q C , et ainsi de suite de proche en proche, en nutilisant que des portes


AND deux entres. On aboutit ainsi au schma de la Figure 43 qui est finalement assez
peu utilis en pratique. En effet la retenue se propage dun bout lautre du circuit avec un
retard croissant d laccumulation des portes AND. Comme dans le cas des compteurs
asynchrones, ces retards limitent la frquence maximum de comptage. A linverse il faut
signaler que les tats transitoires nexistent quasiment plus!

5.3.2. Les compteurs binaires retenue parallle (ou anticipe).


Pour chaque bit, par exemple le bit i+1, on calcule la retenue Q 0 Q 1 ... Q i avec
des portes AND entres multiples. Ces portes ne cotent pas beaucoup plus cher que
les portes deux entres et elles ont le mme temps de propagation. On atteint de cette
faon des frquences de comptage plus leves. On abouti de cette faon au schma de
la Figure 44 sur lequel on distingue bien les AND multiples qui calculent directement la
retenue pour chaque tage. On remarque galement lentre R pour la retenue initiale
'
ainsi que la sortie R pour une ventuelle retenue propage (ripple carry) vers le compteur
suivant dans le cas dune mise en srie.
Ces compteurs sont parfois appels compteurs propagation de retenue.
112

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Figure 43 Compteur synchrone srie. R correspond la retenue initiale (entre de validation)


et R la retenue finale ( transmettre, ventuellement au compteur suivant)

Figure 44 Schma de principe dun compteur synchrone retenue parallle

5.3.3. Les compteurs synchrones par 10.


Il est toujours possible, en utilisant lentre CLEAR prsente sur chaque compteur, de
remette zro dun compteur en cours de comptage. Selon les compteurs cette remise
zro peut se faire de deux faons. Soit en agissant sur lentre CLR de chaque bascule,
soit en imposant J = 0, K = 1 sur chacune des bascules. Dans le premier cas la remise
113

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

zro est immdiate et indpendante des impulsions arrivant sur le compteur: on parle
alors de remise zro asynchrone. Dans le second cas la remise zro ne sera effective
que au moment de la prochaine impulsion arrivant sur le compteur: La remise zro est
alors synchrone.
Les compteurs disposant d'une remise zro synchrone permettent de raliser
facilement des cycles de comptage par N 2 n . Par exemple, pour raliser un compteur
par 10 il suffit de dcoder en sortie la valeur 9 ( Q D Q C Q B Q A = 1001) et de rtro-agir
sur lentre CLEAR synchrone du compteur. Limpulsion suivante entranera alors la
remise zro du compteur. On ralise de la mme faon des compteurs par 7, 5, 11. La
Figure 45 propose un exemple de compteur par 10 ralis partir dun compteur
synchrone par 16 de rfrence 74163.
Comme dans le cas des compteurs asynchrones, la ralisation de cycles de comptage
dans des codes autres que le code binaire standard (CBN) ncessite une synthse
complte du compteur, ce qui sort du cadre du cours de 1ere anne.

Figure 45 Ralisation dun compteur synchrone par 10 en utilisant une contre raction sur
lentre CLEAR synchrone.

114

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

5.4. Les registres.


5.4.1. Dfinitions.
Les registres sont les lments de base des mmoires ralises avec des semiconducteurs. On peut se reprsenter un registre comme un ensemble de mmoires
lmentaires susceptibles de stocker chacune un bit. Lentre des informations dans un
registre peut se faire soit en srie (les unes aprs les autres) soit en parallle (toutes au
mme moment). De la mme faon la prsentation des informations sur les sorties peut se
faire soit en srie soit parallle. On aboutit ainsi 4 types de fonctionnements diffrents
pour les registres (parallle-srie, parallle-parallle, srie-parallle et srie-srie).

5.4.2. Les registres tampon.


Les registres tampon sont des registres de type parallle-parallle constitus de n
bascules de type D commandes par une mme horloge (Figure 46).
Au signal dhorloge (impulsion sur CLK) les entres D sont recopies sur les sorties
i

Qi . Une entre asynchrone CLR permet, de faon prioritaire, deffacer le contenu du


registre et dcrire Qi = 0. Entre deux impulsions les sorties sont parfaitement isoles des
entres

Figure 46 Registre tampon base de bascules D

115

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

5.4.3. Les registres dcalage.


Les registres dcalage sont des registres de type srie-srie ou srie parallle, dans
lesquels les informations sont dcales dune bascule vers la suivante au rythme des
impulsions dune horloge. Ils sont gnralement raliss avec des bascules RS de type
matre-esclave.
Le schma de principe dun registre dcalage (vers la droite) avec entre srie est
prsent sur la Figure 47. Au fur et mesure des impulsions dhorloge les donnes
prsentes sur lentre srie E sont transfres sur les diffrentes bascules. La prsence
de linverseur entre R et S assure toujours S = R. Les bascules ne sont donc jamais en
mode mmoire mais toujours en mode SET ou RESET. Dans ces conditions la sortie Qi
recopie, au moment de limpulsion dhorloge, la valeur prsente sur lentre S i .

Figure 47 Schma de principe dun registre dcalage avec une entre srie (E). Le dcalage
se fait de Q A vers Q B .

Donnons un exemple de fonctionnement pour fixer les ides. On suppose que la


situation de dpart est la suivante: E = 0 et seule la sortie Q A de la premire bascule est
au niveau 1 les autres tant au niveau 0 ( Q AQ B QC Q D = 1000 ).

1re impulsion : Chaque bascule recopie sur sa sortie Q la valeur prsente sur son

entre S. On obtient donc aprs limpulsion Q AQ B QC Q D = 0100.

2eme impulsion : Seule lentre S de la troisime bascule est au niveau haut. Aprs

limpulsion on a donc Q AQ B QC Q D = 0010.


On raisonne de la mme faon pour la troisime impulsion et lon aboutit
116

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Q AQB QC QD = 0001. Ainsi au fur et mesure des impulsions sur lentre dhorloge (CLK)
le 1 prsent initialement sur Q A a t progressivement dcal vers la droite.

5.4.4. Les registres universels.


Dans la pratique il est inutile deffectuer la synthse des registres dcalage : un choix
trs vaste est offert par les constructeurs. A titre dexemple citons les registres universels
de type 194 dont le schma est prsent sur la page suivante. Ce sont des registres 4 bits
chargement parallle ou srie. Outre une remise zro asynchrone (CLEAR) ils offrent
la possibilit de dplacer linformation vers la droite (de Q A vers Q D ) ou vers la gauche
(de Q D vers Q A ). Le mode de fonctionnement est choisi avec les entres synchrones S
0
et S .
1

5.4.5. Applications des registres dcalage


Les registres dcalage sont utiliss dans de nombreuses applications comme par
exemple :

La conversion parallle srie (registre entre parallle et sortie srie).

La mise en mmoire, avant affichage, des sorties dun compteur (registre


entre et sortie parallles).

La gnration de squences 011001 pseudo alatoire (registre entre srie


et sortie parallle).

La ralisation de compteurs dans des codes autres que le CBN (registre


entre srie et sortie parallle).

p
La multiplication dun nombre cod a n K a 0 par 2 se traduit par le dcalage
de tous les bits de p cases vers la gauche.

117

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

serial right

serial left

Figure 48 Schma dun registre dcalage universel type 194

118

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

5.5. Les mmoires semi-conducteur.


Contrairement aux systmes analogiques, les systmes numriques permettent de
mmoriser des informations avant de les traiter. Actuellement, on distingue trois grands
types de mmoires (Figure 49) :
Les mmoires magntiques comme par exemple les disques durs ou les
disquettes.

Les mmoires semi-conducteur telles que les RAM ou les ROM.

Les mmoires optiques comme les CD et les DVD.

Dans ce cours nous ne dcrirons que les mmoires semi-conducteurs et les


mmoires optiques.

5.5.1. Les mmoires vives.


Les mmoires vives ou RAM (Random Access Memory) peuvent tre lues ou crites
quasi-instantanment en fonction des besoins de lutilisateur (les temps daccs sont de
lordre de 10 50 ns). Historiquement, le nom de RAM est apparu pour signifier que,
contrairement aux bandes magntiques, qui taient alors les seuls supports dinformation
existants, il nest pas ncessaire de faire dfiler toutes les donnes situes avant
linformation que lon cherche. Ce type de mmoire est largement utilis dans tous les
systmes ayant besoin de stocker temporairement de linformation, comme par exemple
les micro-ordinateurs. Leur inconvnient majeur est la perte de toute linformation stocke
en cas de coupure de lalimentation lectrique. En pratique, il existe deux sortes de
mmoires vives.

119

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Mmoires

Mmoires
semi-conducteurs

SRAM

Electriquement
programmables

PROM

Mmoires
optiques

CD / DVD

Mmoires mortes

Mmoires vives

DRAM

Mmoires
magntiques

Mmoires
holographiques

Non programmables
ROM

EPROM

EEPROM

Figure 49 Les diffrents types de mmoires

a. Les RAM statiques (SRAM).


Lunit de base dune SRAM est typiquement une bascule D (Figure 50). Dans la
phase dcriture la donne prsente sur D est recopie sur la sortie Q au moment dun
front montant sur lentre dhorloge. La lecture consiste forcer la ligne de slection au
niveau haut pour prsenter la sortie de la bascule D sur le bus de donnes.
b. Les RAM dynamiques (DRAM).
Le principe de fonctionnement dune cellule mmoire est assez simple puisquil sagit,
pour crire 1 ou 0, de charger ou de dcharger un condensateur12. Cependant, en raison
des courants de fuite des condensateurs, linformation stocke tend se dgrader au
cours du temps. Ces mmoires doivent donc tre priodiquement rafrachies (typiquement
toutes les 20 ms). Malgr cet inconvnient les DRAM sont trs frquemment utilises car
leur simplicit permet de les intgrer en plus grand nombre sur une puce de silicium que
leurs concurrentes statiques (SRAM).

12

En pratique les condensateurs sont les capacits parasites des grilles de transistors MOS.

120

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Figure 50 Cellule lmentaire dune mmoire RAM statique (SRAM).

5.5.2. Les mmoires mortes.


Les mmoires mortes ou ROM (Read Only Memory) ne sont accessibles que en
lecture. Elles doivent tre programmes en dehors du systme o elles sont exploites.
Selon le mode dcriture et son caractre dfinitif ou pas, on distingue diffrents types de
mmoires mortes.
a. Les ROM.
Les ROM sont crites une fois pour toute en usine chez le fabriquant de la mmoire.
Cette programmation est faite directement sur le wafer (galette de silicium) laide de
masques de programmation. Bien videment la fabrication de ROM ne se conoit que
pour des sries importantes ( > 10 000 units).
b. Les PROM.
Si lcriture est ralise par un programmateur aprs la fabrication de la mmoire on
parle de PROM (Programmable ROM). En pratique les PROM sont constitues par un
rseau de fusibles et la programmation est ralise en dtruisant certains fusibles du
rseau (pour cela il suffit, pendant une centaine de ms, dappliquer une tension de 10-15 V
ladresse dsire). Considrons, par exemple, la PROM de 45=20 bits (4 mots de 5
bits) reprsente sur la Figure 51. Un dcodeur 2 vers 4 avec sorties actives ltat bas
permet de slectionner une ligne parmi les 4. Ainsi la sortie dadresse a1a 0 = 01 , la ligne
note 01 est force 0 et les autres lignes restent 1 ; les 5 bits de sortie valent alors 0
(Figure 51.a). Avant programmation toutes les sorties de la PROM sont au niveau bas.

121

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Aprs programmation, cest dire aprs la destruction de certains fusibles ont peut obtenir
la situation reprsente sur la Figure 51.b . Une ligne de sortie vaut 1 en labsence de
diode (liaison dtruite) entre elle et la ligne dadresse slectionne. A linverse si une diode
est prsente, elle ramne le potentiel de la ligne 0. Le contenu de cette mmoire 20 bits
est le suivant :

Adresse
a1 a 0

Sorties
S 4 S 3 S 2 S1S 0

0 0 1 0 1

1 0 1 0 1

0 1 1 0 1

1 1 1 1 0

Les PROM sont plutt utilises pour des systmes fabriqus en sries restreintes ou
souvent renouveles

a)

b)

Figure 51 Principe de la programmation dune mmoire PROM. a) avant la programmation. b)


aprs la programmation.

c. Les PROM effaables.


Il existe des PROM que lon peut effacer avec des rayons UV, ce sont les EPROM
(Erasable PROM). On enfin trouve des mmoires mortes effaables lectriquement ce
sont les EEPROM (Electrical Erasable PROM). Il est bien entendu possible de rcrire
dans ces mmoires effaables. Les EPROM et les EEPROM sont surtout utilises dans
122

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

les phases de dveloppement ou dans les systmes fabriqus en trs petites sries.

5.5.3. Organisation dune mmoire.


Dun point de vue logique, une mmoire est constitue dun ensemble de registres
dont lun est en relation avec lextrieur soit pour sa lecture (ROM) soit pour sa lecture ou
son criture (RAM). La Figure 52 reprsente lorganisation dune RAM compose 64
registres de 8 bits. La taille des registres dfinit le format de la mmoire (ici 8 bits soit 1
octet) et le nombre de registres dtermine la capacit de la mmoire (ici 64 octets).
a. Les donnes.
Pour limiter au maximum lencombrement du composant, on utilise gnralement les
mmes pattes pour les entres (Input) et les sorties (Output) de la RAM. On gagne ainsi
un facteur 2 sur le nombre de broches ddies aux donnes, mais il faut bien sr ajouter
une entre de contrle supplmentaire pour spcifier si la RAM fonctionne en mode
lecture ou mode criture (entre OE pour Output Enable13). Pour la RAM considre ici le
gain est de 16/2 1 = 7 broches.
b. Les adresses.
Le choix du registre en contact avec lextrieur est ralis en dcodant ladresse crite
sur

les

bits

A5 A4 A3 A2 A1 A0

( A5 = MSB

et

A0 = LSB ).

Ladresse

A5 A4 A3 A2 A1 A0 = 001101 dsigne ainsi le registre n13. L encore, des astuces de


cblage permettent de rduire le nombre de connexions pour les mmoires de grande
capacit. Par exemple, une mmoire de 1 Mga-Octet ncessite 20 bits dadresse donc
20 broches. On peut rduire ce nombre par 2 en transmettant ladresse en deux paquets
conscutifs de 10 bits.

c. Gestion des cycles dcriture et de lecture.


En plus de lentre OE dcrite prcdemment, les RAM possdent souvent au moins

13

En lectronique les broches des composants ont souvent des noms mnmotechniques en
rapport avec leur fonction. Par convention, si le nom est surmont dune barre la fonction est active
au niveau bas. Ainsi

OE = 0 place la RAM en mode lecture et OE = 1 en mode criture.


123

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

deux autres entres de contrle. Dune part lentre CS (Chip Select) qui permet de
mettre la RAM en mode actif ou en mode veille (en mode veille la consommation
lectrique de la RAM est nettement rduite mais aucune action de lecture ou dcriture
nest possible). Dautre part lentre WE (Write Enable) qui nautorise lcriture que si elle
est au niveau bas.

I/O1 . . . . . . I/O8
Tampon entres / sorties
0

A3
A4
A5

Dcodeur 1 parmi 64

A0
A1
A2

1
2

OE

Registre 0
Registre 1
Registre 2
WE
CS

62
63

Registre 62
Registre 63

Figure 52 Schma de lorganisation dune mmoire RAM 64x8 bits.


Tout cela fait beaucoup dentres pour un seul composant et il convient, lorsque lon
veut utiliser une RAM, de respecter une certaine chronologie. En gnral, dans un cycle
dcriture, il faut tout dabord slectionner le composant CS = 0 ), le mettre en mode
lecture ( OE = 0 ), puis fixer les adresses et les donnes, et ensuite seulement donner
lordre dcriture ( WE = 0 ). Cette chronologie est illustre sur la Figure 53.

124

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

CS
OE
Adresses
Donnes
WE

Figure 53 Cycle dcriture dans une RAM.

En plus des mmoires base de semiconducteurs, il existe aujourdhui dautres types


de mmoires bases sur le stockage optique de linformation. Mme si ces mmoires
sortent, priori, du cadre de ce chapitre, il nest pas inutile d'avoir quelques ides sur leur
fonctionnement, dautant plus que elles quipent la totalit des ordinateurs actuels.

5.6. Les mmoires optiques CD et DVD.


Les CD (Compact Disk) et DVD (Digital Versatil Disc) sont extrmement rpandus
aujourdhui. Ils sont utiliss pour stocker de la musique, des donnes informatiques ou de
la vido. Du fait de leur facilit de fabrication et dutilisation, ils sont devenus un systme
standard de diffusion de linformation. Les principes de stockage de linformation sur ces
deux types de supports sont semblables. Nous commencerons par tudier les CD.

5.6.1. Les CD prenregistrs.


a. Stockage de linformation.
Un CD est un simple morceau de plastique (polycarbonate) de 1,2 mm dpaisseur, sur
lequel linformation est crite le long dune spirale qui se droule de lintrieur vers
lextrieur du disque (Figure 54.a). Au cours de la fabrication, linformation est stocke
sous forme de microcuvettes graves sur une des faces du disque ; cette face est ensuite
recouverte dune couche mtallique (aluminium, argent ou or) puis dun revtement
acrylique pour protger le dpt mtallique(Figure 54.b). Ce qui est rellement
impressionnant sur un CD ce sont les dimensions de ces microcuvettes (Figure 55). Leur
profondeur est de 125 nm, leur largeur de 500 nm et leur longueur de 830 nm au minimum
125

Licence d'Ingnierie Electrique 1

(1nm = 10

ere

anne

lectronique Numrique

m = 1milliardime de mtre). Les sillons de la spirale tant spars de 1,6

m, on peut calculer que linformation est stocke sur 5 kilomtres de long!

a)

b)

Figure 54 a) Sur un disque CD les donnes sont crites le long dune spirale qui part du centre
vers lextrieur du disque. b) Coupe transversale dun disque CD.

Figure 55 Agrandissement de la surface dun disque CD prenregistr.

b. Lecture.
Le rle principal dun lecteur de CD est de focaliser un laser le long de la spirale sur
laquelle sont graves les microcuvettes. Le faisceau laser passe travers le
polycarbonnate et se rflchi sur la couche mtallique. Selon que le laser est rflchi dans
une cuvette ou sur une partie plate, une photodiode dtecte, ou pas, le rayonnement.
Cette modulation de la rflexion permet de reconstituer le signal inscrit sur le disque
(Figure 56). En fait cest le dlai entre deux transitions conscutives qui constitue
linformation. Ce type de fonctionnement impose des contraintes trs fortes sur la fiabilit
et la prcision des parties mcaniques dun lecteur de CD.
126

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

CD en rotation
Sortie
CD-ROM

laser

CAN

photodiode
Signal
numrique

Ampli
Signal
analogique

Figure 56 Principe de la lecture des donnes sur un disque CD. Lorsque le laser arrive sur un
creux, le rayon nest pas rflchi vers la photodiode et nest donc pas dtect (0 logique).

Un lecteur de CD est compos de 3 parties importantes (Figure 57) :

Un moteur qui fait tourner le disque et dont la vitesse de rotation est trs
prcisment contrle entre 200 et 500 tours/min en fonction de la partie du
disque qui est lue.

Un systme mobile comprenant, entre autre, une diode laser, une lentille et une
photodiode.

Un second moteur qui dplace le systme laser le long du disque afin que le
laser suive prcisment la spirale. Ce systme de dplacement doit avoir une
prcision de lordre du micron.

5.6.2. Les CD enregistrables CD-R.


Les disques CD-R sont constitus dun support en plastique revtu dune couche de
colorant et dune couche mtallique. Il ny a bien sr plus de microcuvettes la surface du
disque puisque celui ci ne contient pas de donnes. En revanche, la spirale sur la quelle
seront enregistres les informations est matrialise par un sillon creus dans la surface
du plastique.

127

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Figure 57 Les diffrentes parties dun lecteur de CD.

Lenregistrement des donnes se fait laide dun laser focalis modul dans le temps
entre deux niveaux de puissance: la puissance de lecture (infrieure au mW) et la
puissance dcriture (comprise entre 6 et 12 mW selon les disques). Le colorant absorbe
la lumire et induit un chauffement local proportionnel la puissance du laser. A la
puissance dcriture le colorant est dgrad et le substrat en plastique subit une
dformation locale. Ces deux effets se traduisent par une baisse de la rflexion. La
modulation de puissance est videmment impose par le signal que lon veut crire.
Les CD-R ne sont enregistrables quune seule fois car les effets du laser sur le
colorant et le support plastique sont irrversibles. Une autre catgorie de CD a donc t
dveloppe afin de permettre leffacement des donnes inscrites.

5.6.3. Les CD rengistrables CD-RW.


Les CD-RW utilisent des matriaux changement de phase. Ce sont des matriaux
dans lesquels peuvent coexister, temprature ambiante, deux phases diffrentes ; en
loccurrence une phase cristalline et la phase amorphe. Ces deux tats du matriau ont
des proprits optiques trs diffrentes. Cette diffrence est mise profit pour enregistrer
linformation sous forme dune variation locale de la rflexion. Ltat initial, associ la
rflexion haute, est ltat cristallin. Une donne est inscrite sous la forme dune marque
amorphe ayant une rflexion basse. Pour effacer les donnes, il suffit de recristalliser les
marques amorphes (Figure 58).
a. Ecriture des donnes.
Pour crire une marque amorphe, il faut fondre localement le matriau et le refroidir
128

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

suffisamment vite pour quil se solidifie en restant dans un tat proche de ltat liquide:

ltat amorphe. Typiquement, la fusion est obtenue autour de 600 C avec une impulsion
laser de 10 mW et dune dure de 10 ns. Si le refroidissement nest pas suffisamment
rapide, les atomes peuvent se dplacer et former un difice cristallin. Cette recristallisation
se traduit par une baisse voir une disparition du contraste.

Figure 58 Image en microscopie lectronique dune marque amorphe dans une matrice
cristalline.

b. Effacement des donnes.


Pour effacer les donnes on chauffe la marque amorphe a une temprature infrieure
la temprature de fusion. Ceci est toujours obtenu avec le faisceau laser focalis, mais
une puissance intermdiaire entre la puissance dcriture et la puissance de lecture.
Dans le domaine des disques optiques deux grandes catgories de matriaux
changement de phase sont utilises :

Les alliages ternaires de germanium, dantimoine et de tellure GeSbTe

Les alliages dantimoine et de tellure dops largent et lindium AgInSbTe

5.6.4. Les DVD.


Bien que semblable daspect un disque CD, un disque DVD standard permet de
stocker 7 fois plus dinformations (4,7 Go au lieu de 700 Mo). Le principe des DVD, quel
quen soit le type (prenregistr, enregistrable ou renregistrable) est similaire celui des
CD ; la seule diffrence est la taille des structures inscrites sur le disque. Par exemple, sur
un DVD prenregist les microcuvettes sont peu prs deux fois plus petites que sur les
CD (400 nm au lieu de 830 nm) et la spirale est beaucoup plus serre puisque les sillons
ne sont spars que de 0,74 m au lieu de 1,6 m (Figure 59) Linformation est ainsi
stocke sur une spirale de 11 kilomtres de long!

129

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

Figure 59 Agrandissement de la surface dun DVD.

Les chiffres prcdents posent un problme. Sur un DVD les microcuvettes tant deux
fois plus petites et la spirale deux fois plus longue que sur un CD, on devrait, priori,
stocker 4 fois plus dinformations. Dou vient le facteur 7 observ en pratique sur la
capacit de stockage? La rponse est, en partie, dans le codage des informations. Pour
garantir une bonne restitution, les informations sont crites dans des codes capables de
corriger les erreurs, cela entrane une augmentation importante du nombre de bits
ncessaires pour coder une information. La mthode de correction utilise sur les CD est
plutt ancienne et beaucoup moins efficace que celle des DVD pour lesquels on obtient
les mmes rsultats en utilisant moins de bits que dans les CD.
Pour conclure signalons enfin que les DVD prenregistrs peuvent contenir des
informations sur les deux faces et que chaque face peut avoir deux niveaux de donnes
(Figure 60). Pour les DVD multicouches la piste extrieure est recouverte dor (couche
semi transparente) et la piste interne daluminium. La lecture de lun ou lautre des
niveaux, se fait on focalisant le laser sur la piste dsire.

Figure 60 Les diffrents types de DVD vido et leur capacit de stockage.

130

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

5.7. Exercices
Exercice 1 Compteurs
1. Raliser un diviseur de frquence par 2 (autrement dit une bascule T) avec une
bascule D.
2. Raliser un compteur par 16 asynchrone avec des bascules D.
3. Comment connecter des blocs de compteurs par 16 asynchrones pour obtenir un
compteur asynchrone 12 bits ?
Exercice 2 Registres
On considre le registre dcalage 74AC11194 dont la table de vrit et le schma
logique sont donns page 117.
1. Quelles doivent tre les valeurs des entres pour avoir un fonctionnement du
registre en mode parallle - parallle ?
2. Quelles doivent tre les valeurs des entres pour avoir un fonctionnement du
registre en mode srie avec un dcalage vers la droite ?
3. Mme question pour avoir un dcalage vers la gauche.
4. Complter le chronogramme de la Figure 61 en considrant que toutes les sorties

Q i sont au niveau bas linstant initial.


Exercice 3 Mmoires
On considre une mmoire de format 1 octet et de capacit 4 kilo-octets
1. Combien cette mmoire a-t-elle dentres dadresse et de donnes?
2. Les entres dadresse de la mmoire sont relies un compteur qui est lui mme
pilot par un horloge 10 Mhz. Combien faudra-t-il de temps au minimum pour lire
intgralement la mmoire?

131

QD

QC

QB

QA

lectronique Numrique

SE LEFTT

anne

SE RIGHT

ere

CLEAR

S1

S0

CLK

Licence d'Ingnierie Electrique 1

Figure 61

132

Licence d'Ingnierie Electrique 1

ere

anne

lectronique Numrique

5.8. Correction des exercices.


Exercice 1
1. Il suffit e reboucler la sortie inverse sur l'entre

2. L'architecture est la mme que pour le compteur par 16 asynchrone ralis avec
des bascules JK.

3. On doit connecter en srie trois compteurs par 16 asynchrones. On obtient de cette


faon un compteur par 4096 (capacit de comptage de 0 4095)

133

Licence d'Ingnierie Electrique 1

LSB
QA

QB

QC

CLK

ere

anne

lectronique Numrique

QA

QD

QB

QC

QD

CLK

QA

QB

QC

MSB
QD

CLK

Exercice 2
1. Le mode de fonctionnement parallle-parallle correspond la 3me ligne de la table
de vrit. On doit donc avoir S 1 = S 0 = 1 .
2. Le mode de fonctionnement srie avec un dcalage vers la droite est dcrit sur les
lignes 4 et 5 de la table de vrit. Lorsque S 1 = 0 et S 0 = 1 , la valeur prsente sur
l'entre serial right est recopie sur la sortie Q A au moment du front montant sur l'entre
horloge. Dans le mme temps la valeur prcdemment prsente sur Q A est dcale sur

Q B et ainsi de suite
3. Le dcalage vers la gauche est obtenu pour S 1 = 1 et S 0 = 0 . C'est maintenant la
valeur prsente sur l'entre serial left qui est transfre sur Q D .
4. Le chronogramme est reprsent sur la Figure 62. On notera en particulier l'effet de
l'entre asynchrone CLEAR qui remet toute les sorties au niveau bas.

Exercice 3
1. La mmoire est constitue de 4096 registres de 1 bit. Il faut donc 12 bits pour coder
les adresses (212 = 4096). La mmoire a donc une entre de donne et 12 entres pour
l'adresse.
2. Pour engendrer les adresses correspondant tous les registres le compteur doit
compter entre 0 et 4095. Excit par une horloge 10 MHz il lui faudra le temps

t = 4096 / 10 5 = 41ms .
134

QD

QC

QB

QA

lectronique Numrique

SE LEFT

anne

SE RIGHT

ere

CLEAR

S1

S0

CLK

Licence d'Ingnierie Electrique 1

Figure 62

135