MATERIA: SISTEMAS ELECTRNICOS ANALGICOS

PROFESOR: SERGIO IVAN PEREZ TENIERS

ALUMNA: KARINA SANDOVAL GARDUO

TAREA 4: MALLAS DE FASE ENCADENADA (PLL)

MALLAS DE FASE ENCADENADA (PLL)

1. ESTRUCTURA DEL PLL

El PLL est constituido por tres elementos bsicos, independientemente
de si se trata de una implementacin con circuitos analgicos o
digitales.
El comparador de fase: Se encarga de comparar una seal de entrada y
la proveniente del VCO (Voltage Controlled Oscilator) y genera una seal
que es funcin de la diferencia de fase entre las dos seales.
Un oscilador variable: Se trata de un oscilador controlado por voltaje
cuya frecuencia de salida vara en funcin del voltaje aplicado a la
entrada. Una ruta de realimentacin, la cual usualmente incluye un
divisor de frecuencia.
La idea del funcionamiento es que el comparador de fase maneje la
entrada del VCO, produciendo cambios en la frecuencia de salida de
este, de tal manera que se trata de reducir la diferencia de fase entre la
seal de entrada y la del VCO, entonces, podemos afirmar que se trata
de un sistema con retroalimentacin negativa. Una vez que el PLL est
enganchado, la fase de la seal de referencia y la del VCO mantienen

0 o 90

una relacin de fase fija, que normalmente es de

grados

dependiendo del tipo de comparador de fase.

Figura 1. Estructura y diagrama de bloques de un PLL.

1.1 COMPARADOR DE FASE

Un comparador de fases, que a veces se le dice detector de fase, es un
dispositivo no lineal con dos seales de entrada: una frecuencia
f
(
i) y la frecuencia de salida del VCO (f o) .
generada externamente

La salida de un comparador de fase es el producto de las dos seales

con frecuencias f i y f o y, por consiguiente, contiene sus frecuencias
de suma y de diferencia

(f i f o) . La figura 2(a) muestra el diagrama de

un comparador de fase sencillo. El voltaje

vo

T1

tiempo a las dos mitades del transformador

componentes
al igual que
Durante la

D1 ,
D2 ,

R1
R2

y
y

parte positiva

C1

de entrada. Los

forman un rectificador de media onda,

C2 . Ntese que
de

se aplica al mismo

vo ,

D1

C1 =C2 , y que
y

D2

directamente y estn activos o encendidos, cargando a

R1=R2 ,

se polarizan
C1

y a

C2

con valores iguales, pero con polaridades opuestas. Por lo anterior, el

voltaje promedio de salida es V sal =V C 1 + (V C 2 )=0 V . Esto se ve en la
figura 2(b). Durante el medio ciclo negativo de

vo ,

D1

polarizacin inversa y estn apagados. Por consiguiente,

descargan por igual a travs de

R1

manteniendo el voltaje de salida igual a

D2

C1

tienen
C2

se

R2 , respectivamente,

0 V . Esto se ve en la figura

2(c). Los dos rectificadores de media onda producen voltaje de salida de

igual magnitud y polaridad inversa. As, el voltaje de salida debido a
v o es constante e igual a 0 V . Las formas de onda correspondientes
en la entrada y la salida, para una seal de onda cuadrada del VCO, se
ven en la figura 2(d).

Figura 2. Comparador de fase (a), esquema (b), voltaje de salida debido

al medio ciclo positivo de v o (c), voltaje de salida debido al medio ciclo
negativo de

vo

(d) formas de onda de voltaje de entrada y salida.

1.2 FILTRO DE LAZO

La seal

v c (t)

es aplicada a un filtro denominado filtro de lazo cuya

respuesta determina la dinmica del PLL para corregir la fase.

Este filtro es siempre de tipo pasabajos, por lo cual se encargar,
adems, de eliminar la doble frecuencia que se genera en el
multiplicador.

Normalmente el detector de fase no incluye filtraje pasabajos, basta con

el filtro de lazo.
A pesar de lo anterior, conceptualmente la deteccin de fase es un
proceso separado del filtraje de lazo.
La respuesta

a impulso de este filtro dar origen a la salida

v o (t)

segn:
v o ( t )=v c ( t )h(t )

Ec. 1

1.3 OSCILADOR CONTROLADO POR VOLTAJE

El oscilador controlado por voltaje (VCO) tiene una frecuencia central o
frecuencia de oscilacin libre respecto de la cual el voltaje de control
produce una desviacin.
Sea

la frecuencia angular del oscilador libre. La frecuencia

instantnea estar dada por:

i =c +k f v o ( t )
i = f ( t ) + c
Se observa que

v o (t)

kf

f (t)

Ec. 2
Ec. 3

es la desviacin en frecuencia producida por

es la ganancia del VCO en

La desviacin de fase producida por

v o (t)

seg
rad /

es entonces:

f ( t )=k f v o ( ) d
0

Ec. 4

2. PARMETROS DEL PLL

Los dos parmetros del PLL que indican el intervalo de frecuencia til
son el intervalo de enganche y el intervalo de captura.

2.1 INTERVALO DE ENGANCHE

Se define al intervalo de enganche como el margen de frecuencias
cercanas a la frecuencia natural del VCO, f n dentro del cual el PLL
puede mantener la sincronizacin con una seal de entrada. Esto
presupone que al principio el PLL estaba sincronizado con la entrada. El
intervalo de enganche tambin se llama intervalo de rastreo. Es el
margen de frecuencias dentro del cual el PLL rastrea o sigue con
exactitud a la frecuencia de entrada. El intervalo de enganche aumenta
cuando aumenta la ganancia general del lazo del PLL. El intervalo de
retencin es igual a la mitad del intervalo de enganche, es decir
intervalo de enganche=2 Xintervalo de retencion . Ver figura 3. La frecuencia
mnima a la que rastrea el PLL se llama lmite inferior de enganche
(f n) , y la frecuencia mxima de rastreo se llama lmite superior de
enganche

f
( iu) . El intervalo de enganche depende de las funciones

de transferencia (ganancias) del comparador de fase, del amplificador

de baja ganancia y del VCO.

Figura 3. Intervalo de enganche del PLL.

2.2 INTERVALO DE CAPTURA

El intervalo de captura se define como la banda de frecuencias cercanas
a f n donde el PLL puede establecer o adquirir enganche con una seal
de entrada. El intervalo de captura est, en general, entre

1.1

1.7

por la frecuencia natural del VCO. El intervalo de captura tambin se

llama intervalo de adquisicin, y se relaciona con el ancho de banda del
filtro de paso bajo, o pasabajas. El intervalo de captura de un PLL
disminuye cuando se reduce el ancho de banda del filtro. El
semiintervalo de captura es el intervalo mximo de captura (es decir,
intervalo de captura = 2 X semiintervalo de captura). En el diagrama de
frecuencias de la figura 4(a) se muestran los intervalos y semiintervalos
de captura. La frecuencia mnima en la que el PLL se puede sincronizar
se llama lmite inferior de captura (f cl ) y la frecuencia mxima a la
que se puede enganchar el PLL se llama lmite superior de captura
( f cu ) .
El intervalo de captura nunca es mayor que, y casi siempre es menor
que el intervalo de enganche. La relacin entre los intervalos de captura,
enganche, retencin y semiintervalo de captura se ilustra en el diagrama
de frecuencias de la figura 4(b). Ntese que el intervalo de enganche

intervalo de captura, y que el intervalo de retencin

semiintervalo de captura.

Figura 4. Intervalo de captura del PLL (a), intervalo de captura y de

enganche del PLL (b).
3. APLICACIONES
3.1 MODULADOR Y DEMODULADOR
Si el PLL es enganchado a una seal de frecuencia modulada (FM), el
VCO rastrea la frecuencia instantnea de la seal de entrada. La tensin
de error filtrada, que fuerza al VCO a mantener enganche con la seal de
entrada, luego se convierte en la salida de FM demodulada.
La
linealidad de esta seal demodulada depende solamente de la linealidad
de la caracterstica de transferencia tensin de control a frecuencia del
VCO. Los multivibradores RC son utilizados en las aplicaciones del PLL
como demodulador de FM porque tienen un intervalo de control mucho
ms grande que los osciladores de cristal, pero su estabilidad frente a

los posibles cambios producidos por el paso del tiempo y por la

temperatura no es muy buena.
Debe notarse que, dado que el PLL est enganchado durante el proceso
de demodulacin de FM, la respuesta es lineal y puede ser prevista
fcilmente a partir de un planteo de lugar geomtrico de las races.
Las aplicaciones de demodulacin de FM son numerosas; sin embargo,
algunas de las ms populares son:

Deteccin de FM Difundida (o Transmitida): Aqu, el PLL

puede ser usado como un detector completo de franja FI, FM y
como limitador para detectar, ya sean seales de FM de banda
ancha o de banda angosta, con mayor linealidad de la que puede
obtenerse por otros medios. Para frecuencias dentro del rango del
VCO, el PLL funciona como un receptor contenido en s mismo,
dado que combina las funciones de selectividad de frecuencia y
demodulacin. Un uso crecientemente popular del PLL es en
receptores de exploracin (scanningreceivers) donde se puede
monitorear secuencialmente un nmero de canales, transmitidos
mediante la simple variacin de la frecuencia de operacin libre
del VCO.
Telemetra FM: Esta aplicacin involucra la demodulacin de una
subportadora de frecuencia modulada del canal principal. Un
ejemplo popular aqu es el uso del PLL para recuperar la seal SCA
(hilo musical, por ejemplo) de la seal combinada de muchas
estaciones de radiodifusin de FM comerciales. La seal SCA
puede ser una subportadora modulada de 67kHz, que la pone por
encima del espectro de frecuencias del material normal estreo o
monoaural de los programas de FM. Conectando el circuito, que
vemos en la figura 8, a un punto entre el discriminador de FM y el
filtro desenfatizador de un receptor de FM de banda comercial
(casera) y sintonizando el receptor a una estacin que difunde
msica SCA, uno puede obtener horas de msica ambiental libre
de anuncios comerciales.

3.2 MULTIPLICADOR DE FRECUENCIA

La Multiplicacin de Frecuencia se puede lograr con el PLL de dos
maneras:

Mediante el enganche a un armnico de la seal de entrada.

Insercin de un contador (divisor digital de frecuencia) en el lazo.

El enganche a un armnico es muy sencillo y puede, usualmente,

lograrse fijando la frecuencia de operacin libre del VCO a un mltiplo de
la frecuencia de entrada y permitiendo que el PLL se enganche. Una
limitacin de este mtodo, sin embargo, es que el rango del enganche
disminuye a medida que se usan, para el enganche, armnicos
sucesivamente ms altos y ms dbiles.
Esto limita el rango prctico de enganche con armnicos a mltiplos de,
aproximadamente, diez.
Para mltiplos ms grandes, el segundo
mtodo es ms deseable.

Figura 5. PLL modificado.

En la figura 5 se muestra un diagrama en bloques. Aqu, el lazo se
rompe entre el VCO y el comparador de fase y se inserta un contador.
En este caso, el tono fundamental de la frecuencia dividida del VCO es
enganchado a la frecuencia de entrada, de modo que el VCO est
realmente funcionando a un mltiplo de la frecuencia de entrada. La
cantidad de multiplicacin es determinada por el contador. Una
aplicacin prctica evidente, de esta propiedad de multiplicacin, es el
uso del PLL en sintetizadores de frecuencia de amplio rango.
En aplicaciones de multiplicacin de frecuencia, es importante tomar en
cuenta que el comparador de fase es realmente un mezclador y que su
salida contiene componentes de suma y diferencia de frecuencia. El
componente de diferencia de frecuencia es DC y es la tensin de error,
que acciona el VCO para mantener el PLL enganchado.
Las componentes de suma de frecuencia (de los cuales el fundamental
es el doble de la frecuencia de la seal de entrada) si no son bien
filtrados, inducirn una seal de FM incidental sobre la salida del VCO.
Esto ocurre debido a que el VCO est funcionando a muchas veces la
frecuencia de la seal de entrada y la componente de suma de
frecuencia, que aparece en la tensin de control al VCO, causa una
variacin peridica de su frecuencia alrededor del mltiplo deseado.

Para multiplicacin de frecuencia, generalmente es necesario filtrar muy

fuertemente para eliminar este componente de suma de frecuencia.
El resultado, por supuesto, es un rango de captura reducido y una
respuesta ms subamortiguada de transitorios del lazo.
Para el caso de divisin de la frecuencia, se podran usar tanto enganche
de armnica como conteo de frecuencia para generar, por ejemplo, una
frecuencia exactamente 16/3 de la de entrada.

3.3 CONTROL DE VELOCIDAD DE MOTORES DE CD

El sistema de control de velocidad para un motor DC, utilizando un PLL
es compatible con sistemas de control digitales, que pueden ser
adicionados para permitir mayor precisin.
El principio de control de velocidad utilizando un PLL, puede extenderse
a sistemas de motores trifsicos de alta potencia, u otros circuitos
controladores de fase.
Como controlador de fase, se puede aplicar en ambientes industriales
donde las fuentes de alimentacin tienen un gran contenido de
armnicos, ocasionando distorsiones y afectando el desempeo en
algunos procesos.
Hay dos factores fundamentales en el diseo de un PLL:

Ganancia de lazo: Esto afecta el error de fase entre la seal

entrada y el VCO, para una frecuencia dada transferida de la seal
de entrada; afectando el rango de enclavamiento del lazo.
Frecuencia natural: El ancho de banda del filtro es determinado
por los componentes del filtro R1, R2 (si la tiene) y C; que se
determina de acuerdo a su utilizacin especifica. Por ejemplo, si se
desea bajar la sensibilidad al ruido o si es para eliminar los errores
por transientes, ya que estos principios estn en oposicin directa.

Los PLL proporcionan una gran ventaja sobre los elementos discretos, ya
que reducen notablemente el nmero de elementos que se necesitan
para el montaje y dejan trabajar en un mbito digital, lo cual proporciona
ventajas para la utilizacin de diversas herramientas, entre ellas el
computador. Con los PLL el nmero de variables a ser tenidas en cuenta

se reduce, lo cual simplifica matemticamente los circuitos en que

aparece.

3.4 RECUPERACIN DE RELOJ

Las seales digitales siempre se reciben deformadas y con ruido. Si se
recupera la seal de reloj directamente a partir de los flancos recibidos,
este reloj tendr un excesivo jitter (variaciones aleatorias en los anchos
de los pulsos), y esto trae varios problemas. Por una parte, el muestreo
de la seal no se har en el instante ptimo, lo que dar un diagrama de
ojo ms cerrado. Adems, en general, el resto del sistema funcionara a
partir de ese reloj ruidoso, y en el caso de conversores DA, provocar
una modulacin no lineal de la seal que afectar a las frecuencias ms
altas a reproducir.
Se puede aprovechar la propiedad del PLL como filtro pasabanda muy
angosto, y reproducir un reloj estable a partir de los flancos de la seal
digital.
Por ejemplo, si se trata de una seal manchester, se la puede pasar por
un derivador (pasaaltas) y luego un rectificador para quedarse con una
serie de pulsos donde antes haban flancos. Estos pulsos ingresan a un
PLL sintonizado a la frecuencia nominal del reloj, como se muestra en la
figura 6.

Figura 6.
En el cdigo manchester, siempre habr un flanco en la mitad del
tiempo de bit, y en forma aleatoria (cuando se repite un mismo bit)
tambin habr un flanco al final del tiempo de bit. Puede ser que el PLL
se enganche con estos ltimos, pero eventualmente la falta de algunos
de ellos har que se sincronice definitivamente con los primeros.
El reloj estable (con los retardos correspondientes) se puede utilizar para
muestrear la seal en el instante de menos SNR, o para gatillar algn
mtodo de recepcin optima (filtro de correlacin o apareado).