Universidade de Braslia

Departamento de Engenharia Eltrica

Laboratrio de Eletrnica 2 - 1/2016
Experimento 6 Amplificador Cascode CMOS
Aluno: Lucas Silva Lopes
Matrcula: 11/0129482
Objetivos
Obter a caracterstica de transferncia DC, o ganho de tenso de pequenos
sinais, a mxima excurso de sada, a impedncia de sada, e a resposta em
frequncia de um circuito amplificador cascode CMOS.
Procedimento Experimental
Para a obteno da caracterstica transferncia DC do amplificador cascode
CMOS (Figura 1), utilizou-se as seguintes configuraes:

Gerador de Funes
o Funo rampa
o Amplitude de 2,115Vpp
o Offset de 2,115V
o Frequncia de 1kHz
o Output Setup: High Z
o Conectado Ventrada
Osciloscpio
o Modo XY
o Probe 1x
o Acoplamento AC
o Canal 1 conectado Ventrada
o Canal 2 conectado Vsada
Fonte DC F152A
o 12V
o Conectado VDD
Fonte DC Agilent
o Sada de +6V:
6V
Conectado VGG2
o Sada de 25V:
10V
Conectado VGG3

Para a obteno do ganho de tenso de pequenos sinais do amplificador cascode

CMOS, utilizou-se as seguintes configuraes:

Gerador de Funes
o Funo senoidal
o Amplitude de 100mVpp
o Offset de 2,115V
o Frequncia de 1kHz
o Output Setup: High Z
o Conectado Ventrada
Osciloscpio
o Modo Yt
o Probe 1x
o Acoplamento AC
o Canal 1 conectado Ventrada
o Canal 2 conectado Vsada
Fonte DC F152A
o 12V
o Conectado VDD
Fonte DC Agilent
o Sada de +6V:
6V
Conectado VGG2
o Sada de 25V:
10V
Conectado VGG3

Para a obteno da mxima excurso de sada, alterou-se a amplitude de pequenos

sinais do gerador de funes at o sinal na sada comear a distorcer. Para a
obteno da resistncia de sada a amplitude da onda senoidal do gerador foi
alterada para 300mVpp, Vsada foi conectado em srie com um capacitor de 4,7uF e
uma dcada resistiva, e a tenso nessa dcada foi medida com um canal do
osciloscpio. Para a medio da resposta em frequncia (frequncia de -3dB e
frequncia de ganho unitrio), alterou-se a frequncia a partir de 1kHz at a
amplitude do sinal na sada se tornar 70% menor do que seu valor inicial (para a
obteno da frequncia de -3dB), e at a amplitude do sinal na sada se tornar igual
amplitude do sinal na entrada (para a obteno da frequncia de ganho unitrio).
Resultados e Discusso
No pr relatrio (projeto) foi calculado um VGS,1 2,88V para um ID,1
0,535mA e um ganho 20. Optou-se por ID,1 = 0,535mA. A resistncia de sada
calculada foi 20746,88 . Os plos calculados, considerando apenas os Cgs dos
transistores e o CL = 18pF do osciloscpio, foram p1 = -2,67x106 e p2 = -53,55x106.
O zero foi considerado distante. Como Vsada VGG3 +|VTP| (para todos os transistores
serem mantidos na saturao), para Vsada 12V ento VGG3 +|VTP| = 12V e VGG3 =
10,6V j que |VTP| = 1,4V. Como Ventrada (VGG2 -VTN)/2 (para todos os transistores
derem mantidos na saturao), para um Ventrada,mx= 3V (>2,88V) ento VGG2 = 7,77V

pois VTN = 1,77V. Optou-se por VGG2 = 8V. Os parmetros utilizados para os
transistores foram obtidos do modelo SPICE Level 1 fornecido pelo professor. As
frmulas utilizadas foram obtidas do captulo 5 da referencia [1].
No laboratrio, verificou-se que o mximo que VGG2 poderia alcanar seria
6V. Utilizando novamente que Ventrada (VGG2 -VTN)/2, fazendo VGG2 = 6V obteve-se
um valor Ventrada,mx= 2,115V para manter todos os transistores na saturao.
Utilizou-se este valor para VGS,1, apesar de que deveria ter sido descontada a
amplitude da entrada de pequenos sinais.
Inicialmente fez-se um teste com VGG3 = 10,6V, VGG2 = 6V e VGS,1 = 2,115V.
Uma figura da caracterstica de transferncia no foi obtida, mas um esboo
mostrado na Figura 2. Sups-se que a causa para a estranha caracterstica de
transferncia fosse um alto valor de VGG3 = 10,6V. Diminuiu-se ento VGG3 para 10V.
A nova caracterstica de transferncia, mais de acordo com o esperado, mostrada
na Figura 3. O circuito inversor, pois ele bastante semelhante ao amplificador
inversor com carga fonte de corrente, apenas com um transistor intermedirio entre
M1 e M3 adicionado para aumentar a resistncia de sada e concomitantemente o
ganho, e ainda melhorar a resposta em frequncia, pois retira o efeito indesejado
que a capacitncia parasitria Cgd1 tinha por conectar diretamente a sada entrada.
Para a obteno do ganho do amplificador cascode CMOS, inicialmente fez-se
um teste com um sinal de entrada de pequenos sinais de 20mVpp. Porm a sada
estava muito ruidosa. Portanto aumentou-se para 100mVpp. O ganho calculado foi
3,68/0,120 = 30,6, conforme se verifica pela Figura 4.
Para a obteno da mxima excurso de sada, aumentou-se a amplitude da
entrada de pequenos sinais a partir de 100mVpp at imediatamente antes de o sinal
na sada comear a distorcer. Mediu-se uma tenso pico a pico do sinal na sada
igual 9,44Vpp, quando o sinal de entrada era 300mVpp (Figura 5). Voltou-se a
amplitude do sinal de entrada para 100mVpp.
Para a obteno da resistncia de sada a amplitude da onda senoidal do
gerador foi alterada para 300mVpp, Vsada foi conectada em srie com um capacitor
de 4,7uF e uma dcada resistiva, e a tenso nessa dcada foi medida com um canal
do osciloscpio, no modo Yt. A resistncia de sada medida foi 45k (Tabela 1),
maior que a calculada no projeto pois a corrente menor e rout = rds3 = 1/ID,13.
Novamente verifica-se a relao entre ganho elevado e elevada resistncia de sada.
Voltou-se a amplitude do sinal de entrada para 100mVpp.
Para a obteno da resposta em frequncia (frequncia de -3dB e frequncia
de ganho unitrio ou 0dB), aumentou-se a frequncia do sinal de entrada at a
amplitude do sinal na sada cair para 70% do seu valor inicial (para a obteno da
frequncia de -3dB) e at a amplitude do sinal na sada se tornar igual amplitude
do sinal na entrada (para a obteno da frequncia de ganho unitrio). Os valores
encontrados foram 17kHz e 560kHz respectivamente. Como o circuito para estas
medies precisou ser montado novamente (por desateno durante a realizao do
experimento), foi preciso mudar a polarizao do circuito, pois quando montou-se o
mesmo circuito com as mesmas tenses obteve-se a caracterstica de transferncia
DC da Figura 6, onde o valor de offset da tenso de entrada no corresponde
regio de mxima inclinao da caracterstica de transferncia. Mudando a
polarizao de VGS,1 = 2,115V para VGS,1 = 2,015V, obteve-se a caracterstica de

transferncia DC da Figura 7, onde o valor de offset da tenso de entrada voltou a

corresponder regio de mxima inclinao da caracterstica de transferncia. A
justificativa para esta necessidade de ajustar a polarizao pode ser a posio
diferente em que o circuito foi montado na protoboard. Os contatos em diferentes
lugares da protoboard tm diferentes valores de capacitncia de da resistncia. Isso
pode afetar a tenso VGS,1 efetivamente na entrada do transistor, devido ao
resultante divisor de tenso constitudo pelo contato e o transistor. O novo ganho de
tenso obtido foi 6,8/0,208 = 32,69 (Figura 8). A frequncia de -3dB foi obtida
quando o ganho era 4,68/0,208 = 22,5 (0,68% de 32,69) (Figura 9). A frequncia de
ganho unitrio foi obtida aproximadamente quando o ganho era 0,208/0,212 = 0,98
(Figura 10).
O valor da frequncia de -3dB foi 17kHz. Isto significa que h um plo nessa
frequncia. Contudo, o valor calculado no pr-relatrio para o menor plo foi
2,67MHz. Uma justificativa para tal diferena o fato de terem sido considerados
apenas os valores de Cgs dos transistores e o CL do osciloscpio. No foram utilizados
os valores de outras capacitncias parasitrias porque as estimativas do Modelo
SPICE Level 1 no estavam adequadas.
Referncias
[1] P. E. Allen and D. R. Holberg, "CMOS Analog Circuit Design", Oxford University
Press, 2002.

Figura 1 Amplificador Cascode CMOS. Pinos utilizados de um CD4007 em azul.

Figura 2 Esboo da curva de transferncia obtida quando todas as configuraes

descritas no procedimento experimental foram seguidas, mas VGG3 = 10,6V.

Figura 3 Caracterstica de transferncia DC para o amplificador cascode CMOS da

Figura 1, para as configuraes descritas no procedimento experimental.

Figura 4 Ganho de tenso do amplificador cascode CMOS da Figura 1, para as

configuraes descritas no procedimento experimental.

Figura 5 Mxima excurso do sinal de sada do amplificador cascode CMOS da

Figura 1, para as configuraes descritas no procedimento experimental.

(A)

(B)
Figura 6 (A) Curva de transferncia quando o amplificador cascode foi remontado.
(B) equivalente Figura 4 para quando o circuito foi remontado.

(A)

(B)
Figura 7 (A) Curva de transferncia quando o amplificador cascode foi remontado
e a tenso de offset do gerador foi alterada de 2,115V para 2,015V. (B) equivalente
Figura 4 para quando o circuito foi remontado e a tenso de offset do gerador foi
alterada de 2,115V para 2,015V.

Figura 8 Novo ganho quando o amplificador cascode foi remontado e a tenso de

offset do gerador foi alterada de 2,115V para 2,015V..

Figura 9 Frequncia de -3dB: 17kHz.

Figura 10 Frequncia de ganho unitrio: 560kHz.

Tabela 1 Obteno da resistncia de sada para o amplificador cascode CMOS da
Figura 1, conforme o que foi descrito no procedimento experimental.
Vrms [V] R [ohms] Pot [W]
0.069
1000
0.135
2000
0.318
5000
0.594
10000
1.02
20000
1.77
50000
2.37
100000

0.000004761
9.1125E-06
2.02248E-05
3.52836E-05
0.00005202
0.000062658
0.000056169

1.02
1.32
1.58
1.76
1.94
2.08
2.18
2.28
2.37

20000
30000
40000
50000
60000
70000
80000
90000
100000

0.00005202
0.00005808
0.00006241
0.000061952
6.27267E-05
6.18057E-05
0.000059405
0.00005776
0.000056169

1.46
1.58
1.69
1.78
1.86

35000
40000
45000
50000
55000

6.09029E-05
0.00006241
6.34689E-05
0.000063368
6.29018E-05

1.94

60000

6.27267E-05

2.01
2.07

65000
70000

6.21554E-05
6.12129E-05

1.57
1.6
1.62
1.64
1.66
1.68
1.7
1.72
1.74
1.76
1.78
1.78
1.8

40000
41000
42000
43000
44000
45000
46000
47000
48000
49000
50000
51000
52000

6.16225E-05
6.2439E-05
6.24857E-05
6.25488E-05
6.26273E-05
0.00006272
6.28261E-05
6.29447E-05
0.000063075
6.32163E-05
0.000063368
6.21255E-05
6.23077E-05