Architektury systemw komputerowych

Grupa A

1. Warto funkcji logicznej NOTy=xdla x= 4F? wynosi (8 bitw):

A. 00110010
B. 100100010
C. 261
D. 129

2. Cechy architektury CISC:

A.Wystpowanie zoonych, specjalistycznych rozkazw
B.Szeroka gama trybw adresowania
C.Rozkazy mog operowa bezporednio na pamici
D. Dekoder rozkazw jest nieskomplikowany
3. Warto funkcji iloczynu logicznego AND
A. 01100011
B. 110010
C. 18
D. 62
4. Cykl pracy sterownika DMA
A.Urzdzenie peryferyjne sygnalizuje zamiar transmisji danych
B.Sterownik DMA wysya do procesora sygna dania zwolnienia magistrali
C.Po zakoczeniu biecego cyklu rozkazowego procesor zwalnia magistral i
wysya sygna potwierdzenia
D.Kontrol nad magistral przejmuje sterownik i realizuje transfer danych
5. Kod uzupenieniowy liczby 1F ( pozycji bez znaku) wynosi:
A. 001000100110
B. 342
C. 00101001
D. E2
6. Elementy skadowe komputera:
A. Szyna, magistrala ISA, PCI, SCSI, PCMCIA
B. Jednostka centralna
C. Licznik impulsw prostoktnych
D.Ukad wejcia-wyjcia
7. Binarne prawidowe relacje wartoci w systemie dziesitnym do podanych krokw(?):
A. 34 - 00011000
B. 23 - 00100011
C. 31 - 37
D. 41 1F

8. Rozrnia si nastpujce generacje komputerw:

A. Generacja 1 - lampy prniowe
B. Generacja 2 - tranzystory
C. Generacja 3 - ukady scalone i przekaniki
D. Generacja 4 - bardzo dua skala integracji
9. Ze wzgldu na rodzaj liczb, na ktrych wykonuje si dziaania, stosowane s:
A. Sumatory dziesitne
B. Sumatory rwnolege
C. Sumatory szeregowe
D. Sumatory dwjkowe
10. Suma liczb x1= -2DF i x2 = 372b wynosi (sowo maszynowe 12-bitowe ze znakiem):
A.1.11000011011
B.1.001111001112
C. 1.0100100001112-16
D. 1.1E5h
11. W systemach cyfrowych wykorzystuje si zdefiniowane formaty sowa liczbowego:
A.Format staoprzecinkowy
B. Format wykadniczy
C.Format zmiennoprzecinkowy
D. Format dwupozycyjny
12. Zaznacz poprawne okrelenia dotyczce pamici komputera:
A.Stykiem pamici operacyjnej i wirtualnej steruje system operacyjny przy uyciu jednostki
zarzdzania pamici
B. Styk warstwowy kiszeni i pamici operacyjnej jest sterowany na poziomie uytkownika
C.O umieszczeniu danych w rejestrach decyduje programista piszcy program w jzyku
asemblerowym lub kompilator jzyka wysokiego poziomu
D.Przemieszczaniem danych pomidzy lokalnym systemem plikw i nonikami wymiennymi
lub zasobami sieciowymi steruje uytkownik
13. Format staoprzecinkowy pozwala przedstawi liczby L trzema sposobami:
A.Zapis moduowy Lm
B. Zapis heksadecymalny Lh
C.Zapis odwrotny Lo
D.Zapis dopenieniowy Ld
14. Zaznacz poprawne okrelenia dotyczce taksonomii Flynna
A.SISD pojedynczy strumie instrukcji i danych
B.MISD wiele strumieni instrukcji i wiele strumieni danych
C. MIMD pojedynczy strumie instrukcji i wiele strumieni danych
D.SIMD pojedynczy strumie instrukcji i wiele strumieni danych

15. Wybierz poprawne okrelenia:

A.1GB to 210 megabajtw
B. 1KB to 1024 terabajty
C. 1GB to 1024 kilobajty
D.1B to 23 bitw
16. Zaznacz, z jakich systemw mona zamieni liczby na system dziesitny za pomoc wzoru L
= DCi*P? , gdzie i = numer pozycji ( 0 n-1); C warto pozycji; P podstawa systemu
zliczania:
A. System dwjkowy
B. System dwjkowo-dziesitny
C. System semkowy
D. System heksadecymalny
17. Cykl rozkazowy to proces polegajcy na:
A. Zmiana adresu w liczniku rozkazw
B. Dekodowaniu kodu operacji
C. Pobraniu rozkazu z pamici zewntrznej
D. Pobraniu i wykonaniu rozkazu
18. W skad mikroprocesora wchodz nastpujce elementy:
A. Arytmometr ALU
B. Rejestr rozkazw IR
C. Translator
D.Licznik rozkazw PC
19. Zaznacz poprawne okrelenia dotyczce taksonomii Skillicorna:
A. Procesory instrukcji (IP) pobieraj i analizuj instrukcje
B. Hierarchie pamici instrukcji (IM) przechowuj instrukcje
C. Procesory danych (DP) wykonuj operacje na danych i przechowuj dane
D. Hierarchie pamici danych (DM) przechowuj dane argumenty operacji i wyniki
20. Warto funkcji sumy logicznej OR y = (x1 v x2) dla x1 = 2Aa i x2 = 110013wynosi:
A. 1101112
B. 24h
C. 73h
D. 010110012-16
21. Cykl pamici w kadym cyklu nastpuje wysanie:
A. Adresu na magistral adresow
B. Sygnaw sterujcych na magistral sterujc
C. Danych na magistral danych
D. Sygnaw do kontrolera przerwa

22. Dobierz prawidowe okrelenia:

A.XOR - funkcja sumy logicznej modulo 2
B. ADD funkcja iloczynu logicznego
C.AND funkcja iloczynu logicznego
D. ALU funkcja relacji
23. Cechy architektury RISC
A. Zredukowana liczna rozkazw do niezbdnego minimum
B. Redukcja trybw adresowania
C. Zwikszenie komunikacji pomidzy pamici i procesorem
D. Zwikszenie liczby rejestrw, zmniejszenie liczby odwoa do pamici
24. Warto funkcji logicznej XOR y = (x1 (plus) x2) dla x1 =32n i x2=100112 wynosi:
A.111012
B.001100102*10()?
C. 1D
D.37()?
25. Cechy architektury EPiC:
A. Konieczno zapamitywania wynikw operacji w pamici
B. Typy rejestrw ( na przykad rejestry cakowite i rejestry zmienno przecinkowe)
C. Predykcja (wykonywanie warunkowe)niemal wszystkich instrukcji
D. Dua liczba rejestrw procesora, wiele operacji moe by wykonywanych znacznie
szybciej

1. Wskaza typy architektury Flynna:

A. SISD
B. SIMD
C. KISM
D. SISK
2. Skadniki architektury Skillicorna:
A. Procesory instrukcji
B. Procesory danych
C. Hierarchie procesorw instrukcji
D. Hierarchie procesorw danych
3. Bramka logiczna AND przyjmuje warto 1, gdy:
A. p =0 i q=0
B. p=0 i q=1
C. p=1 i q=0
D. p=1 i q=1
4. Elementy pyty gwnej wspczesnego komputera:
A. zcza pamici
B. zcza kart rozszerze
C. zcza dyskw
D. zcza urzdze peryferyjnych
5. Magistrala danych realizuje poczenie midzy:
A. procesorem a procesorem
B. warstwami pamici operacyjnej
C. mikroprocesorem procesorem a pamici operacyjn
D. procesorem a pamicia zewntrzn
6. Podzia logicznej i fizycznej przestrzeni adresowej na bloki nazywane s:
A. segmentacj
B. stronicowaniem
C. wirtualizacj
D. Optymalizacj przestrzeni adresowej
7. Puapki
A. S generowane przez procesor
B. S synchronizowane wzgldem instrukcji
C. S asynchroniczne wzgldem instrukcji
D. S generowane przez urzdzenia wejcia/wyjcia
8. Ze wzgldu na liczb rejestrw wyrnia si architektury
A. Minimalny zestaw rejestrw
B. Maksymalny zestaw rejestrw
C. May zestaw rejestrw specjalizowanych
D. Duy zestaw rejestrw specjalizowanych

9. Architektury RISC (Reduced Instruction Set Computers)

A. Kody instrukcji s staej dugoci
B. Kody instrukcji maj zmienn dugo
C. Posiadaj ma liczb trybw adresowania
D. Posiadaj du liczb trybw adresowania
10. Pamici o dostpie swobodnym:
A. SRAM
B. DRAM
C. VRAM
D. Rambus DRAM
11. Budowa dysku magnetycznego
A. Dysk wykonany jest z aluminium lub szka
B. W obudowie mieci si 1 dysk
C. W obudowie mieci si wiele dyskw
D. Zapis i odczyt wykonywane s za pomoc gowic
12. Norma dot. Opisu architektury systemowej:
A. ISO/IEC/IEEE 42010
B. ISO/IEC/IEEC 27001
C. ISO 9001
D. ISO/IEC 19501
13. Podstawowe poczenia w architekturze Skillicorna
A. Procesory z hierarchiami pamici
B. Procesory instrukcji z procesorami danych
C. Hierarchie pamici z hierarchiami pamici
D. Procesory jednego rodzaju midzy sob
14. Skadniki architektury von Neumanna
A. Procesor
B. Pami
C. Zasoby zdalne
D. Urzdzenia wejcia/wyjcia
15. Bramka logiczna OR przyjmuje warto 0, gdy
A. P = 0 i q=0
B. P=0 i q=1
C. P=1 i q=0
D. P=1 i q=1
16. Ograniczenie architektury von Neumanna:
A. Brak podziau midzy pamici zawieraj instrukcj programu i dane
B. Przesyanie duej iloci danych midzy CPU a pamici
C. Przesyanie maej iloi danych midzy pamiciami
D. Przesyanie duej iloci danych miedzy procesorami

17. Interpretacja:
A. Tumaczenie caego algorytmu na sekwencj rozkazw proces..
B. Wytworzenie obrazu struktur danych algorytmu w pamici
C. Tumaczenie kadego polecenia na sekwencj rozkazw proces..
D. Skadanie polece na program
18. Architektura list rozkazw ISA:
A. Najnisza warstwa abstrakcyjnego opisu komputera
B. Obejmuje specyfikacj rozkazw na poziomie kodu maszynowego
C. Obejmuje sposoby adresowania danych
D. Obejmuje specyfikacj rozkazw na poziomie jzyka wyszego
19. Poziom zaufania w prostych realizacjach systemw obrony
A. Poziom usug systemu
B. Poziom uytkownika systemu
C. Poziom sieciowy
D. Poziom prezentacji
20. Bramka logiczna XOR przyjmuje warto 1, gdy:
A. p =0 i q=0
B. p=0 i q=1
C. p=1 i q=0
D. p=1 i q=1