Académique Documents
Professionnel Documents
Culture Documents
2016-I
Ciclo:
[Escriba texto]
Cdigo de matrcula:
[Escriba texto]
Nota:
Docente:
III
Seccin:
01-1
Mdulo II
FORMA DE PUBLICACIN:
Publicar su archivo(s) en la opcin TRABAJO ACADMICO que figura en
el men contextual de su curso
Panel de control
Uded de matrcula:
[Escriba texto]
Fecha de publicacin en campus
virtual DUED LEARN:
HASTA EL DOM. 24 DE
JULIO 2016
A las 23.59 PM
(Hora peruana)
Recomendaciones:
1. Recuerde verificar la
correcta publicacin
de su Trabajo
Acadmico en el
Campus Virtual antes
de confirmar al
sistema el envo
definitivo al Docente.
Revisar la previsualizacin de
su trabajo para asegurar
archivo correcto.
2.
Las fechas de publicacin de trabajos acadmicos a travs del campus virtual DUED LEARN estn definidas
en la plataforma educativa, de acuerdo al cronograma acadmico 2016-I por lo que no se aceptarn
trabajos extemporneos.
1TA20161DUED
3.
Las actividades de aprendizaje que se encuentran en los textos que recibe al matricularse, servirn para su
autoaprendizaje mas no para la calificacin, por lo que no debern ser consideradas como trabajos
acadmicos obligatorios.
5. Estimado alumno:
El presente trabajo acadmico tiene por finalidad medir los logros alcanzados en el desarrollo del curso.
Para el examen parcial Ud. debe haber logrado desarrollar hasta50% y para el examen final debe haber
desarrollado el trabajo completo.
Investigacin bibliogrfica:
Otros contenidos
TRABAJO ACADMICO
Estimado(a) alumno(a):
Reciba usted, la ms cordial bienvenida al presente ciclo acadmico de la Escuela
profesional de Ingeniera Electrnica y Telecomunicaciones en la Universidad Alas
Peruanas.
En la gua de trabajo acadmico
2TA20161DUED
PREGUNTAS:
RESPONDA LAS SIGUIENTES PREGUNTAS
CADA PREGUNTA = 0.5
EN TOTAL = 10 PUNTOS
3TA20161DUED
4TA20161DUED
Definir prioridades para las interrupciones y permitir que una interrupcin de prioridad
ms alta pueda interrumpir a un gestor de interrupcin de prioridad menor.
10. Qu tipos de transferencias debe permitir la estructura de interconexin (por
ejemplo, un bus) de un computador?
Un Bus es un camino de comunicacin entre dos o ms dispositivos. Una caracterstica
clave de un bus es que se trata de un medio de transmisin compartido. Al bus se
conectan varios dispositivos, y cualquier seal transmitida por uno de esos dispositivos
est disponible para que los otros dispositivos conectados al bus puedan acceder a ella.
Si dos dispositivos transmiten durante el mismo periodo de tiempo, sus seales pueden
solaparse y distorsionarse. Consiguientemente, solo un dispositivo puede transmitir con
xito en un momento dado.
Usualmente un bus est constituido por varios caminos de comunicacin o lneas. Cada
lnea es capaz de transmitir seales binarias representadas por 1 y por 0. en un intervalo
de tiempo, se puede transmitir una secuencia de dgitos binarios a travs de una nica
lnea. Se pueden utilizar varias lneas del bus para transmitir dgitos simultneamente
(en paralelo). Por ejemplo, un dato de 8 bits puede transmitir mediante ocho lneas del
bus.
El bus que conecta los componentes principales del computador (procesador, memoria y
E/S) se denomina BUS DEL SISTEMA (System Bus). Las estructuras de
interconexin ms comunes dentro de un computador estn basadas en el uso de uno o
ms buses del sistema.
11. Qu ventajas tiene una arquitectura de varios buses frente a otra de bus
nico?
Con mltiplos buses, hay menos dispositivos por bus. Esto reduce el retraso de
propagacin, porque cada bus puede ser ms corto, y reduce efectos de cuello de
botella.
on mltiplos
buses,
hay
menos
bus.
Esto
reduce
el por
retraso
de
cada
corto,
bus
ydispositivos
reduce
puede
efectos
ser
ms
botella
de
cuello
de
12. Enumere y defina brevemente los grupos de lneas de seal para el bus PCI.
Terminales (pastillas) de sistema.- Construidas por los seales de reloj y de
inicio (reset).
Terminales de direccin y datos: Incluye 32 lneas para datos y direcciones
multiplexadas en el tiempo.
Terminales de control de la interfaz.- Controlan la temporalizacin de
las transferencias y proporcionan coordinacin entre los que la
inician y los destinatarios.
Terminales de arbitraje.- A diferencia de las otras lneas de seal del PCI,
estas no son compartidas.
Terminales para seales de error.- Utilizadas para errores de paridad u otros.
Terminales de interrupcin.- Para los dispositivos PCI que deben
generar peticiones de servicio.
Terminales de soporte de cache.- Necesarios para permitir memoria cache en
el bus PCI asociadas a un procesador o a otro dispositivo.
5TA20161DUED
Ampliacin
aybits.
bus
de
64
bits:
multiplexadas
incluye
32
direcciones
datos
y
se
lneas
combinan
obligatorias
con
las
para
construir
un
bus
de
datos
direcciones
de
64
yde
(JTAG/
Boundary
estas
seales
Sean):
se
ajustan
al
1149,1
definicin
para
de
la
test
procedimientos
13. Qu diferencias hay entre acceso secuencial, acceso directo y acceso aleatorio?
Acceso secuencial: se debe hacer en una secuencia lineal especfica.
Acceso directo: Los bloques individuales o registros de tener una direccin
nica basada en la ubicacin fsica. El acceso se logra por el acceso directo para
llegar a una vecindad en general, ms la bsqueda secuencial, contando, o a la
espera de llegar a la ubicacin final.
Acceso aleatorio: Cada localizacin direccionable en la memoria tiene
un nico, conectado fsicamente-en el tratamiento de mecanismo. El tiempo para
acceso a una ubicacin dada es independiente de la secuencia de los accesos
anteriores y es constante.
14. Cul es la relacin general entre tiempo de acceso, coste y capacidad de
memoria?
Mientras ms rpido sea el tiempo de acceso, mayor es el costo por bit y mayor
capacidad.
Menor tiempo de acceso, menor costo por bit y una mayor capacidad.
MEMORIA INTERNA
6TA20161DUED