Organizacin y Arquitectura de Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

El microprocesador o unidad central de proceso

(CPU, Central Process Unit) es el chip que ejecuta los
programas.
La unidad central de proceso es el conjunto formado
por la unidad control, la unidad de proceso (o unidad
aritmtico lgica, ALU) y los registros.
Instruccin: Conjunto de smbolos que representa una orden
de operacin o tratamiento para el computador.
Programa: Conjunto ordenado de instrucciones que indican
al computador una tarea completa.

- Organizacin y Arquitectura de
Computadora

Dividido en unidad de control y bus de datos.

La unidad de control es la parte activa del
procesador, puesto que es la encargada de buscar las
instrucciones de la memoria y ordenar su ejecucin al
bus de datos.
La unidad de control se comunica con el bus de datos
a travs de las seales de control.

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

De forma simplificada, la unidad de control dispone

de los siguientes elementos:
Registro Contador de Programa o PC (Program
Counter): almacena la direccin de memoria de la
siguiente instruccin a ejecutar.
Registro de Instruccin o IR (Instruction Register):
almacena la instruccin a ejecutar. El cdigo de
operacin (Op. CODE) indica la instruccin a
ejecutar.
Decodificador de instrucciones o ID (Instruction
Decoder): genera los valores de las seales de
control para la ejecucin de cada instruccin.

- Organizacin y Arquitectura de
Computadora

 Reloj o generador de pulsos: marca el ritmo al

cual se llevan a cabo las operaciones dentro del
procesador.
Tiempo de ciclo: periodo de esta seal.
Frecuencia de reloj (en GHz o miles de millones
de ciclos por segundo) = inversa del tiempo de
ciclo.

- Organizacin y Arquitectura de
Computadora

Por su parte, dentro del bus de datos estaria:

Unidad aritmetico-logica o ALU (Arithmetic-Logic
Unit): encargada de la realizacin de operaciones
aritmticas sobre nmeros enteros y las operaciones
lgicas.
Unidad de coma flotante o FPU (Floating-Point Unit):
realiza las operaciones aritmticas con operando de
punto flotante.
Banco de registros:
Estructura que aglutina un nmero pequeo de registros .
Cada registro contiene un dato que puede ser operado por la
ALU o FPU.
Para leer un registro hay que indicar el numero del registro a
leer y se obtiene su contenido (puerto de lectura).
- Organizacin y Arquitectura de
Computadora

 Para escribir un registro hay que indicar el numero de

registro a escribir y el dato (puerto de escritura
(DataWrite)).
2 Bancos de registros separados para enteros (registros de
propsito general) y punto flotante.

- Organizacin y Arquitectura de
Computadora

Se lee la posicin de memoria cuya direccin

aparece en el registro contador de programa (PC) y
el valor ledo se almacena en el registro de
instruccin (IR).
Se incrementa el PC en 2 (en esta arquitectura de
ejemplo, las instrucciones son todas de 2 Bytes) para
que contenga la direccin de la siguiente instruccin
a ejecutar:

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

El decodificador de instrucciones toma los bits del

registro IR que identifican a la instruccin (cdigo de
operacin).
En funcin del valor de dichos bits, genera los valores
apropiados para las seales de control.

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

Las unidades del bus de datos realizan las operaciones

indicadas por la unidad de control mediante las
seales de control.
Por ejemplo, la ALU podra tener que llevar a cabo una
operacin de suma, se leeran operandos del banco de
registros y escribiran resultados en el mismo

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

La arquitectura del repertorio de instrucciones (o ISA

de Instruction Set Architecture) es la interfaz entre la
circuitera y el nivel mas bajo de programacin.
Entre otros aspectos, determina las instrucciones que
el procesador puede ejecutar.
Podemos agrupar las instrucciones de un ISA en:
Instrucciones de transferencia de datos entre
procesador y memoria:
Las instrucciones de carga (load) copian el
contenido de la posicin de memoria especificada
por la instruccin en un registro del procesador.
Las de almacenamiento (store) hacen lo contrario.
- Organizacin y Arquitectura de
Computadora

 Instrucciones aritmtico-lgicas:
Instrucciones de suma, resta, and, or,
comparacin,
Instrucciones de control:
Instrucciones de salto condicional, incondicional,
llamadas a subrutinas, vuelta de subrutinas,
Instrucciones de punto flotante:
Instrucciones de suma, resta, multiplicacin,
divisin, en punto flotante.
Instrucciones de sistema:
Llamadas al SO, excepciones, interrupciones

- Organizacin y Arquitectura de
Computadora

Complex Instrucion Set Computer (CISC)

Reduced Instruction Set Computer (RISC)
Los procesadores para PC de AMD e Intel tanto de 32
bits (IA-32) como de 64 bits (AMD64) son un caso
curioso:
Al nivel mas bajo de programacin presentan un ISA
CISC.
Se implementan como si tuvieran un ISA RISC.
Entre los pasos 1 y 2 se aade un nuevo paso en el
que las instrucciones CISC son traducidas a
instrucciones RISC.

- Organizacin y Arquitectura de
Computadora

4 Instrucciones, a 3 pasos cada una, 4*3=12 (12 ciclos).

Supondremos una memoria de 1024 bytes (10 bits de
direccin), registros A, B, C, D, de 8 bits, e
instrucciones de 16 bits (2 bytes).

- Organizacin y Arquitectura de
Computadora

1.

2.

3.

4.

Formato load de memoria: 4 bits cdigo operacin

(0000) + 2 bits registro destino (A=00, B=01, C=10,
) + 10 bits direccin memoria.
Formato load valor inmediato: 4 bits cdigo
operacin (0001) + 2 bits registro destino + 2 bits
vacos + 8 bits valor inmediato.
Formato add: 4 bits cdigo operacin (0100) + 2 bits
registro fuente + 2 bits registro destino + 8 bits
vacios.
Formato store: 4 bits cdigo operacin (0010) + 2
bits registro fuente + 10 bits direccin memoria.
- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

Tanto instrucciones como datos se almacenan como

secuencias de 0s y 1s en memoria.
Las instrucciones van de memoria a la unidad de control:
Las instrucciones se almacenan en memoria en un orden dado
por el programa.
Las instrucciones se ejecutan en secuencia, solo rota por las
instrucciones de salto.
A travs del cdigo de operacin la unidad de control determina
que hay que hacer.

Los datos van de memoria al bus de datos y viceversa.

- Organizacin y Arquitectura de
Computadora

La ejecucin de cada instruccin supone la realizacin

de diversos pasos elementales.
Por ejemplo: Bsqueda de la instruccin, Decodificacin,
Ejecucin.

Cada uno de dichos pasos se ejecuta en uno o varios

ciclos de reloj (en el ejemplo anterior, solo en uno).

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

- Organizacin y Arquitectura de
Computadora

Mejoras en la tecnologa de fabricacin:

Permiten aumentar el numero de chips por oblea,
y, por tanto, disminuir el coste del
microprocesador.
Se posibilita alcanzar mayores frecuencias de reloj
(GHz).
Se puede reducir el voltaje necesario para el
funcionamiento y por tanto la cantidad de calor
que se genera (aunque es mas difcil de eliminar).
Se pueden incorporar nuevos elementos
(memorias cache, ).
- Organizacin y Arquitectura de
Computadora

ltimas tecnologas de los microprocesadores de Intel

Prescott
Hyper-Threading
Nanotecnologa
Multi-Core
Intel Viiv
Intet vPro
Mvil Intel Centrino Duo y otros.

Familia de procesadores de Intel

Procesador Intel Pentium D (Ej. D915, D840,)

Procesador Intel Pentium 4 compatible con la tecnologa Hyper-Threading.
Procesador Intel Dual Core (Ej. E2140, E2160, E2180,)
Procesador Intel Core 2 Duo (Ej. E4400, E4500, T2250,)
Procesador Intel Core i3
Procesador Intel Core i5
Procesador Intel Core i7 y otros.
- Organizacin y Arquitectura de
Computadora

Familia de procesadores Intel Xeon

Procesador Intel Xeon

Procesador Intel Xeon MP
Procesador Intel Xeon Dual-Core (Series 7100 y 5100)
Procesador Intel Xeon Quad-Core (Series 7300 y 5300) y otros.

Procesador Intel Itanium 2 de doble ncleo

Familia de procesadores AMD

Procesador AMD Sempron

Procesador AMD Athlon 64 FX
Procesador AMD Athlon 64 X2 Dual-Core (Ej. 4000, 5600,)
Procesador AMD Athlon 64 (Ej. 3000,)
Procesador AMD Turion 64
Procesador AMD Turion 64 X2 Dual-Core (Ej. TL52, TL56, TK53, TK55,)
Procesador AMD Opteron de segunda generacin con DDR2
Procesador AMD Opteron Quad-Core (tercera generacin) y otros.

- Organizacin y Arquitectura de
Computadora

ltimas tecnologas de los microprocesadores de AMD

Tecnologa AMD64
Tecnologa HyperTransport
Tecnologa AMD PowerNow
Tecnologa CoolnQuiet
Memoria DDR
Virtualizacin AMD
Arquitectura de conexin directa
Tecnologa de doble ncleo
Tecnologa de ncleos mltiples

Microprocesadores para PDAs

- Organizacin y Arquitectura de
Computadora