Vous êtes sur la page 1sur 7

Lyce Grandmont

STS Systmes Electroniques


Fiche PIC18

PIC18 : Les Timers


Pour les PIC18Fxx2 et/ou PIC18Fxx20

TIMER 0
Le timer 0 est implment identiquement sur les 2 familles 18Fxx2 et 18Fxx20.
Il prsente les caractristiques suivantes :

Timer 8 ou 16 bits. Le mode de fonctionnement (8 ou 16 bits) est slectionnable l'aide du bit


T08BIT du registre T0CON (Mode 8 bits : T08BIT = 1, Mode 16 bits : T08BIT = 0).

Registres de comptage TMR0L et TMR0H en accessibles en lecture/criture.

Prdiviseur 8 bits programmable l'aide des bits T0PS[2..0] et PSA du registre T0CON.

L'horloge peut tre interne (timer) ou externe (compteur). Dans ce dernier cas, le front de compatge
est configurable. Ces configurations sont faire dans le registre T0CON :
T0CS = 0
:
Timer (horloge interne)
T0CS = 1
:
Compteur (horloge externe sur RA4/T0CKI)
T0SE = 1 : Incrmentation sur front descendant
T0SE = 0 : Incrmentation sur front montant

Une interruptions de type overflow (T0IF) peut tre dclenche. Elle est dclenche par le passage
de 0xFF 0x00 en mode 8 bits ou par le passage de 0xFFFF 0x0000 en mode 16 bits.

Schma bloc du Timer 0 en mode 8 bits

04 - Fiche_PIC18_Timers.odt

27/02/06

1/7

Lyce Grandmont
STS Systmes Electroniques
Fiche PIC18

Schma bloc du Timer 0 en mode 16 bits

Registre T0CON

04 - Fiche_PIC18_Timers.odt

27/02/06

2/7

Lyce Grandmont
STS Systmes Electroniques
Fiche PIC18

Registres associs au timer 0

Timer 1
Implmentations identiques sur les PIC18Fxx2 et 18Fxx20.
Caractristiques du timer TMR1 :

Timer 16 bits. Le registre de comptage est accessible par les deux registres 8 bits TMR1H et
TMR1L.

Registres de comptage accessibles en lecture/criture (R/W).

Horloge interne (mode timer) ou externe (mode compteur).

Interruption de type Overflow (TMR1IF) au passage de 0xFFFF 0x0000.

Remise 0 possible partir d'un module CCP.

Schma bloc du Timer 1

04 - Fiche_PIC18_Timers.odt

27/02/06

3/7

Lyce Grandmont
STS Systmes Electroniques
Fiche PIC18

Schma bloc du Timer 1 sur des oprations R/W 16 bits

Fonctionnement du TIMER1
Ce timer peut fonctionner selon les trois modes suivants :

Timer (sur l'horloge interne)

Compteur synchrone

Compteur asynchrone
Le mode de fonctionnement est choisi grce au bit TMR1CS (Registre T1CON).

TMR1CS = 0 :
Mode timer, TMR1 est incrment chaque cycle d'instruction

TMR1CS = 1 :
Mode compteur, TMR1 est incrment chaque front montant sur l'entre
RC0/T1CKI ou par l'oscillateur externe si celui-ci est utilis.
Si l'oscillateur externe est utilis (T1OSCEN = 1), les lignes RC1/T1OSI et RC0/T1OSO deviennent des
entres.
Le timer 1 peut tre remis 0 par un vnement gnr par le module CCP (voir fiche modules CCP).
Remarques sur l'accs aux registres de comptage
Lorsque le bit RD16 est positionn 1, l'accs 16bits est activ : une lecture de TMR1L gnre la
sauvegarde immdiate de TMR1H : il est donc inutile de vrifier s'il n'y a pas eu de changement de TMR1H
entre la lecture du poids faible et celle du poids fort. Cette scurit est aussi active en criture.
L'interruption associe au timer 1 est TMR1IF, le bit de masquage est TMR1IE et la configuration de la
priorit de l'IT se fait grce TMR1IP.
Il ne faut pas oublier d'activer les interruptions priphriques en plaant PEIE 1.

04 - Fiche_PIC18_Timers.odt

27/02/06

4/7

Lyce Grandmont
STS Systmes Electroniques
Fiche PIC18

Le registre T1CON

04 - Fiche_PIC18_Timers.odt

27/02/06

5/7

Lyce Grandmont
STS Systmes Electroniques
Fiche PIC18

Le timer 2
L encore, ce timer est implment l'identique sur les PIC 18Fxx2 et 18Fxx20.
Ses principales caractristiques sont les suivantes :

Timer 8 bits : registre TMR2.

Associ un Period register 8 bits : PR2.

Registres TMR2 et PR2 accessibles en lecture / Ecriture.

Prdiviseur programmable : divisions par 1, 4 ou 16.

Postdiviseur programmable : facteur de division compris entre 1 et 16.

Interruption (TMR2IF) dclenche lorsque TMR2 = PR2.

Schma bloc du Timer 2

04 - Fiche_PIC18_Timers.odt

27/02/06

6/7

Lyce Grandmont
STS Systmes Electroniques
Fiche PIC18

Le registre T2CON

Timer 3
Le timer 3 est quasiment identique au timer1 : T3CON : Voir T1CON.
Ils partagent un ventuel oscillateur externe.

04 - Fiche_PIC18_Timers.odt

27/02/06

7/7