Académique Documents
Professionnel Documents
Culture Documents
Curso de Eletrnica
Digital
11
Eletrnica Analgica;
Eletrnica Digital.
Tomando por base a figura da esquerda, vemos que se um objeto estiver no meio da rampa e
este objeto caminhar para um ponto mais baixo ou para o ponto mais alto, ele poder assumir
qualquer uma das infinitas posies de altura entre a posio central e o caminho tomado. Ao
12
analisarmos a escada podemos ver que o comportamento no da mesma forma, pois o objeto s
poder estar em um dos degraus, tendo que, para alcanar os demais degraus ter uma variao
grande de altura. Sendo assim, podemos dizer, salvo os elementos rudimentares de comparao, que
a rampa est para o analgico, assim como a escada est para o digital.
13
Como podemos analisar nos exemplos vistos acima, quando temos um equipamento que
possui uma sada digital, temos uma quantidade finita de valores, tornando o trabalho com esse tipo
de sinal mais fcil. J um dispositivo analgico, que pode possuir infinitos valores, precisa de uma
anlise muito detalhada e um tratamento muito mais elaborado para que o trabalho seja executado
sem que se percam partes do sinal.
Para simplificar ainda mais o processamento de sinais digitais, foi retomada uma tcnica de
representao chamada numerao binria, que utiliza em seu sistema apenas dois smbolos para a
representao de nmeros. Como os sinais so discretos e, portanto as medies so obtidas de
forma fcil, se enumerarmos esses valores usando a numerao binria temos a representao
numrica de apenas dois elementos distintos para representarmos os sinais desejados. Podemos
concluir ento que em um sistema digital teremos o processamento de conjuntos finitos cujos
elementos se apresentam em apenas dois valores. Para cada elementos deste, dado o nome de bit.
Podemos ter conjuntos de diferentes quantidades de bits, entretanto para o conjunto mais usado dse o nome de bytes, que corresponde ao agrupamento de oito bits.
Aparentemente, seria melhor ter um sistema com infinitos pontos (analgico) do que ter um
sistema com finitos pontos (digital). Entretanto, vemos que muito mais simples processar,
armazenar e transmitir informaes discretas do que informaes contnuas.
O nosso escopo se concentra em como os sinais digitais discretos podem ser usados na
criao de circuitos digitais complexos e como a determinao destes dois elementos numricos
distintos podem ser usados para representao de outros grupos numricos como o decimal e
hexadecimal. No prximo capitulo vamos concentrar nossos esforos para entender os diversos
grupos numricos existentes e como fazer a sua converso para o sistema binrio.
14
Onde:
15
dn = posio n do dgito;
B = base do sistema de numerao utilizado;
n = valor posicional do dgito.
N = d3 . B3 + d2 . B2 + d1 . B1 + d0 . B0
3456 = 1 . 103 + 5 . 102 + 8 . 101 + 7 . 100
103
102
101
100
Como podemos ver, apesar do sistema de numerao decimal estar integrado ao nosso
cotidiano, para que possamos realmente entender como funciona necessrio saber que cada dgito
de cada nmero possui um peso especfico que o posiciona neste nmero. Temos ainda que definir
mais um elemento que importante para o nosso entendimento deste sistema de numerao, a
base. A composio da base dada pela quantidade de dgitos ou smbolos que cada sistema
numrico possui, por exemplo, como estamos analisando o sistema numrico decimal, correto
pensar em uma base composta de dez smbolos, que so:
0,1,2,3,4,5,6,7,8 e 9
Portanto, para este sistema numrico temos dez smbolos formando uma base decimal. Este
pensamento pode ser estendido para os outros sistemas de numerao atravs da mesma analogia.
Por exemplo, num sistema octal, a base feita com oito smbolos que so:
0,1,2,3,4,5,6 e 7
16
Onde cada nmero octal, composto do posicionamento destes oito smbolos no numero
octal mais o uso da base oito para represent-lo.
Nos prximos itens vamos ver como formado os dois sistemas de numerao muito
utilizados na eletrnica, o binrio e o hexadecimal.
10010 = 1 . 24 + 0 . 23 + 0 . 22 + 1 . 21 + 0 . 20
10010 = 16 + 0 + 0 + 2 + 0 = 18
Observe que os nmeros utilizando a numerao binria devem ser lidos da direita para a
esquerda, partindo do menos significativo (LSB Less Significant Bit) ao mais significativo (MSB
Most Significant Bit). Esta nomenclatura dada ao dgito com a menor potencia associada a uma
base e ao dgito com a maior potencia associada a uma base respectivamente, seja isto na parte
inteira ou na parte fracionada do valor.
24
23
22
21
20
MSB
LSB
17
Veja que os ndices foram especificados em notao decimal, o que possibilita a converso
binrio-decimal como descrito acima. Atravs do exemplo anterior, podemos notar que a quantidade
de dgitos necessrios para representar um nmero qualquer no sistema binrio, muito maior
quando comparada ao sistema decimal. A representao binria perfeitamente adequada para
utilizao pelos computadores. No entanto, um nmero representado em binrio apresenta muitos
bits, ficando longo e passvel de erros quando manipulado por seres humanos normais como, por
exemplo, os programadores, analistas e engenheiros de sistemas. Para facilitar a visualizao e
manipulao por programadores de grandezas processadas em computadores, que utilizam o
sistema binrio, so usualmente adotadas as representaes octal (base oito) e principalmente
hexadecimal (base 16). Ressaltamos mais uma vez que o computador opera apenas na base dois e as
representaes octal e hexadecimal no so usadas no computador, elas se destinam apenas
manipulao de grandezas pelos profissionais que trabalham com eletrnica digital.
2.2.1. Converso entre os sistemas binrio e decimal
Dado um nmero binrio qualquer, para express-lo em decimal, deve-se escrever cada
nmero que o compe, multiplicado pela base do sistema. No caso do sistema binrio o nmero dois
elevada posio que ocupa. Uma posio esquerda da vrgula representa uma potncia positiva e
direita uma potncia negativa. A soma de cada multiplicao de cada dgito binrio pelo valor das
potncias resulta no nmero real representado.
Exemplo: 1011 (binrio) = 1 2 + 0 2 + 1 21 + 1 20 = 11 (decimal)
Agora para o processo inverso, dado um nmero decimal, para convert-lo em binrio, basta
usar o mtodo de diviso repetida e o mtodo de multiplicao repetida. Nota-se que um nmero
decimal pode ser inteiro ou no, com isso cada um dos mtodos citados devem ser utilizados de
forma especfica. Esta converso consiste em dividir o nmero decimal em duas partes, uma parte
inteira e a outra fracional. Desta forma, utilizamos o mtodo de diviso repetida para a parte inteira
e a multiplicao repetida para a parte fracional. Por exemplo, se quisermos converter o nmero
23,765 para binrio fazemos:
18
Com isso, podemos dizer que o nmero 23(10) igual 10111(2). Ou, usando a nomenclatura
correta, dizemos que: O nmero 23 na base 10 igual ao nmero 10111 na base dois. Agora, vamos
analisar o mtodo de multiplicao repetida para a parte fracionria.
Como podemos ver na figura acima, foi adotada uma outra nomenclatura chamada carry ou
vai - um. Isto significa que para um nmero binrio ter um carry necessrio que a capacidade de
19
representao de um determinado nmero binrio com n bits tenha sido excedida, fazendo com que
seja necessrio usar um peso alem da capacidade deste nmero com n bits. Por exemplo, se temos o
valor 3(10), sua representao binria seria: 11(2). Agora se quisssemos representar o nmero 4(10) s
com esses dois bits no seria possvel, ento temos que usar o vai - um para represent-lo fazendo
com que o nmero 4(10) seja agora composto de trs bits: 100(2).
Com relao converso do nmero fracional decimal em binrio, deve ser observado que o
procedimento de multiplicao repetida deve ser interrompido em duas situaes: Quando a parte
fracional for zero ou quando for alcanada a preciso desejada. Contudo, na maioria dos casos, o
motivo de interrupo ser quando a preciso for alcanada.
Decimal
Binrio
Hexadecimal
0000
20
0001
0010
0011
0100
0101
0110
0111
1000
1001
10
1010
11
1011
12
1100
13
1101
14
1110
15
1111
Como pde ser notado, o sistema de numerao hexadecimal utiliza os dgitos que
correspondem aos nmeros do sistema decimal e tambm utilizada algarismos do alfabeto para
representar seus valores. Fazendo com que o conjunto de dgitos que represente este sistema seja:
0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F
21
exemplo, continuando a contagem iniciada na tabela trs teremos: 10, 11, 12, 13, 14, 15, 16, 17,
18, 19, 1A, 1B, 1C, 1D, 1E, 1F, 20, 21...
Uma das principais vantagens do sistema hexadecimal sua fcil converso para o
sistema binrio e vice-versa. De fato, muito mais simples de converso hexadecimal e binrio
do que binrio e hexadecimal.
Para fazer uma converso entre o sistema binrio e hexadecimal, comeamos a isolar da
direita para a esquerda grupos de quatro bits, tambm chamado de nibble, fazendo a converso
direta destes quatro bits para hexadecimal usando a tabela 2.2. Caso esta separao em grupos de
quatro bits seja feita e os ultimos bits no cheguem a formar grupos de quatro s adicionar
zeros conforme for necessrio at o preenchimento de quatro bits. Por exemplo, vamos converter
o nmero 30(10) = 11110(2) para hexadecimal:
22
23
24
3. Algebra de Boole
3.1. Introduo
O ponto de partida para o projeto de sistemas de processamento digital a chamada
lgebra de Boole, trabalho de um matemtico ingls que, em um livro de 1854, props dar
expresso as leis fundamentais do raciocnio na linguagem simblica do clculo. Trata-se,
portanto, de uma formalizao matemtica da lgica em sua forma mais simples, conhecida
como Lgica Proposicional.
Esta era fundamentada por uma srie de postulados mostrando como operaes simples
podem ser usadas para resolver uma infinidade de problemas. Apesar da lgebra de Boole
resolver problemas prticos de controle e fabricao de produtos, na poca em que ela foi
idealizada, no havia sistemas eletrnicos que pudessem usar toda a teoria.
A lgebra de Boole veio se tornar importante com o advento da Eletrnica,
especificamente, da eletrnica digital, que gerou os modernos computadores. Boole firma atravs
da sua teoria que para qualquer situao s existam duas possibilidades, condies ou estados,
que possam ser escolhidas e cada uma dessas possibilidades so inversas uma da outra. Assim,
um forno s pode estar quente ou frio, uma torneira s pode estar aberta ou fechada, um carro s
pode estar parado ou em movimento, uma fonte s pode ter ou no ter tenso na sua sada. Ou
seja, cada pergunta s pode ter como resposta verdadeira ou falsa.
Com isso, para facilitar a representao da lgica de Boole, utilizamos dois estados: zero
ou um, Verdadeiro ou Falso, Aberto ou Fechado, Alto ou Baixo (HI ou LO) ou Ligado ou
Desligado. Na base da eletrnica digital partimos exatamente do princpio que um determinado
equipamento pode ter seus componentes lgicos trabalhando com esses dois estados possveis, ou
seja, encontraremos presena do sinal de tenso ou a ausncia do sinal de tenso, o que se adapta
perfeitamente aos princpios da lgebra de Boole.
Tudo que um circuito lgico digital pode fazer est previsto pela lgebra de Boole. Desde
as mais simples operaes ou decises, como ligar uma chave ou acender um LED, quando dois
sensores so ativados de uma determinada maneira ou ainda ativar uma bomba de gua quando
a terra estiver seca.
25
Como visto, sabemos que os circuitos digitais s possuem dois estados para representar
presena ou ausncia de sinal. Contudo, ainda necessrio ter alguns parmetros importantes
para fundamentar nosso entendimento.
Nos circuitos digitais a presena de eletricidade ser indicada como um, lembrando que
segundo boole s existe duas possibilidades possveis, sendo cada uma elas aqui representadas
por um nmero binrio. Ainda podemos chamar de nvel HI (de HIGH ou Alto) a presena de
eletricidade nos circuitos digitais. O estado oposto deve ser representado pela ausncia de
eletricidade, tendo sua indicao feita pelo nmero binrio zero representado pela nomenclatura
LO (de LOW ou baixo). O zero ou LO ser sempre uma tenso nula, ou ausncia de sinal num
ponto do circuito, mas o nvel lgico um ou HI pode variar de acordo com o circuito
considerado.
Nos equipamentos eletrnicos, como o computador, a tenso usada para a alimentao
de quase todos os circuitos lgicos de 5 V. Ento, o nvel um ou HI de seus circuitos ser
sempre uma tenso de 5V. Nos notebooks usada uma tenso de alimentao menor, devido
necessidade de um menor consumo por causa da bateria, da ordem de 3.2 V. Para tanto, nestes
circuitos um nvel um ou HI corresponder sempre a uma tenso desse valor. Ainda temos os
circuitos digitais que utilizam componentes de tecnologia CMOS e que so alimentados
tipicamente por tenses entre 3 e 15 V. Nestes casos, um nvel lgico um ou HI poder ter
qualquer tenso entre 3 e 15 V, dependendo apenas da tenso de alimentao usada. Atualmente,
cada vez mais so usadas alimentaes de baixa tenso como 4,2V, 1,8V, 2,5V e especialmente
3,3V.
Na verdade, a idia de associar a presena de tenso ao nvel um e a ausncia ao nvel
zero, mera questo de conveno, porque o valor zero facilmente associado a uma coisa nula
ou ausncia de algo. Nada impede que se adote um critrio oposto para isto e se faa os projetos
dos circuitos usando este tipo de simbologia, pois eles funcionaro perfeitamente. Por exemplo,
nas portas seriais dos computadores 1 representado por -12V e 0 por +12V. Assim, quando
dizemos que ao nvel alto (1) associamos a presena de tenso e ao nvel baixo a ausncia de
tenso (0), estamos usando lgica positiva, pois a transio do nvel baixo para o alto feito de
forma positiva. Se associarmos o nvel baixo ou zero a presena de tenso e o nvel alto ou um a
ausncia de tenso, estaremos falando de uma lgica oposta, portanto uma lgica negativa.
Durante o uso da nossa apostila, vamos tratar somente da lgica positiva, seja para
aplicao da teoria como para qualquer nvel de tenso usado nos exerccios, a no ser quando
especificado o contrrio. Portanto, na nossa lgica, associaremos o nmero binrio 0 para
26
27
XD102 Eletr
letrnica Digital e CPLD
Esta funo a mais bsica de todas as funes lgicas que possamos ver, ela pode ser
tambm nomeada como NOT, atravs da nomenclatura inglesa da funo da porta. Sua funo
negar uma afirmao, ou seja, como na lgebra booleana s existem duas respostas possveis para
uma pergunta, esta funo inverte a resposta, fazendo uma afirmao verdadeira ficar falsa e
vice-versa.
versa. O circuito lgico que realiza esta operao denominado inversor.
inversor.
Analisando o comportamento deste circuito lgico inversor, vemos que quando a sada
verdadeira, a entrada falsa, ou que apresenta nvel zero, quando a entrada um e vice-versa.
vice
Podemos associar
ssociar a ele uma tabela que ser muito til para representar esta funo lgica e esta
tabela ser usada para todos os outros circuitos lgicos posteriores para estudarmos melhor seu
funcionamento.
Entrada
Sada
Esta tabela mostra o que ocorre com a sada da funo quando colocamos na entrada
todas as combinaes possveis de nveis lgicos. Dizemos que se trata de uma tabela verdade
ou Truth Table no ingls. O smbolo adotado para representar esta funo est na figura 3.1.
Este circuito lgico pode ter o seu funcionamento demonstrado atravs de um circuito eletrnico
simples e de rpida compreenso como o abaixo.
28
Neste circuito temos uma lmpada que, acesa, indica o nvel 1 na sada e apagada, indica
o nvel 0. Quando a chave estiver na posio A, a chave estar fechada (nvel um), mas a
lmpada estar apagada (nvel 0), pois o fluxo de corrente no passar pela lmpada, mas pelo
curto provocado pela chave. Contudo, quando a chave estiver aberta, ou seja, na posio B (nvel
zero) o fluxo de corrente passara todo pela lmpada fazendo com que ela acenda. Esta maneira
de simular funes lgicas com lmpadas indicando a sada e chaves indicando a entrada,
bastante interessante pela facilidade com que vemos o funcionamento do circuito lgico. Ento
para verificar o funcionamento, s comparar as duas tabelas abaixo.
Entrada
0
1
Sada
1
0
Chave
Aberta
Fechada
Lmpada
Acesa
Apagada
A funo lgica E tambm conhecida pelo seu nome em ingls AND, pode ser definida
como aquela em que a sada ser um se, e somente se, todas as variveis de entrada forem um.
Observe que as funes lgicas no se limitam a um nmero de entradas. Cada funo lgica
pode ter infinitas entradas que correspondem as variveis independentes, mas s possuem uma
sada, que demonstra do resultado lgico da funo. Este tipo de funo lgica pode ser
representada pelo smbolo mostrado na figura 3.3, sendo que este corresponde a uma funo
lgica E de duas entradas. As funes lgicas tambm so chamadas de portas ou Gates (no
ingls), pois correspondem a circuitos lgicos que podem controlar ou deixar passar os sinais da
entrada para sada seguindo determinadas condies.
29
XD102 Eletr
letrnica Digital e CPLD
Tomando como exemplo uma porta lgica ou funo lgica E de duas entradas (A e B),
vamos analisar como seu funcionamento descrito atravs de um circuito discreto.
A
0
0
1
1
B
S
A
B
S
0
0
Desligado Desligado Apagada
1
0
Desligado Ligado
Apagada
0
0
Ligado
Desligado Apagada
1
1
Ligado
Ligado
Acesa
Tabela 3.3. Comparao entre a funo E (AND) e o circuito da figura 3.4.
Observamos que para uma porta E com duas entradas temos quatro combinaes
possveis para as entradas aplicadas. Para uma porta E de trs entradas temos oito combinaes
possveis para o sinal de entrada. Para uma porta de quatro entradas, teremos dezesseis e assim
por diante, fazendo com que o nmero de combinaes
combinaes cresa de forma exponencial.
30
XD102 Eletr
letrnica Digital e CPLD
A funo lgica OU (OR do ingls) se define como aquela cuja sada estar com nvel
lgico alto ou um, se alguma das suas entradas tambm estiver com nvel lgico alto. Podemos
representa uma funo lgica OU atravs da seguinte simbologia.
Agora, tomando como exemplo uma porta OU com trs entradas podemos construir o
seguinte circuito discreto.
Atravs da anlise do circuito da figura 3.6, vemos que a sada estar no nvel um
(lmpada acessa) se uma das entradas, A, B ou C estiverem no nvel um, ou seja, fechada.
Quando uma chave estiver fechada a lmpada receber corrente conforme desejarmos. Para mais
31
XD102 Eletr
letrnica Digital e CPLD
de duas variveis podemos ter circuitos lgicos com mais de duas entradas. Para o caso de uma
porta OU de trs entradas teremos a seguinte tabela verdade ou Truth Table.
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
S
A
B
C
S
0
0
Desligado
Desligado
Desligado
Apagada
1
1
Desligado Desligado
Ligado
Acesa
0
1
Desligado Ligado
Desligado Acesa
1
1
Desligado
Ligado
Ligado
Acesa
0
1
Ligado
Desligado
Desligado Acesa
1
1
Ligado
Desligado
Ligado
Acesa
0
1
Ligado
Ligado
Desligado Acesa
1
1
Ligado
Ligado
Ligado
Acesa
Tabela 3.4. Comparao entre a funo OU (OR) e o circuito da figura 3.6.
32
XD102 Eletr
letrnica Digital e CPLD
A
0
0
0
0
1
1
1
1
B
C
S
A
B
C
S
0
0
1
Desligado
Desligado
Desligado
Ligado
0
1
1
Desligado
Desligado
Ligado
Ligado
1
0
1
Desligado
Ligado
Desligado
Ligado
1
1
1
Desligado
Ligado
Ligado
Ligado
0
0
1
Ligado
Desligado
Desligado
Ligado
0
1
1
Ligado
Desligado
Ligado
Ligado
1
0
1
Ligado
Ligado
Desligado
Ligado
1
1
0
Ligado
Ligado
Ligado
Desligado
Tabela 3.5. Comparao entre a funo NO-E
NO E (NAND) e o circuito da figura 3.8.
Observe que a lmpada s apagar (sada zero ou LO) quando as trs chaves estiverem
fechadas (nvel lgico um ou HI), colocando em curto a fonte de alimentao. O resistor usado
para limitar a corrente da fonte, j que se no tivesse este resistor a resistncia tenderia a zero
fazendo com que a corrente tendesse ao infinito segundo a lei de ohm, causando problemas na
fonte. Tambm neste caso podemos ter a funo NAND com mais de trs entradas, at mesmo
s com duas.
importante ressaltar que atravs da associao desta porta lgica, possvel obter todas
as outras funes lgicas descritas aqui neste item.
3.3.5. Funo NO-OU
OU (NOR)
Semelhante a funo lgica NAND, esta funo lgica representa a inverso da porta
OU. Esta inverso e feita da associao da funo OU com a funo NO. Sendo seu smbolo
apresentado abaixo juntamente com sua respectiva tabela verdade para uma porta de duas
entradas.
33
XD102 Eletr
letrnica Digital e CPLD
A B S
0
O funcionamento desta porta lgica corresponde ao seguinte: se a sada tiver nvel lgico
um, significa que na sua entrada, teremos somente nvel lgico zero.
zero. Agora, para quaisquer
outros valores de entrada, a sada sempre ser um, fazendo com que a afirmao de que esta
porta o inverso da porta OU seja verdadeira. Abaixo poderemos verificar como o circuito
discreto equivalente abaixo corresponde exatamente ao funcionamento da porta lgica.
Podemos analisar o funcionamento deste circuito atravs das posies de suas chaves,
pois se a chave A ou B estiver na posio fechada (nvel lgico 1) ou as
as duas estiverem fechadas,
o circuito fica curto-circuitado
circuitado e faz com que a lmpada fique desligada. Agora, caso as duas
fiquem em nvel lgico baixo (posio aberta) a corrente passa a circular pela lmpada
acendendo-a.
34
XD102 Eletr
letrnica Digital e CPLD
Uma
ma funo com relevada importncia para o funcionamento dos circuitos lgicos
digitais e, mais especificamente, para os computadores a denominada OUEXCLUSIVO.
OU
Esta funo tem a capacidade de promover a soma entre valores binrios ou ainda encontrar o
que se denomina paridade (o que ser visto futuramente). Abaixo poderemos ver qual o
smbolo que representa esta funo lgica.
Seu funcionamento pode ser definido da seguinte forma: a sada ser um somente se as
variveis de entrada forem diferentes. Com isso temos que, para uma porta OU-EXCLUSIVO
OU
de
duas entradas, quando a entrada A assumir um a entrada B dever ser zero ou vice-versa.
vice
A B S
0
Esta funo lgica, como dita acima, tambm derivada das funes lgicas bsicas,
sendo possvel mont-la
la usando portas conhecidas. Assim, mesmo que esta funo tenha seu
prprio smbolo e possa ser considerado um
um bloco independente nos projetos, podemos sempre
implement-la
la com um circuito equivalente como o ilustrado abaixo.
35
XD102 Eletr
letrnica Digital e CPLD
.
Figura 3.12. Representao de uma porta XOR usando portas lgicas simples.
. Uma tabela
verdade para esta funo dada adiante, e ainda igual a porta OU-EXCLUSIVO,
OU EXCLUSIVO, podemos
implementar esta funo utilizando portas lgicas bsicas como abaixo.
A B S
0
36
XD102 Eletr
letrnica Digital e CPLD
Figura 3.14. Representao de uma porta XNOR usando portas lgicas simples
3.4.1. Representaes
a) Operao E: A operao E tem como smbolo o ponto final(.). Ento para representar
matematicamente a funo E com duas entradas A e B com sada igual
igua a S, podemos
fazer sua representao com: S = A . B;
b) Operao OU: A operao OU representada matematicamente o sinal
s
(+). Com isso, a
representao da operao de uma porta OU com entradas A e B e sada S pode ser
representada como: A + B = S;
37
c) Operao NO: Esta operao indicada por uma barra da seguinte forma: A = S ou S
= A (A barra igual a S ou S igual a A barrado).
d) Operao XOR: Esta operao indicada por um smbolo que tem funes diferentes na
lgebra booleana, o smbolo , sua representao dada por S = A B .
e) Operao XNOR: Esta operao indicada por um smbolo que tem funes diferentes
na lgebra booleana, o smbolo
B.
a) Elemento Neutro: aquele que, quando participa de uma operao com uma varivel,
leva a um resultado igual a prpria varivel. No caso da operao E o elemento neutro
1, isto , A.1 = A. J para a operao OU o elemento neutro 0, ou seja A+0 = A
b) Elemento Nulo: aquele que quando participa de uma operao com uma varivel, leva
sempre a um mesmo valor, independente de qual seja o valor da varivel. Na operao E
o elemento nulo 0, portanto A.0 = 0. J para a operao OU o elemento nulo 1,
assim A+1 = 1
c) Elemento Complementar: O resultado da operao de uma varivel com seu
complemento (seu valor negado) o elemento nulo da operao. Assim sendo, A + A = 1
e A A = 0
d) Propriedade comutativa das operaes E e OU:
A.B=B.A
A+B=B+A
A.(B.C) = (A.B).C
A+(B+C) = (A+B)+C
38
f)
A B = A+ B
O mesmo teorema pode ser aplicado a operao NO a uma operao OU o resultado
igual ao da operao E aplicada aos complementos das variveis de entrada. Temos:
A+ B = A B
Exemplo 1: S = A'.B'+A'.B
A'.(B'+B)
A'
* Identidade: A+A' = 1
Exemplo 2: S = A.B.C+A.C'+A.B'
A.(B.C+(B'+C'))
* Colocando A em evidncia
A.(B.C+(B.C)')
* Identidade: A+A' = 1
Exemplo 3: S = (A+B'+C)'.(A+B+C)
A'.B.C'.(A+B+C )
A.A'.B.C'+A'.B.B.C'+A'.B.C.C'
* Propriedade Distributiva
0+A'.B.B.C'+0
* Identidade: A.A' = 0
A'.B.B.C'
* Identidade: A+0 = A
39
A'.B.C'
Exemplo 4 : S = ((A.C)'+B+D)'+C.(A'+C'+D')
(A.C).B'.D'+C.(A'+C'+D')
(A.C).B'.D'+C.A'+C.C'+C.D'
* Identidade: A.A = A
(A.C).B'.D'+C.A'+0+C.D'
* Identidade: A.A' = 0
(A.C).B'.D'+C.A'+C.D'
* Identidade: A + 0 = A
C.D'.(A.B'+1)+C.A'
C.D'.(1)+C.A'
* Identidade: A + 1 = 1
C.D'+C.A'
* Identidade: A . 1 = A
C.(D'+A')
* Colocando C em evidncia
C.(A.D)'
((A+B)'+C')+(D'+(C+B)')
(A+B)'+(C+B)'+C'+D'
* Propriedade Associativa
(A+B)'+(C'.B')+C'+D'
(A+B)'+C'.(B'+1)+D'
(A+B)'+C'.(1)+D'
* Identidade: A + 1 = 1
(A+B)'+C'+D'
* Identidade: A . 1 = A
(A+B)'+(C.D)'
Exemplo 6: S = A'.B'.C'+A'.B.C+A'.B.C'+A.B'.C'+A.B.C'
C'.(A'.B'+A'.B+A.B'+A.B)+A'.B.C
40
C'.(A'.(B'+B)+A.(B'+B))+A'.B.C
C'.(A'.(1)+A.(1))+A'.B.C
* Identidade: A + A' = 1
C'.(A'+A)+A'.B.C
* Identidade: A . 1 = A
C'.(1)+A'.B.C
* Identidade: A + A' = 1
A'.B.C+C'
* Identidade: A . 1 = A
(A+B+C')'+C'
((A+B'+C').C)'
(A.C+B'.C+C'.C)'
* Propriedade Distributiva
(A.C+B'.C+0)'
* Identidade: A . A' = 0
(A.C+B'.C )'
* Identidade: A + 0 = A
(C.(A+B'))'
* Colocando C em evidncia
C'+(A+B')'
C'+A'.B
Como j comentado anteriormente, temos um tipo de porta que em associao entre elas,
podem gerar todas as outras portas devido as suas caractersticas. Esta propriedade torna essas
portas elementos universais nos projetos de circuitos digitais j que, na forma de circuitos
integrados, as funes NO-E so fceis de obter e baratas. Com isso, vamos ver de que forma
podemos implementar algumas portas lgicas atravs da porta NO-E.
a) Inversora: Para obter uma inversora de uma porta NO-E basta unir suas entradas ou
colocar uma das entradas no nvel lgico um.
41
XD102 Eletr
letrnica Digital e CPLD
ou
Figura
ura 3.15. Exemplos de portas inversoras com portas NO-E.
NO
A
B(+5V)
NO (NAND) e
b) Uma porta E (AND) feita atravs da juno entre uma porta NO-E
uma inversoraa em cada entrada. Pois, S = A B = A B .
c)
42
4 *
5 *
6
Aqueles que conhecem batalha naval, provavelmente sabem que cada ponto assinalado
na ficha pertence a um elemento da esquadra inimiga, com isso, se quiser atingir um alvo temos
que utilizar os indicativos de linha e coluna para, exatamente, informar a localizao do suposto
alvo. Para o mapa acima vemos que se tomarmos fileira vertical composta por quatro asteriscos
tem os seguintes endereos: A2, A3, A4 e A5.
43
Por analogia, as fileiras compostas por trs asteriscos e a fileira composta por dois
asteriscos na horizontal tm, respectivamente os seguintes endereos: C3, D3, E3 e E6 e F6.
Se entendermos esta forma de endereamento pode-se verificar que num mapa de
Karnaugh o processo muito parecido. Observe o exemplo de um Mapa K (Karnaugh) de quatro
variveis:
CD
00
AB 00 01 11 10
01
J
F
11
10
Tabela 3.11. Tabela exemplo do mapa de karnaugh de quatro variveis.
O endereo da clula F : A = 0, B = 0, C = 0 e D = 1;
O endereo da clula H : A = 0, B = 1, C = 1 e D = 1;
e, ainda, o endereo da clula J : A = 1, B = 1, C = 0 e D = 0.
44
BCA
B 00
C
0
1
01
11
10
00
01
11
10
a)
45
Observando acima podemos entender que cada enlace define uma regio onde as
variveis de endereamento apresentam uma propriedade em comum. Portanto para resolvermos
um mapa de Karnaugh devemos seguir os seguintes passos:
1) Identificar as clulas cujos valores so um;
2) Fazer os enlaces permitidos (observando as adjacncias e o nmero de clulas do
enlace);
3) Deduzirmos a expresso booleana para cada enlace e agruparmos essas expresses
atravs da funo OU.
46
A
C
00
01 11
10
00
01
11
10
Desejamos expressar esta tabela como a soma de produtos, o que significa que os valores
adjacentes que devemos procurar na tabela so os uns. importante notar que caso
47
quisssemos considerar os zeros da tabela, teramos que expressar a tabela como o produto de
somas.
Voltando ao exemplo, nossa idia agrupar os termos adjacentes iguais, havendo para
isso diversas possibilidades, entretanto, devemos agrupar uma maior quantidade possvel de itens
adjacentes, pois isso criar um enlace maior. Assim teremos equaes mais simplificadas.
Na hora que for obter as equaes do mapa, necessrio entender que os ndices
deste mapa determinam condio lgica de cada varivel. Ento, como a tabela acima foi
expressa atravs da soma de produtos, quando o ndice for zero, a varivel lgica
correspondente tem seu nvel barrado, ou invertido. O mesmo raciocnio serve para quando o
ndice for um, indicando que a varivel no ter seu valor lgico alterado.
3.5. Concluso
Os circuitos lgicos digitais podem parecer algo confuso e de difcil compreenso, pois
eles utilizam muito da matemtica e isso, s vezes, pode parecer montono e desestimulante.
Contudo, esta teoria bsica necessria para que voc possa entender de forma clara o
funcionamento dos captulos que se seguem. Isto ainda o comeo, mas o esforo ser
recompensador a partir do momento que o aluno comear a enxergar estes conceitos em todos os
equipamentos que utilizam algum tipo de circuito lgico. Afinal, estes princpios esto presentes
em tudo que um computador faz.
Nos captulos que se seguem, estes conceitos j sero abordados de forma mais concreta e
nas lies prticas ser mais fcil entend-los. Nas prximas lies, o que foi estudado at agora
ficar mais claro quando encontrarmos sua aplicao prtica.
48
49
50
XD102 Eletr
letrnica Digital e CPLD
51
XD102 Eletr
letrnica Digital e CPLD
Isso significa que a elaborao de um circuito lgico digital capaz de realizar operaes
complexas usando transistores
ansistores algo que pode ser conseguido com relativa facilidade.
4.1.2. Usando a famlia DTL
Uma famlia que pode ter bastante uso na prtica e a DTL (lgica diodo-transistor).
diodo
Sua
principal vantagem e a facilidade de construo em situaes onde no se justifica o uso de um
circuito integrado. Por exemplo, caso seja preciso usar uma porta E de trs entradas podemos
optar pelo seguinte circuito:
Onde a sada S ser um se, somente se, todas as entradas forem um.
u Tambm possvel
construir uma porta OU, conforme apresentado a seguir:
52
XD102 Eletr
letrnica Digital e CPLD
Utilizando estas simples portas com diodos e ainda uma inversora com transistor
possvel resolver facilmente alguns problemas de lgica
lgica no circuito. Vale ressaltar, porem, que ao
optar por um circuito mais simples deixamos de lado vantagens como padronizao, velocidade,
interconectividade, etc.
4.1.3. Melhorando o desempenho
53
Com isso elas passaram a ocupar menos rea fsica e foram feitas de tal maneira que
todas eram compatveis entre si, operando com as mesmas tenses e reconheciam os mesmos
sinais.
Estas sries de circuitos integrados formaram ento as Famlias Lgicas, a partir das quais
os projetistas tiveram facilidade em encontrar todos os blocos para montar seus equipamentos
digitais. Ento conforme as figuras abaixo, cada CI (Circuito Integrado) continham uma
quantidade de portas lgicas de um mesmo tipo.
Assim, se fosse necessrio montar um circuito que usasse trs portas E, o projetista teria
disponveis componentes compatveis entre si contendo estas funes e de tal forma que
poderiam ser interligadas das maneiras desejadas e num espao fsico mnimo. O sucesso do
advento dessa tecnologia foi enorme, pois alm do menor tamanho dos circuitos havia menor
consumo de energia.
Apesar de a famlia RTL ser uma precursora da tecnologia digital, hoje era no mais
utilizada devido s limitaes impostas por ela, que j foram citadas. Nas prximas pginas, nos
limitaremos a estudar as duas famlias em maior destaque hoje, a famlia TTL e a CMOS.
54
principalmente pelo fato de ter duas sries que comeam pelos nmeros 54 para o uso militar e 74
para o uso comercial. Assim, a associao de qualquer componente que comece pelo nmero
74 famlia TTL fica evidente. A caracterstica mais importante desta famlia est no fato de
que ela trabalha com uma tenso de alimentao de 5 V. Assim, para os componentes desta
famlia, o nvel lgico zero sempre a ausncia de tenso ou 0 V, enquanto que o nvel lgico um
sempre uma tenso de +5 V. Para os nveis lgicos serem reconhecidos, eles devem estar dentro
de faixas bem definidas, pois na famlia TTL h uma faixa chamada faixa de rudo. Uma porta
TTL reconhecer como nvel zero as tenses que estiverem entre 0 e 0,8 V e como nvel um as
que estiverem numa outra faixa, entre 2,4 e 5 V. Entre essas duas faixas existe uma regio
indefinida que deve ser evitada.
Hoje no mercado existem centenas de circuitos integrados TTL disponveis para a
elaborao de projetos eletrnicos. A maioria usa invlucros DIL de 14 e 16 pinos, conforme
visto na figura 4.4. As funes mais simples das portas esto disponveis numa certa quantidade
em cada integrado. No entanto, medida que novas tecnologias foram sendo desenvolvidas
permitindo a integrao de uma grande quantidade de componentes, surgiu a possibilidade de
colocar num integrado no apenas umas poucas portas e funes adicionais que sero estudadas
futuramente como flip-flops, decodificadores e outros mas, tambm interlig-los de diversas
formas e utiliz-los em aplicaes especficas. Com isso, fica fcil observar que os componentes
que compem quase todos os equipamentos eletrnicos so compostos pelo conjunto de diversos
componentes lgicos. Para que isso fosse possvel, diversas etapas no aumento da integrao
foram obtidas e receberam nomes que hoje so comuns quando falamos de equipamentos digitais
e computadores em geral. Temos as seguintes classificaes para os graus de integrao dos
circuitos digitais:
55
Tipo de
Sries
transistor de
potncia
54LS /74LS
54L/74L
Schottky, baixa
potncia.
Comum, baixa
Produto
Atraso de
Dissipao de
propagao, ns
potncia, mW
9.5
19
33
33
velocidadepotncia, pJ
56
potncia.
Schottky,
54S/74S
potncia
19
57
10
10
100
22
132
normal.
Comum,
54/74
potncia
normal.
54H/74H
Comum, alta
potncia.
Correntes de entrada:
Quando uma entrada de uma funo lgica TTL est no nvel 0, para uma corrente da
base para o emissor do transistor multi-emissor presente dentro do CI TTL da ordem de 1,6 mA.
Esta corrente deve ser levada em conta no projeto, pois, ela deve ser suprida pelo circuito que
excitar a porta. Quando a entrada de uma porta lgica TTL est no nvel alto, flui uma corrente
no sentido oposto da ordem de 40 A. Esta corrente vai circular se tenso de entrada estiver com
um valor superior a 2,0 V. Estas correntes tambm so conhecidas pelas suas nomenclaturas
abaixo:
IIH (mnimo) Corrente de entrada correspondente ao nvel lgico alto. Valor da corrente
que circula na entrada de um circuito digital, quando um nvel lgico alto aplicado em tal
entrada. Note que os valores de IIL so negativos, pois se convencionou que a corrente que entra
na porta tem sinal positivo; Estando a entrada em 0, a corrente sai da porta, portanto o sinal -
denota o sentido contrrio.
IIL (mximo) Corrente de entrada correspondente ao nvel lgico baixo. Valor da
corrente que circula na entrada de um circuito digital, quando um nvel lgico baixo aplicado
em tal entrada.
57
XD102 Eletr
letrnica Digital e CPLD
Correntes de sada:
Quando temos a sada de um circuito TTL indo ao nvel zero (ou baixo), flui uma
corrente da ordem de 16 mA. Isso mostra que uma sada TTL no nvel zero
zer ou nvel baixo pode
drenar de uma carga qualquer ligada a ela uma corrente mxima de 16 mA. Por outro lado,
quando a sada de uma
ma funo TTL est no nvel 1 ou alto, ela pode fornecer uma corrente
mxima de 400 A. Veja ento que podemos obter uma capacidade muito maior de excitao de
sada de uma porta TTL quando ela levada ao nvel zero do que ao nvel um. Isso justifica o
fato
to de que em muitas funes indicadoras, em que ligamos um LED na sada, fazemos com que
ele seja aceso quando a sada vai ao nvel zero (e, portanto, a corrente maior) e no ao nvel
um.
58
A fonte de um sinal digital aplicado entrada de uma porta deve ser capaz de estabelecer
naquela entrada uma tenso correspondente a um ou outro nvel lgico (zero ou um). Em
qualquer um dos nveis a fonte deve satisfazer os requisitos de corrente da porta acionada, ou
seja, fornecer o nvel mnimo de corrente e tenso. Como a sada de uma porta lgica usada
como fonte para a entrada de outra porta, necessrio conhecer a capacidade de acionamento de
uma porta, isto , precisamos saber quantas entradas de portas a serem acionadas podemos ligar
sada de uma porta acionadora. Este parmetro fornecido nos manuais dos componentes,
geralmente com o nome de FAN-OUT. No caso TTL, desde que cada porta acione portas da
mesma srie, a capacidade de sada de dez para portas das sries 74 ou 54 padro e de alta
potncia e para as sries de baixa potncia o limite de vinte. Quando uma porta lgica aciona
portas de outras sries, necessrio verificar a literatura do fabricante para determinar a
necessidade de corrente de entrada, a disponibilidade de corrente de sada e ter certeza de que
no h carga excessiva para a sada de uma porta. Este fato ser abordado com mais detalhes
adiante.
Margem de Rudo
Como j visto, a famlia TTL opera com uma tenso de alimentao de 5V, todas as
tenses em um sistema TTL esto no intervalo de 0 a 5V. Quando uma porta lgica no estiver
carregada pela ligao a entradas de outras portas, sua tenso de corresponde ao nvel lgico
zero, onde o valor pode ser 0,1 V ou at menor para a srie 54/74. A tenso alta, correspondente
ao nvel lgico um, fica em tomo de 3,4 V. Quando a sada for de nvel lgico baixo, a porta
acionadora deve permitir o fluxo de corrente da porta acionada para si prpria. A porta
acionadora descrita como absorvedora de corrente da carga. Quando a sada estiver no nvel
alto, a porta acionadora servir como fonte de corrente para a carga e descrita como fornecendo
corrente. No nvel de sada de nvel lgico baixo, a corrente drenada eleva a tenso de sada e no
nvel de sada no nvel lgico alto a corrente suprimida diminui a tenso de sada.
Para a srie 54/74, o fabricante garante que, mesmo que uma porta esteja carregada at
sua capacidade mxima de sada, a tenso de sada baixa no sobe acima de 0,4 V e a tenso de
sada de nvel lgico alto no desce abaixo de 2,4 V. O fabricante tambm garante que uma
59
tenso igual ou menor que 0,8V sempre ser interpretada por uma porta que est sendo acionada
como correspondendo a tenso baixa (nvel lgico zero) e que uma tenso de entrada maior que
2V sempre ser interpretada como tenso alta (nvel lgico um). As duas tenses de sada e as
duas tenses de entrada so representadas pelos smbolos VOH, VOL, VIH e VIL e so definidas
como:
VOH: A tenso de sada mnima que uma porta fornece quando sua sada estiver
no nvel alto.
VOL: A tenso de sada mxima que uma porta fornece quando sua sada estiver
no nvel baixo.
VIH: A tenso mnima que pode ser aplicada entrada de uma porta e
reconhecida como nvel alto.
VIL: A tenso mxima que pode ser aplicada entrada de uma porta e
reconhecida como nvel baixo.
60
Velocidade
Os circuitos lgicos TTL que ns vimos at agora so denominados Totem-Pole, eles tem
uma configurao que um ou outro transistor da porta TTL conduz a corrente, conforme o nvel
estabelecido na sada seja zero ou um. Este tipo de circuito apresenta um inconveniente caso ns
ligarmos duas portas em paralelo. Se uma das portas tiver sua sada indo ao nvel alto
simultaneamente que outra vai ao nvel baixo (0), um curto-circuito estabelecido na sada e isso
pode causar a queima da porta. Quer dizer que os circuitos integrados TTL com esta
configurao nunca podem ter suas sadas interligadas da forma indicada na figura.
61
XD102 Eletr
letrnica Digital e CPLD
Figura 4.9. Efeito do nvel lgico baixo e alto num Totem Pole.
Todavia, existe uma possibilidade de elaborar circuitos em que as sadas das portas sejam
ligadas entre si. Este mtodo obtido pela utilizao do Open
n Collector ou coletor aberto. Os
circuitos TTL que tem esta configurao so indicados como open
open collector
collector e quando so
usados, exigem a ligao de um resistor externo denominado pull-up
com aproximadamente
2000 ohms.
Este tipo de mtodo significa que
que o transistor interno da porta lgica est com o coletor
aberto (open collector),
), necessitando de um resistor de polarizao. A vantagem desta
configurao est na possibilidade de interligarmos portas diferentes num mesmo ponto e a
desvantagem est na diminuio de velocidade do circuito lgico, ficando mais lento com o uso
do resistor, pois ele influencia o circuito alterando sua impedncia.
62
XD102 Eletr
letrnica Digital e CPLD
Collector
Collector.
Tri-State:
63
XD102 Eletr
letrnica Digital e CPLD
As funes tri-state
state so muito usadas nos circuitos de computadores denominados
barramentos de dados ou data
data bus,
bus, onde diversos circuitos devem aplicar seus sinais
sinai ao mesmo
ponto ou devem dividir a mesma linha de transferncia desses dados. O circuito que est
funcionando deve estar habilitado e os que no esto funcionando, devem ser levados sempre ao
terceiro estado.
EN
Alta
Impedncia
64
Abaixo segue a descrio de algumas portas mais comuns da famlia TTL, com uma
breve descrio do que elas so e seu consumo.
65
66
Cada uma das trs portas NAND deste circuito integrado pode ser usada de
forma independente. A corrente exigida pelo circuito de 6 mA.
67
68
Semelhante ao uso que fazemos dos transistores bipolares, podemos fazer uso dos
transistores MOS. Alem de que as portas lgicas que utilizam tecnologia CMOS
(Complementary MOS) permitem com que dispositivos tenham caractersticas excelentes para
aplicaes digitais. Alguns dos parmetros da famlia CMOS sero descritos a partir de agora.
Consumo e velocidade:
Para que possamos analisar o consumo e velocidade desta famlia, vamos tomar
um circuito inversor como base para entendermos.
69
Sensibilidade ao manuseio:
70
modo irreversvel os componentes CMOS. Para que se possa ter uma idia, caminhando num
carpete num dia seco, seu corpo pode acumular uma carga esttica que atingem at 10000 V. Se
voc tocar num objeto metlico aterrado, a descarga de seu corpo neste percurso de terra pode lhe
causar um forte choque. Ainda, da mesma forma, voc tocar num terminal de um dispositivo
CMOS, a carga do seu corpo que escoa por este dispositivo facilmente destruir a finssima
camada de xido que separa o gate do substrato e o componente estar inutilizado. Em outras
palavras, os dispositivos que usam transistores CMOS so extremamente sensveis a descargas
estticas. De qualquer forma, para evitar o problema, nunca toque com os dedos nos terminais de
componentes CMOS sejam eles circuitos integrados ou transistores.
Tenso de sada:
Corrente de sada:
Diferentemente dos circuitos integrados TTL em que temos uma capacidade maior de
drenar corrente na sada do que de fornecer, para os circuitos integrados CMOS a capacidade de
drenar e de fornecer corrente de sada praticamente a mesma. Assim, para uma alimentao de
5 V as sadas podem fornecer (quando no nvel alto) ou drenar (quando no nvel baixo) uma
corrente de at 1mA e essa corrente sobe para 2,5 mA quando a alimentao de 10 V. Estas
correntes so designadas por IOL e IOH nas folhas de especificaes dos circuitos integrados
CMOS.
71
Se bem que a comporta esteja isolada do circuito dreno-fonte, com uma resistncia que
teoricamente seria infinita, na prtica pode ocorrer uma pequena fuga. Esta, da ordem de 10 pA
(1 picoampre = 0,000 000 000 001 ampre) para uma alimentao de 10 V deve ser considerada
quando precisamos calcular a corrente de entrada de um circuito CMOS numa aplicao mais
crtica.
Potncia:
Velocidade:
Os tipos comuns CMOS so muito mais lentos que os TTL, mas famlias especiais esto
aparecendo com velocidades cada vez maiores e em muitos casos estas se aproximam dos mais
rpidos TTLs. As freqncias mximas, conforme j explicamos, dependem das tenses de
alimentao e das funes, j que maior nmero de componentes para atravessar significa um
atraso maior do sinal. Assim, nos manuais encontramos a especificao de velocidade dada tanto
em termos de freqncia quanto em termos de atraso do sinal. Para o caso do atraso do sinal,
observamos que ele pode estar especificado para uma transio do nvel alto para o nvel baixo
ou vice-versa e em alguns circuitos ou tenses de alimentao podem ocorrer diferenas.
4.3.3. Circuitos integrados CMOS
Comparado a famlia TTL, tambm podemos contar com uma boa quantidade de
circuitos integrados CMOS contendo funes lgicas. Como no caso do TTL, no temos espao
para colocar todas estas funes aqui, entretanto recomendado recorrer a manual CMOS. Aqui
esto as mais usadas.
72
funcionamento independente.
forma independente.
73
independente.
Encontramos neste circuito integrado trs funes NO-OU que podem ser usados de
forma independente.
O integrado 4048 tem caractersticas muito interessantes para projetos CMOS envolvendo
funes lgicas. Com o que j vimos, sabemos que usando combinaes apropriadas de funes
74
simples, possvel simular qualquer outra funo mais complexa. Este circuito possui 8 entradas,
uma sada e trs entradas de programao.
Dependendo dos nveis lgicos nas entradas de programao, o circuito se comporta
como funes NO-OU, OU, NO-E ou E com 8 entradas ou ainda de forma combinada,
realizando ao mesmo tempo funes de portas OU e E em cada uma das quatro entradas. Ento,
se colocarmos as trs entradas de programao no nvel alto, o circuito comporta-se como duas
portas E de quatro entradas ligadas a uma porta OU de duas entradas.
importante saber deste detalhe porque esta funo pode ser facilitadora em muitos
projetos, pois consegue simular a operao de diversas combinaes de outros circuitos
integrados CMOS. Internamente, o 4048 bastante complexo contendo 32 funes
independentes programadas, definidos pelos nveis lgicos nas entradas correspondentes.
75
XD102 Eletr
letrnica Digital e CPLD
Se o circuito CMOS a ser excitado por um TTL for alimentado com tenso maior que 5
V, por exemplo 12 V, deve ser usado um circuito intermedirio de casamento de caractersticas.
Este circuito intermedirio deve manter o sinal, ou seja, deve ser simplesmente um buffer no
inversor, como por exemplo, o de coletor aberto com um resistor de pull-up
pull
externo. O valor
deste resistor depender da tenso de alimentao.
76
XD102 Eletr
letrnica Digital e CPLD
Neste caso, devemos considerar que uma sada CMOS no nvel baixo pode drenar uma
corrente de aproximadamente 0,5 mA e no estado alto, a mesma intensidade. No entanto, uma
entrada TTL fornece uma corrente de 1,6 mA no nvel baixo, o que no pode ser absorvido pela
sada CMOS. Isso significa que entre as duas devemos intercalar um buffer CMOS, como por
exemplo, os 4049 e 4050 que permitem a excitao de at duas entradas TTL a partir de uma
sada CMOS.
77
XD102 Eletr
letrnica Digital e CPLD
78
Identificao do problema;
Estes passos sero descritos a seguir de forma sistmica para que o aluno possa
compreender a importncia de cada procedimento e possa adotar estes passos na sua rotina de
laboratrio.
79
XD102 Eletr
letrnica Digital e CPLD
80
Funo Lgica
Equao algbrica
Funo E (AND)
S = A B
Funo NO E (NAND)
S = A B
Funo OU (OR)
S = A+ B
Funo NO OU (NOR)
S = A+ B
S=A
S = A B
Revisando os itens anteriores, fica claro que as expresses lgicas vistas acima no so as
nicas e sim uma pequena parte. Existem vrios outros equacionamentos que j foram descritos e
que podem ser vistos com mais detalhes nos captulos anteriores. Se o aluno estiver com
problemas para recordar quais so, seria aconselhvel que fizesse uma recapitulao, inclusive
nos itens que citam os mapas de karnaugh.
Continuando o processo de resoluo do problema proposto, vamos executar dois
procedimentos distintos, o primeiro a obteno da tabela da verdade atravs do circuito
proposto. O segundo ser fazer o circuito simplificado atravs da tabela da verdade e os mapas de
karnaugh.
Iniciando o primeiro procedimento, vamos montar a tabela da verdade baseada na figura
5.2. Podemos observar que esta figura possui quatro portas lgicas, uma porta E, uma porta OU
e duas portas inversoras ou portas NO. Para cada porta lgica desta, existe uma equao
matemtica que representa seu funcionamento, por exemplo, a porta OU. Conforme revisamos
acima, cada porta tem seu operador algbrico e para comear, vamos indicar esses operadores
para cada porta lgica, indicando sua sada atravs de suas entradas.
81
A B C S1
S2
S3
82
Para elaborar a tabela verdade para este circuito combinacional e com isso determinar
todas as sadas possveis em funo das entradas, deve levar em conta que ele formado por trs
etapas.
Na primeira etapa temos a porta OU e a NO, na segunda etapa temos a porta E e na
terceira etapa temos mais um circuito inversor. Isso significa que as sadas dos circuitos da
primeira etapa, que chamaremos S1 e S2 so entrada da segunda etapa e que a entrada da
terceira etapa, S3 a inverso da sada da segunda etapa.
Ento temos que levar em considerao estas sadas na elaborao da tabela verdade que
ter no seu topo todas as variveis de entrada, as sadas parciais e a sada final. Podemos
identificar as variveis A,B e C como as entradas dos circuitos. S1, S2 e S3 so pontos
intermedirios do circuito que precisam ser analisados para a obteno de S, que sada final do
circuito.
Como falado anteriormente, comeamos por colocar em A, B e C todas as suas condies
possveis de entrada, ou todas as combinaes de nveis lgicos que podem ser aplicadas ao
circuito.
O prximo passo foi colocar na tabela os valores possveis de S1 que corresponde ao
resultado algbrico da funo OU. Assim atravs de todos os valores possveis de A e B,
podemos saber quais sero os valores de S1, simplesmente utilizando equao S1=A+B. Este
processo se repete para a sada S2, que corresponde a inverso do valor colocado em C.
Depois de se ter todos os possveis valores de S1 e S2, temos o valor de S3 atravs da
insero dos valores de S1 e S2 na porta E. O valor de S3 ento estar definido pela equao
algbrica da porta E, sendo S3 = S1 . S2. Com isso, podemos completar a coluna S3 da tabela
verdade, fazendo com que falte somente o valor realmente importante que sada do circuito.
Esta obtida atravs da aplicao da inversora ao valor obtido de S3. Assim, podemos
finalmente terminar a construo da tabela verdade que corresponde ao circuito da figura 5.3.
Esta tabela corresponde tabela 5.2.
Veja que este exemplo no constituiu um exemplo de construo de circuitos
combinacionais mesmo porque ele j estava pronto, contudo importante saber como obtida a
tabela verdade a partir do circuito para que seja possvel analisar seu funcionamento.
Outro detalhe que deve ser considerado que esta tabela verdade no nica. Podemos
ter vrias outras combinaes lgicas que representariam mesma tabela. Ainda poderamos
evitar o uso de portas como a porta inversora ligada a S, se utilizasse uma porta NO E ao invs
de uma porta E. Note que o projeto de circuitos combinacionais tem uma srie de formas de
83
serem feitas, contudo, para que o aluno no fique perdido entre qual forma adotar, seguiremos a
regra apresentada aqui.
Agora vamos atuar de forma reversa, sendo esta forma mais utilizada para criao de
projetos porque geralmente tem que se construir um equipamento dependendo das suas entradas
e sadas, fazendo assim a expresso lgica e depois o circuito que a representa. Para exemplificar,
a tabela 5.2 foi dada para se verificar qual a equao lgica que corresponde a ela.
Primeiramente, temos que ver quais colunas sero usadas para criar esta tabela. Como o
que nos interessa so sempre as entradas e as sadas, usaremos as colunas A, B, C e S. Depois
temos que verificar quais linhas geram sadas com nvel lgico um, pois so elas necessrias para
a montagem da equao lgica. As sadas com nvel um representam que as entradas geram um
valor um na sada, contudo, vemos que vrias linhas causam tambm este tipo de sada. Isso quer
dizer que a tabela 5.3 o resultado da operao OU entre as tabelas que s possuem uma sada
com nvel um.
Em segundo lugar, se nos interessa somente as linhas onde o nvel lgico da sada tem
nvel um e sabemos que quando a entrada tiver o nmero zero significa que a entrada
barrada. Temos a nomenclatura da entrada representada pelo inverso da entrada e quando
tiver o nmero um significa que a entrada sem nenhuma modificao.
Ento, continuando a anlise do exemplo proposto, podemos retirar da tabela verdade a
seguinte equao:
Esta equao representa na forma da simbologia lgica a tabela verdade acima, significa
que se nesta equao tivermos o valor de entrada semelhante ao da tabela acima, sempre ter a
84
sada respectiva. Agora baseado nesta equao, ns teramos o seguinte circuito lgico
equivalente:
Conforme voc j deve ter observado, este circuito no nada parecido com a figura 5.2.
Isto ressalta duas afirmativas, a primeira que uma tabela verdade pode ser representada por
vrias combinaes lgicas diferentes e a segunda que este circuito combinatrio pode ser
simplificado de forma a usar uma quantidade menor de portas lgicas ficando do tamanho do
circuito da figura 5.2 ou at menor.
Para a segunda afirmativa, existe o mtodo que permite simplificar as expresses lgicas
fazendo com que elas tenham equivalentes menores. Esta reduo obtida atravs do uso dos
mapas de Karnaugh j vistos aqui. Para se fazer a simplificao deste circuito, vamos transportar
as informaes da tabela verdade para o mapa.
85
Conforme j vimos antes, quando montamos o mapa e vemos que alguma entrada nas
reas selecionadas muda de ndice, zero para um ou vice-versa, ela no influencia naquela sada.
Com isso, atravs do mapa obtemos a seguinte equao:
S = A B + C
Faa os testes, montando a tabela verdade deste circuito da forma que tnhamos visto
antes, voc ver que, no final, voc ter a mesma tabela da verdade.
Depois de definido quais so as portas lgicas que representam tabela verdade, devemos
definir tambm quais sero os componentes integrados que representaro este circuito. No
mercado existem vrios fabricantes que disponibilizam toda a famlia TTL, geralmente utilizada
para este tipo de projeto. Podemos ver a nomenclatura e a composio de alguns membros desta
famlia a seguir ou consultando o apndice B.
Atendo-nos somente ao nosso problema vemos que precisamos de pelo menos uma porta
E e uma porta OU, conforme nosso desenho. Entretanto, podemos ainda verificar que esta porta
E no tem um equivalente comercial, com suas entradas barradas, pode precisar de um outro
smbolo lgico bem conhecido. Este smbolo seria a porta inversora, fazendo com que a
montagem real desta expresso lgica fosse:
86
XD102 Eletr
letrnica Digital e CPLD
87
Vemos que na montagem da figura 5.10, baseada no circuito da figura 5.8, a quantidade
de componentes integrados foi diminuda a dois teros do circuito anterior e ainda utilizou-se um
maior nmero de portas lgicas por componente integrado, fazendo com que o projeto tivesse
uma menor utilizao de espao e reduzindo os custos de fabricao.
Devemos fazer algumas observaes com relao ao uso real dos componentes, por
exemplo, devemos usar capacitores de desacoplamento na alimentao e ainda devemos ligar
terra todas as entradas no usadas.
No nosso estudo vemos a partir de agora como essas associaes so importantes para
dar as portas lgicas funes teis que manipulam os bits conforme necessrio.
88
6. Multiplexadores e decodificadores
Depois de vermos os conceitos mais simples da lgica binria, suas portas lgicas bsicas
e seus principais equacionamentos, estamos prontos para estudar a utilizao prtica da
eletrnica digital. Isto consiste na implementao destes componentes lgicos para executarem
aes que proporcionem utilidade prtica.
Os circuitos combinacionais so os responsveis pelas operaes lgicas e aritmticas
dentro de um sistema digital. Ento alm das operaes lgicas e aritmticas como adio,
subtrao complementao, etc. existem outras funes necessrias para a realizao de
conexes entre os diversos operadores. Dentre essas funes esto a multiplexao e a
decodificao. Os elementos que realizam essas ltimas operaes so denominados
multiplexadores e decodificadores. A seguir, veremos como tais circuitos so constitudos.
6.1. Codificadores/Decodificadores
As informaes que os circuitos digitais produzem esto na forma binria ou em outras
formas que no so compreendidas facilmente pelo usurio, ou ainda que no possam ser
utilizadas pelos circuitos seguintes do equipamento. Isso implica na necessidade de se ter
circuitos que processem uma informao codificada de modo a transform-la em outra que
possam ser usada por dispositivos ou circuitos.
Podemos ter, por exemplo, a necessidade de apresentar um valor numrico na forma
decimal a partir de um valor binrio ou produzir um impulso em determinado endereo numa
memria a partir de uma informao binria deste endereo. Nas aplicaes digitais encontramos
diversos tipos de circuitos decodificadores, que sero vistos agora.
6.1.1. Decodificador de n para 2n linhas.
Aqui temos circuitos que decodificam um sinal binrio de n dgitos para uma de 2n sadas.
Com isso, para dois dgitos ou linhas de entrada, temos 2 x 2 linhas de sada. Para trs linhas de
entrada, temos 2 x 2 x 2 linhas de sada ou 8, e assim por diante. Agora para compreender como
este tipo de decodificador funciona, vamos pegar sua configurao mais simples com duas linhas
de entrada e quatro de sada, usando quatro portas NO-E e dois inversores NO. Este circuito
aciona apenas uma das sadas a partir das quatro combinaes possveis do sinal de entrada.
89
Figura 6.1. Decodificador com quatro sadas a partir de dois bits de endereo.
A B
S1
S2
S3
S4
Observe que no seu funcionamento segundo a tabela verdade, a sada ativada vai ao nvel
baixo quando o valor binrio correspondente aplicado entrada. Quando estiver
desenvolvendo circuitos decodificadores na prtica, no ser preciso programar circuitos
decodificadores como este a partir de portas lgicas, pois existem circuitos integrados que j
realizam estas funes.
Entretanto, o ideal que observe o funcionamento de cada porta lgica e suas
combinaes, pois isto facilitar a compreenso do funcionamento do circuito como um todo.
Nunca devemos esquecer de como so formados os componentes integrados que usamos para
no fiquemos dependentes de uma s implementao. Aplicaes possveis para este circuito
podem ser facilmente imaginadas como, por exemplo, um circuito em que um contador binrio
ligado a um destes decodificadores de modo a fazer o acionamento seqencial de lmpadas. Para
determinar a velocidade com que as lmpadas acendem, s modificar o tempo de clock, atravs
da modificao do circuito oscilador.
90
Um tipo de decodificador muito usado nos projetos que envolvem eletrnica digital o
que faz a converso dos sinais BCD (Decimais Codificados em Binrio) para acionar um
mostrador de sete segmentos. Podemos formar qualquer algarismo de zero a nove usando uma
combinao de sete segmentos de um mostrador. Assim, se quisermos fazer surgir o algarismo
cinco, bastar acender os segmentos a, c, d, f, g. Como os sinais codificados em binrio no
servem para alimentar diretamente os mostradores, preciso contar com um circuito que faa a
converso.
Este tipo de circuito decodificador conta com quatro entradas, por onde entra a
informao BCD e sete sadas que correspondem aos sete segmentos do display que mostrar o
dgito correspondente. A combinao de nveis lgicos aplicados s entradas produzir nveis
lgicos de sada que, aplicados aos segmentos de um display fazem aparecer o dgito
correspondente.
Um display um dispositivo que apresenta uma informao numa forma que possa ser
lida por uma pessoa usuria daquele equipamento. Podemos ter displays simples que operam na
forma digital como seqncias de LEDs, displays que apresentam nmeros (numricos) e
displays que apresentam tambm smbolos grficos (letras e sinais) denominados alfa-numrico.
Alguns mais sofisticados podem at apresentar imagens de objetos ou formas, como os usados
91
em equipamentos informatizados. O tipo mais comum de display usado nos projetos bsicos de
digital o numrico de sete segmentos, conforme o estudado a pouco.
A combinao do acionamento de sete segmentos possibilita o aparecimento dos
algarismos de zero a nove e tambm de alguns smbolos grficos. O tipo mais comum usado nos
projetos digitais o mostrador de LEDs, onde cada segmento um diodo emissor de luz. Os
LEDs podem ser ligados de modo a ter o anodo conectado ao mesmo ponto, caso em que
dizemos que se trata de um display de anodo comum, ou podem ter os catodos interligados, caso
em que dizemos que se trata de um display de catodo comum.
92
1 0 0
0 0 1
0 1 0
0 1 1
93
A tabela verdade pode parecer um pouco estranha, pois apesar de ter quatro variveis de
entrada no tem a esperadas dezesseis linhas. O problema que as quatro entradas s podem ser
ativadas uma de cada vez e com isso temos que eliminar todas as outras combinaes possveis
para elas, mas para resolvermos o circuito atravs dos mapas de Karnaugh teremos que ter todas
as linhas. Vamos ento introduzir o conceito de irrelevncia:
Em alguns casos de circuitos combinacionais temos situaes que nunca acontecem e,
portanto no nos importaremos com os valores das entradas destes casos. Dizemos ento que so
casos irrelevantes, ou seja, tanto faz as entradas terem nvel lgico um ou nvel lgico zero. A
grande vantagem desta situao que para resolvermos os mapas de Karnaugh destes circuitos
podemos considerar os nveis lgicos como um ou como zero levando em considerao apenas
nos for mais conveniente para conseguirmos um maior enlace do mapa sem nos esquecer das
regras que regem esses enlaces. Analise ento como fica o projeto deste codificador:
I3 I2 I1 I0 A B
0 0 0 0 X X
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1 0
1 0
1 0
1 0
1 1
1 1
1 1
1 1
0 1 0 0
1 0 0 1
1 1 X X
0 0 1
0 1 X
1 0 X
1 1 X
0
X
X
X
0 0 1
0 1 X
1 0 X
1 1 X
0 0 X
1
X
X
X
X
0 1 X X
1 0 X X
1 1 X X
I0
I2 I I 1
10
00
01 11
00
01
11
10
I1
I2
I3
A = I 2 + I3
I0
I2 I I 1
3
I0
10
00
01 11
00
01
11
10
B = I1 + I3
Observe que a entrada I0 no conectada no circuito propriamente dito e que pela lgica
isto est certo, pois quando esta estiver ativada devemos ter nas sadas A = 0 e B = 0.
Um exemplo de aplicao para os codificadores e decodificadores so os teclados de
computadores. Voc j notou, durante o uso do seu computador que um teclado deste tipo tem
normalmente 105 teclas, mas o fio que os conecta com o gabinete da CPU muito fino para
conter 105 fios. Na verdade as teclas so codificadas atravs de um codificador para economizar
fios.
Veja que um codificador com sete sadas pode ter 128 entradas. Isso significa que
podemos transmitir por uma via de sete fios 128 valores diferentes, onde cada valor representa
94
uma tecla. O circuito responsvel pela codificao de teclados dos computadores atuais mais
complexo que este estudo, mas o princpio de funcionamento o mesmo.
6.2. Multiplexadores/Demultiplexadores
6.2.1. Demultiplexador ou DEMUX
A configurao lgica estudada no item 6.1.1 pode ser usada para realizar uma funo
muito interessante e til: o direcionamento de dados num circuito. O fluxo de informaes (tanto
analgicas como digitais) aplicado a uma entrada pode ser direcionado para qualquer uma das
sadas, conforme o comando aplicado linha de seleo de dados.
Por exemplo, se na linha de seleo de dados ou controle for aplicado o valor 10(2), os
dados de entrada sero encaminhados para a terceira linha de sada. Na figura 6.6 mostramos um
circuito deste tipo implementado com portas TTL e que, portanto, s funciona com dados
digitais. Neste DEMUX os dados aplicados na entrada DADOS (DATA) so encaminhados
para uma das sadas (S1 a S4), conforme o endereo aplicado nas entradas A e B. No entanto,
os dados s podem passar no momento em que a entrada de habilitao EN (de enable) for
levada ao nvel alto.
95
XD102 Eletr
letrnica Digital e CPLD
O nome parece complicado, mas sua funo muito simples: Circuitos multiplexadores
possuem vrias entradas, um controle e uma nica sada, permitindo que o usurio mostre na
sada o valor de qualquer das variveis de entrada dependendo do valor que introduzir no
controle.
Parece complicado? Imagine uma central
centra telefnica moderna, todas as informaes que
trafegam por ela so compostas de bits zero e um. Algumas dessas centrais utilizam um forma de
multiplexao no tempo para que numa mesma sada (comumente chamado de canal), eu tenha
os sinais de entrada cada um no seu tempo. Com isso, temos partes do tempo em que a sada
ficar com uma entrada, e depois com outra e outra, fazendo a multiplexao das entradas em
uma s sada. Circuitos multiplexadores so empregados nos circuitos digitais sempre que se
deseja usar
sar o mesmo condutor eltrico (ou o mesmo barramento) para transportar, de cada vez,
um dentre diversos sinais possveis. Observe abaixo o seguinte circuito multiplexador
96
97
Para isso voc instalou um circuito multiplexador com oito entradas (cada uma captando
o sinal de uma cmara), uma sada (que ser encaminhada ao nico monitor) e um controle no
qual voc pode entrar com valores que variam de zero a sete, capaz de selecionar, portanto
qualquer uma das oito cmaras (no esquea que o trreo o pavimento zero).
Digamos que voc quer ver o que se passa no trreo: basta entrar com zero no
dispositivo de controle que o circuito multiplexador enviar para o monitor o sinal da cmara de
nmero 0, exibindo a imagem do corredor do andar trreo. Se desejar verificar o que se passa
no sexto andar, entre com 6 no controle e o sinal da cmara instalada no sexto andar ser
encaminhado ao monitor. E assim por diante.
98
7. Circuitos Aritmticos
99
Note que a sada S nada mais do que uma operao OU - Exclusivo entre A e B. J a
sada C o E entre A e B. Ento, um circuito para o meio somador usa apenas uma porta OU Exclusivo de duas entradas e uma porta E de duas entradas.
Entretanto, quando ao somarmos dois nmeros binrios que possuem mais de um dgito
cada ocorrer transporte diferente de zero para a soma de um par de dgitos intermedirios, a
100
soma do par seguinte dever considerar esse transporte proveniente do par anterior, conforme
ilustra o exemplo a seguir.
O circuito capaz de realizar a soma de trs bits (A, B e Cn), gerando o resultado em dois
bits (S e C) denominado somador completo (full adder, em ingls). Apesar da entrada Cn
normalmente receber o transporte proveniente da soma imediatamente anterior (carry in, em
ingls), a rigor as trs entradas so absolutamente equivalentes sob o ponto de vista funcional. A
tabela verdade para a soma completa mostrada a seguir, juntamente com o mapa de Karnaugh
e as equaes mnimas resultantes para S e Cn+1. A seguir temos um circuito para o somador
completo.
C n A B S Cn+1
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1
0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
0
1
1
1
Cn
AB
Cn
AB
00
00
01
01
11
11
10
10
_ _
__ _ _
S = C n AB + C n AB + C n AB + C n AB
C n+1= C n B + AB + Cn A
101
A
B
Cn
Cn+1
Este circuito lgico representa um somador completo sendo representado por portas
lgicas simples. Esta soma de somente dois bits, entretanto seria invivel se toda vez que fosse
fazer um circuito somador de 4 bits fosse necessrio o uso de tantas portas lgicas. Com isso,
depois de aplicar a tabela verdade do circuito no mapa de karnaugh, podemos ver que o seu
circuito fica simplificado.
102
Repare que o somador completo mais a direita, podendo tambm ser chamado de FAD0
(Full Adder 0), tambm possui uma entrada Cin. Como inicialmente no existe um valor de
transporte a ser somado aos dgitos menos significativos, A0 e B0, esta entrada dever estar
constantemente ligada a zero, atravs do terra do circuito. J a sada de transporte Cout do dgito
mais significativo, serve para indicar se o resultado da adio entre A e B pode ser representado
em quatro bits ou cinco bits. Caso o resultado no possa ser representado em quatro bits, Cout ir
exibir o valor 1; Essa situao chamada de overflow.
Observe tambm que, uma vez que um novo par de valores A e B fornecido ao circuito
somador, as ltimas duas sadas a se estabilizarem so S3 e o Cout mais a esquerda, uma vez que
estas dependem de Cout do anterior, sendo este dependente da estabilizao de Cout do seu
anterior e assim por diante. Desta forma, pode-se aproximar o atraso deste somador como sendo
proporcional ao nmero de estgios (nmero de somadores completos em cascata). Com efeito, a
propagao do transporte ou carry ao longo da cadeia de somadores o ponto fraco deste tipo de
somador. Existem outros tipos de somadores capazes de operar mais rapidamente, mas que no
sero abordados aqui.
A construo de um somador para operar dois nmeros binrios de n bits requer o uso de
n somadores completos, conectados segundo a mesma topologia mostrada na figura 7.5.
103
importante ressaltar que tal somador pode operar dois nmeros inteiros quaisquer, positivos ou
negativos, desde que ambos estejam representados em complemento de 2.
7.2. Somador/Subtrator
A subtrao de dois nmeros inteiros em binrio pode ser feita utilizando-se a seguinte
frmula:
S = A B = A + B +1,
Onde todas as operaes so aritmticas, exceto B , que representa a complementao de
B, bit a bit. A figura 7.9 mostra um circuito somador/subtrator de quatro bits. Esse circuito
originado do somador paralelo de quatro bits, porm com a adio de portas ou-exclusivo nas
entradas associadas a B, de modo a permitir a negao individual de cada bit de B.
A tabela que segue mostra o funcionamento deste circuito, em funo dos sinais de
controle seletor e Carry in A.
Seletor Carry in A
Operao
Descrio
S=A+B+0
S=A+ B+1
104
105
Assim sendo, para comparar dois valores basta aplicar os bits correspondentes das duas
palavras em portas no-ou-exclusivas e aplicar o resultado de todas as portas em uma porta E.
Abaixo temos um exemplo de circuito para comparar se dois valores de 4 bits (A e B) so iguais,
apresentando 1 na sada A=B caso sejam.
J para identificar qual dentre dois valores A e B de 4 bits maior, usa-se o seguinte
raciocnio:
1. Se o bit mais significativo A.3 1 enquanto B.3 0, A > B;
2. Seno, se o bit A.2 1 enquanto B.2 0, A > B;
2. Seno, se o bit A.1 1 enquanto B.1 0, A > B;
2. Seno, se o bit A.0 1 enquanto B.0 0, A > B;
4. Seno, temos A = B ou A < B;
Esse mesmo raciocnio pode ser aplicado para quantos bits se queira comprar e pode ser
implementado atravs de circuitos combinacionais.
Um exemplo de circuito integrado para comparar valores de 8 bits o 74682, cujo
circuito interno apresentado a seguir.
106
107
Unit). Por esse nome tambm se designa o blocos interno responsvel por operaes lgicas e
aritmticas em processadores e microcontroladores.
Uma ULA tipicamente tem duas palavras de entrada (4 ou 8 bits) e uma palavra de sada
(4 ou 8 bits, respectivamente). A seleo da operao a ser realizada feita atravs de entradas
com esses fins. Adicionalmente, podem ser encontrados sadas que indicam se o resultado igual
a zero, se ouve estouro da capacidade de representao, comparao se os valores de entrada so
iguais, qual o maior, etc...
Quando se trata de operaes aritmticas, as palavras de entradas so consideradas como
valores inteiros, isto , internamente existe carry que o resultado de um bit influencie o resultado
do seguinte. No caso das operaes lgicas, os bits so tratados individualmente, respeitando-se
apenas a posio dos bits nas duas palavras.
Como exemplo de circuito integrado ULA, temos a 74181, capaz de realizar operaes de
soma, subratrao, OU, E, OU-Exclusivo, complemento (inverso dos bits) com palavras de 4
bits. Alm disso o componente tambm informa se as duas palavras de entrada so iguais, se
houve estouro da capacidade de representao e possui entrada e sada de carry (para ligao em
cascata).
108
8.1. Flip-Flop RS
O Flip-Flop RS (de Reset e Set) tem sua configurao com transistores mostrada na figura
8.1 e funciona da seguinte maneira: Quando alimentamos o circuito, dada s poucas diferenas
que podem existir entre as caractersticas dos dois transistores, um deles conduzir mais do que o
outro. Supondo que este transistor seja Q1, h uma queda de tenso no seu coletor que reduz em
conseqncia a corrente que polariza a base de Q2 via R2. Nestas condies, a tenso do coletor
de Q2 se mantm alta, realimentando a base de Q1 via R3 e a situao final do circuito
estabelecida: Q1 satura e Q2 fica no corte. O flip-flop encontra seu estado estvel inicial. O flipflop R-S tem duas sadas representadas por Q e Q , assim, na condio inicial estvel, com Q1
conduzindo, Q estar no nvel baixo (0) e Q estar no nvel alto (1).
109
O processo que leva o flip-flop a este estado inicial pronto para funcionar muito rpido,
no demorando mais do que alguns microssegundos. Quando o flip-flop se encontra na situao
indicada, com Q=0 e Q = 1 , dizemos que ele se encontra setado ou armado. A mudana de
estado do flip-flop pode ser obtida aplicando-se um sinal conveniente na entrada. Como usamos
transistores NPN para comutar o flip-flop, temos de fazer conduzir por um instante o transistor
que est cortado, ou seja, devemos aplicar um pulso positivo na entrada correspondente. Assim,
estando o flip-flop na condio indicada, se desejarmos mudar o estado, aplica-se o pulso na
entrada SET. O transistor Q2 conduz por um instante, realimentando via R3 a base de Q1 que
cortado.
Com o corte, a tenso na base de Q2 sobe via polarizao de R2 e mesmo que o pulso de
disparo desaparea, o circuito se mantm no novo estado graas realimentao. Sua sada Q vai
ao nvel (1) e a sada Q vai ao nvel (0). Para trocar novamente de estado o flip-flop R-S,
aplicamos um pulso positivo na entrada RESET, levando Q1 saturao e Q2 ao corte, situao
que se firma mesmo depois de desaparecido o pulso graas realimentao proporcionada pelos
resistores.
Veja que um pulso aplicado entrada SET, correspondendo a um bit 1, faz com que a
sada Q que estava em zero passe a um, armazenando este bit. O flip-flop funciona realmente
como uma memria para este bit.
Da mesma forma como utilizamos transistores bipolares NPN para obter um flip-flop,
podemos tambm empregar outros tipos de componentes em configuraes semelhantes
podemos elaborar flip-flops usando transistores PNP, caso em que a polaridade dos sinais de
disparo vai ser invertida. Da mesma forma, podemos usar transistores de efeito de campo, tanto
de canal N como canal P (bipolares ou JFETs) como tambm transistores de efeito de campo
MOS com os dois tipos de canal (N ou P). O que mudar em cada caso o sentido de circulao
das correntes e as polaridades dos sinais aplicados.
Como observamos os flip-flops tambm podem ser feitos com vlvulas e na realidade os
primeiros que existiram eram justamente montados com estes componentes. Naquela poca no
existiam transistores e nem circuitos integrados. Os flip-flops podem ser elaborados com portas
lgicas e o RS que estudamos pode ser facilmente obtido a partir de duas portas E de duas
entradas.
110
XD102 Eletr
letrnica Digital e CPLD
Figura
igura 8.2. Flip-Flop
Flip
RS com portas NO-E.
Levando em conta as tabelas verdade das portas NO-E
NO E vemos que a sada da primeira
porta realimenta a segunda e vice-versa,
versa, garantindo assim a continuidade dos estados obtidos
quando o flip-flop
flop comuta. No entanto, a comutao deste circuito ocorre quando as entradas
passam do nvel alto para o baixo, ou seja, de um para zero. Esta condio indicada pelos
smboloss R e S nas entradas.
Ento, quando as entradas esto ambas no nvel baixo, o flip-flop
flip flop se mantm no estado
em que foi colocado por ser ligado ou por uma comutao anterior. Por outro lado, se as
entradas forem levadas simultaneamente ao nvel alto, o flip-flop
fl flop ir para um estado
indeterminado que deve ser evitado. Na prtica, a aplicao de nveis altos nas duas entradas
pode destruir o dispositivo.
O diagrama de tempos mostrados abaixo nos permite mostrar o que ocorre no
funcionamento de um flip-flop
flop por
por etapas, sendo analisados da seguinte forma:
a. Flip-flop resetado;
111
b.
c.
d.
e.
Tudo isso pode ser representado por uma tabela verdade, da mesma forma que fazemos com
as funes lgicas. Nesta tabela temos algumas nomenclaturas que devemos nos familiarizar e
que so amplamente usadas, a saber:
Primeira possibilidade: Qn-1 = representa o estado da sada Q ANTES da aplicao dos sinais. Qn
= representa o estado da sada Q DEPOIS da aplicao dos sinais.
Segunda possibilidade: Q = representa o estado da sada Q ANTES da aplicao dos sinais. Qn+1
= representa o estado da sada Q DEPOIS da aplicao dos sinais.
Os dois tipos de representao so usados. Nas colunas e linhas em que so colocados os
nveis lgicos zero e um, quando aparece o termo Qn ou Qn significa que a sada vai para um
estado indeterminado.
R S
Qn + 1
Qn + 1
Qn
Qn
Temos ainda que ver que a ultima condio no aceita pois poderia danificar o
equipamento. Ainda, igualmente com o que fizemos na representao dos somadores, existe uma
forma de representar este tipo de circuito lgico atravs de uma figura simples.
112
XD102 Eletr
letrnica Digital e CPLD
113
XD102 Eletr
letrnica Digital e CPLD
Como
mo as sadas acompanham as entradas, durante o tempo em que o clock as habilita,
estas sadas podem mudar de estado mais de uma vez, voltando assim ao estado inicial, o que
no desejado de forma alguma. Um modo de contornar este problema consiste na utilizao
util
de
duas etapas numa configurao mais complexa.
114
Uma das entradas denominada PRESET (PR) ou pr-ajuste e tem por funo levar
imediatamente
as
sadas
do
circuito
um
estado
determinado
(Q=1
Q =0),
independentemente do que estejam acontecendo nas demais entradas. Sua ativao ocorre
quando PR estiver em zero e CLR em um, no caso apresentado, pois o smbolo sobre a
identificao indica que ela est ativa no nvel baixo.
115
XD102 Eletr
letrnica Digital e CPLD
A outra
ra entrada denominada CLEAR ou apagamento tem por funo levar as sadas aos
estados Q=0 e Q=1, independentemente do que estiverem ocorrendo nas demais entradas.
Como as entradas PRESET e CLEAR produzem resultado independente do estado da entrada de
clock,, estas so chamadas de entradas assncronas; Em oposio, as entradas R e S que so
sncronas, isto , sincronizadas com o sinal de clock.
importante observar que estas duas entradas no podem ser ativadas ao mesmo tempo,
pois isso levaria o circuito a um estado indeterminado que inclusive poderia causar problemas
aos seus componentes.
Ao construirmos a tabela verdade para este circuito, teremos trs novos smbolos que so
normalmente usados em representaes de eletrnica digital. X
8.3. O flip-flop
flop JK Mestre-Escravo
Mestre
O flip-flop
flop JK mestre-escravo
mestre
ou master-slave
pode ser implementado por funes
lgicas comuns, adquirindo a configurao bsica mostrada abaixo.
116
XD102 Eletr
letrnica Digital e CPLD
117
Neste instante CLR e PR esto no nvel baixo, Q e Q esto no nvel alto, que
uma condio no permitida;
Aplica-se ento o sinal PR, que indo ao nvel alto, faz com que o flip-flop seja
resetado;
118
CLR e PR so mantidos no nvel alto a partir deste instante. Com J=0 neste
trecho e K indo ao nvel alto, o flip-flop ser resetado na prxima transio
negativa do sinal de clock;
Ainda com CLR e PR no nvel alto (esta condio se manter daqui por diante) e
a sada J=0 e k=1, o flip-flop permanecer resetado;
Mantendo J=1 e K=1 com nova transio do pulso de clock, o flip-flop muda de
estado outra vez, ou seja, complementa. Veja que quando as entradas J e K esto
no nvel alto, o circuito se comporta como um disparador, mudando de estado a
cada transio negativa do pulso de clock.
119
No entanto, quando a entrada T est no nvel alto, o flip-flop muda de estado. Se estiver
setado, ele reseta e se estava resetado, ele seta. Este comportamento significa na realidade a
diviso da freqncia de clock por dois. Em outras palavras, este circuito se comporta como um
divisor de freqncia, encontrando aplicaes prticas bastante importantes em eletrnica digital.
120
Acima temos algumas converses que podem ser feitas utilizando-se flip-flops do tipo
RS. O modo de funcionamento de cada um pode ser facilmente entendido se associarmos as
121
tabelas verdade dos flip-flops estudados s tabelas verdade das portas agregadas, considerando os
sinais de realimentao.
De outra forma tambm podemos obter flip-flops tipo D e T a partir de flip-flops do tipo
JK. Veja que a simples conexo da entrada K ao J no flip-flop do tipo J-K o transforma em um
flip-flop tipo T. Esta possibilidade muito interessante, j que flip-flops J-K so disponveis em
tecnologia TTL e CMOS e podem ser usados em circuitos divisores de freqncia.
122
123
9. Contadores
Quando usamos a eletrnica digital, devemos separar os circuitos lgicos sem
sincronismo daqueles que possuam algum tipo de sincronismo externo, ou seja, que usam um
sinal de CLOCK. Existem aplicaes em que tudo o que importa para o circuito fazer uma
operao com determinados nveis lgicos aplicados sua entrada, quando eles esto presentes,
no importando quando isso ocorra. Tais circuitos no precisam de sincronismo algum e so
mais simples de serem utilizados.
No entanto, com circuitos muito complexos, como os utilizados em computadores, o
instante em que uma operao deve ser realizada muito importante e isso implica em que os
circuitos devam ser habilitados no instante em que os nveis lgicos so aplicados em sua
entrada. Isso significa que tais circuitos devem ser sincronizados por algum tipo de sinal vindo de
um circuito externo. E este circuito nada mais do que um oscilador que produz um sinal de
clock ou relgio. Os circuitos que operam com estes sinais so denominados circuitos com lgica
sincronizada ou contadores. Os contadores so dispositivos lgicos cuja funo realizar a
contagem binria, seja em ordem crescente ou decrescente. Para os contadores temos ento
diversas classificaes que levam em conta estes e outros fatores, por exemplo:
124
A freqncia estar dividida por quatro na sada do segundo e por oito na sada do
terceiro. Mas, se elaborarmos uma tabela verdade com os nveis lgicos obtidos na sada de cada
um dos flip-flops, a cada pulso do clock aplicado, a partir do instante em que todas as sadas
sejam zero, teremos algo interessante a considerar:
Clock Qc Qb Qa
0
125
Veja que a seqncia de valores obtidos 000, 001, 010, 011, 100, 101, 110 e 111
corresponde justamente contagem em binrio dos pulsos de zero at sete. Isso significa que este
circuito conta os pulsos de entrada e fornecem sadas que a representao binria desta
contagem.
Veja tambm que ele faz a contagem crescente, ou seja, de zero at sete. Se, em lugar de
trs flip-flops, usarmos quatro, teremos a contagem de 0000 a 1111, ou seja, uma contagem
crescente de zero a quinze pulsos. Oito desses flip-flops ligados em srie podem contar at 256
pulsos e com isso fornecer uma sada de 8 bits ou 1 byte.
Vamos supor agora que em lugar de usarmos como sadas de contagem as sadas Q de
todos os flip-flop, usssemos as sadas complementares Q. fcil perceber que, partindo da
situao em que todos os flip-flops estejam resetados, a tabela verdade obtida ter nas sadas os
complementos da tabela anterior. Esta tabela ser:
Clock Qa Qb Qc Valor Binrio
0
Portanto, este contador fornece em sua sada, valores binrios que correspondem
contagem decrescente dos pulsos de entrada, partindo de sete. Trata-se de um contador
decrescente ou DOWN COUNTER. Como no caso anterior, se tivermos mais flip-flops,
podemos contar a partir de valores mais altos. Com quatro flip-flops podemos partir a contagem
de quinze e com oito flip-flops, de 255. Veja que a quantidade mxima que podemos contar com
um contador deste tipo depende da quantidade de flip-flops usados.
Um problema que ocorre com este tipo de flip-flop que cada um precisa de certo tempo
para mudar de estado. Isso significa que medida que usamos mais flip-flops em seqncia num
contador, os tempos de mudana de estado so somados e o conjunto precisa cada vez de mais
tempo para chegar ao estado final desejado. Se aplicarmos um novo pulso de clock para
contagem entrada do circuito, antes de ocorrer a mudana de estado do conjunto, pode ocorrer
126
Qc Qb Qa
6 (Estado Instvel)
No sexto pulso que corresponde ao estado 110(2), o circuito vai a um estado que ativa a
entrada clear e leva todos os flip-flops a serem resetados.
Para este circuito a soluo simples. Veja que a situao em que devemos ter a volta
zero da contagem e, portanto, a ativao da linha CLR (clear) ocorre com uma nica combinao
de sinais: QA e QB no nvel alto. Se usarmos flip-flops que tenham entradas clear ativadas pelo
nvel alto, basta usar uma porta AND de duas entradas com as entradas ligadas nas sadas QB e
QC e a sada na linha comum de CLEAR de todos os flip-flops, conforme abaixo.
127
Se os flip-flops usados tiverem um clear ativado no nvel baixo, basta usar uma porta
NO-E em lugar de E. Se quisssemos um contador at quatro, por exemplo, o estado em que
deveria ocorrer a ativao da entrada clear ocorreria com a quinta combinao de sadas, 101(2), o
que significa QC=1 e QA=1. Bastaria ento ligar as entradas da porta E nessas sadas, conforme
a figura.
Seguindo a mesma analogia dos circuitos anteriores, observe que, quando as sadas
chegarem ao estado 110(2), que seria a contagem do quinto pulso no circuito da figura 9.3, um
pulso de reset de curta durao produzido. Esta curta durao dada justamente pelo tempo
que os flip-flops demoram a mudar de estado resetando, pois eles realimentam as entradas da
128
porta E. Nos exemplos dados, fizemos a programao da contagem usando as entradas de clear
de cada flip-flop.
Uma outra maneira de projetarmos um contador consiste em usarmos as entradas preset
em lugar de clear. Para isso fazemos com que, no momento em que for atingida a contagem
do valor imediatamente anterior quele em que deve ocorrer a volta a zero, ou seja, n-1, em lugar
de termos a comutao dos flip-flops, tenhamos a ativao das entradas de preset. Desta
forma, no pulso seguinte de clock teremos a volta a zero (reset) do contador. Para um contador de
seis estados, que depois do quinto pulso reseta, teremos a seguinte tabela verdade.
Pulsos Qc Qb Qa
0
O Preset acionado
Veja que a deteco da condio de produo do pulso de preset deve ser reconhecida
com os nveis 101(2) nas sadas dos estgios dos contadores e com o pulso indo ao nvel alto na
entrada de contagem. Para obtermos a configurao 1111(2) que nos permitiria usar uma porta E
de quatro entradas, basta levar em conta a sada QB em lugar de QB. Assim, basta usar a porta E
e lig-la nas entradas de preset dos flip-flops. Se as entradas forem ativadas no nvel baixo
(PR), basta trocar a porta E por uma porta NO-E de quatro entradas.
129
XD102 Eletr
letrnica Digital e CPLD
130
XD102 Eletr
letrnica Digital e CPLD
Para mostrar como isso pode ser feito, vamos tomar como exemplo o circuito da figura
9.5. Este circuito utiliza flip-flops
flip flops tipo JK ligados de uma forma denominada PARALLEL
CARRY. Nesta forma de ligao, J e K do primeiro
primeir flip-flop
flop so mantidas no nvel alto por meio
de um resistor ligado ao positivo da alimentao (Vcc). Assim, o primeiro flip-flop
flip
muda de
estado a cada pulso de clock. No entanto, J do segundo flip-flop
flip flop est ligado sada Q do
primeiro.
131
Neste circuito as portas usadas sempre precisam ter apenas duas entradas, o que
importante para a implementao prtica do contador. No entanto, como desvantagens deste
circuito, tm uma limitao da velocidade de operao, pois como o sinal para os estgios vem
da porta anterior, temos de considerar seu atraso.
132
133
No prximo pulso de clock, a entrada do primeiro flip-flop j no tem mais o nvel alto, e,
portanto FF1 no muda de estado. No entanto, na sada de FF1, temos nvel alto, e esta sada
est ligada entrada do segundo flip-flop (FF2). Com isso, a chegada do segundo pulso de clock,
o nvel lgico a sada do primeiro se transfere para a sada do segundo depois de um pequeno
intervalo de tempo.
A seqncia de bits aplicados entrada aparece na sada depois de certo nmero de clock.
Isso significa que o bit um aplicado na entrada se deslocar mais um pouco no circuito,
passando para a sada do segundo flip-flop. claro que, se nessa segunda passagem, tivermos
aplicado um novo nvel um na entrada do circuito, ao mesmo tempo em que o primeiro se
transfere para o segundo flip-flop, o segundo se transfere para a sada do primeiro flip-flop.
Chegando agora um terceiro pulso de clock, teremos nova transferncia e o nvel alto ou
bit um se transfere para a sada do flip-flop seguinte, ou seja, FF3. Em outras palavras, a cada
pulso de clock, os nveis existentes nas sadas dos flip-flops, sejam eles zero ou um, se transferem
para o flip-flop seguinte. Assim, supondo que apliquemos em seqncia, na entrada de um shiftregister como o indicado, os nveis 0101, teremos a seguinte seqncia de condies de sada para
um shift-register que use quatro deles:
134
dados registrados num shift-register, como o indicado, basta aplicar um pulso na entrada CLEAR.
Todos os flip-flops tero suas sadas levadas ao nvel baixo ou zero.
Dependendo da maneira como a informao entra e como ela pode ser obtida num
registrador de deslocamento, podemos ter diversas configuraes que nos levam a muitos tipos de
circuitos. Assim, existem circuitos em que temos uma entrada serial ou duas, e tambm podemos
ter uma ou duas linhas de sada. A seguir, veremos os principais tipos como suas denominaes.
a) SISO - Serial-in/Serial-out:
Os dados foram aplicados entrada do registrador na forma de nveis lgicos um atrs do
outro, acompanhando o sinal de clock. Dizemos que este registrador opera com a carga de dados
serial ou em srie. Em outras palavras, este circuito tem entrada serial ou serial-in. Exatamente
como ocorre com a porta serial de um computador, o dado enfileirado e entram um aps
outro e vo sendo armazenados em flip-flops. Este tipo de registrador de deslocamento j foi
mostrado na figura 10.1.
b) PISO - Parallel-in/Serial-out
No entanto, existe uma segunda possibilidade de operao para os shift-registers, que a de
operar com a entrada de dados em paralelo e sair com estes mesmos dados em srie. Dizemos
que se trata de um shift-register com entrada paralela e sada serial.
135
c) SIPO - Serial-In/Parallel-out
Da mesma forma, podemos carregar os dados em srie e fazer sua leitura em paralelo
atravs de Qa, Qb, Qc e Qd. Os registradores que operam desta forma podem ser tambm
denominados conversores srie-paralela ou paralela-srie, conforme o modo de funcionamento.
d) PIPO - Parallel-in/Parallel-out
136
137
138
11.1.2 Quantizao
Entre os dois valores extremos da escala de valores analgicos que devem ser convertidos
para a forma digital existem infinitos valores intermedirios, o que justamente caracteriza uma
grandeza que varia de forma anloga ou analgica.
Entretanto, quando passamos um valor qualquer entre os dois valores extremos
incluindo-os, no podemos representar qualquer quantidade, pois precisaramos para isso de um
nmero infinito de bits.
Assim, por exemplo, se utilizarmos na converso 4 bits, teremos a possibilidade de
representar apenas 16 valores na escala total de valores analgicos, e se usarmos 8 bits poderemos
representar 256 valores, conforme indica a figura 11.1.
Se tivermos uma escala de 0 a 8 V, por exemplo, e usarmos 4 bits para a converso, os
"degraus"da escada de converso tero 0,5 V de altura, o que significa que este conversor ter
uma resoluo de 0,5 V. Se usarmos um conversor A/D de 8 bits (256 "degraus"de resoluo)
para fazer um voltmetro de 0 a 10 V, por exemplo, a resoluo deste voltmetro ser de 10/256
ou pouco menos de 0,04 V.
139
11.1.4 Linearidade
A curva de converso da grandeza analgica para a forma digital deve ser linear para um
bom conversor. Isso significa que no existem desvios na correspondncia entre o valor analgico
e a sada digital ao longo da escala de valores em que o conversor deve trabalhar.
No entanto, na prtica podem ocorrer pequenos desvios, de acordo com o que mostra a
figura 11.2.
140
11.2 Desenvolvimento
Para fazer uma converso de sinais analgicos para a forma digital existem diversas
tcnicas que so empregadas nos circuitos comerciais, muitas delas encontradas em circuitos
integrados que so "embutidos"(embedded) em aplicaes mais complexas, os quais fazem o
controle de mquinas e equipamentos.
Analisamos as tecnologias mais empregadas para esta finalidade comeando com o bloco
comum a todos os conversores, que o circuito de amostragem e manuteno (sample and hold).
O valor dos sinais analgicos que devem ser convertidos para a forma digital corresponde
a um determinado instante, cuja durao, em alguns casos, no vai alm de alguns milionsimos
de segundo.
Assim, um primeiro bloco importante do conversor um circuito que l o valor do sinal a
ser convertido num determinado instante e o armazena de um modo onde, mesmo que o sinal
varie depois, os circuitos que fazem a converso tenham em alguma memria seu valor. Este
circuito ilustrado em blocos na figura 11.3.
O sinal a ser amostrado amplificado por um buffer de entrada cuja finalidade no
carregar o circuito externo, e ao mesmo tempo proporcionar isolamento do circuito de
converso.
141
Na sada deste circuito temos uma chave eletrnica ou chaveador, que determina o
instante exato em que a leitura do sinal deve ser feita. A chave fecha ento por uma frao de
segundo (numa freqncia que depende da velocidade de amostragem) permitindo que o sinal
carregue o capacitor C.
Assim, quando a chave abre, esperando a leitura seguinte, o capacitor tem armazenado o
valor da grandeza analgica a ser convertida. Esta tenso no capacitor mantida no circuito
conversor atravs de um buffer de sada durante o tempo que ele necessita para isso.
Na figura 11.4 temos um grfico que indica de que modo tenso de entrada varia e o
circuito de amostragem e reteno mantm a sada constante durante os intervalos de converso
(que correspondem aos "degraus").
142
11.2.1 Aplicao
143
Existem vrias formas de se construir conversores A/D, sendo que cada um tem a sua
caracterstica de funcionamento que deve ser levada em conta, na hora de se construir e/ou
escolher parava sua aplicao. Temos uma relao de possveis combinaes:
- Conversor A/D com comparador em paralelo;
- Conversor A/D com rampa em escada;
- Conversor A/D de aproximaes sucessivas;
144
145
12. Memrias
12.1 Introduo
Memrias so dispositivos semicondutores usados para armazenar dados. Esses dados
geralmente encontram-se organizados em palavras de 4, 8, 16 ou 32 bits, no havendo restries
para outros formatos de organizao. Cada palavra de informao ocupa um endereo dentro
da memria, de forma que possvel referenciar o dado a ser acessado.
A memria uma parte importante na arquitetura de sistemas computacionais, pois cabe
a ela armazenar tanto o programa a ser executado, quanto os dados utilizados durante a
execuo do mesmo. A evoluo da tecnologia de semicondutores proporcionou a confeco de
dispositivos de memria cada vez mais rpidos, maior capacidade de acesso e com menor
tamanho fsico.
As memrias podem ser classificadas por dois modos distintos devido ao tipo de
armazenamento de dados, so eles o tipo voltil e o tipo no voltil.
146
devido ao nome adotado em ingls Randomic Acess Memory (Memria de acesso randmico), que
nos garante acesso aos dados armazenados a partir de qualquer endereo.
147
Sigla
Nome
Tecnologia
ROM
PROM
EPROM
EEPROM
D
E
An
C
Endereos
.
O
.
D
2n
.
.
CE
Controle
Dados
WR
OE
148
Exemplos:
1. Uma memria com 10 bits de endereo organizada em palavras de 8 bits tem 8kb (8
kilobits ou 8192 bits);
2. Uma memria com 12 bits de endereo organizada em palavras de 16 bits tem 64kb
(64 kilobits ou 65536 bits);
3. Uma memria com 16 bits de endereo organizada em palavras de 8 bits tem 512 kb
(512 kilobits ou 524288 bits)
Observaes:
1. A capacidade sempre dever ser expressa em nmero de bits, e no em nmero de
bytes;
2. Para saber quantos bytes tm a memria em bytes, basta dividir a capacidade por 8;
3. usual se expressar a memria em mltiplos de kb (kilobits), sendo que um kilobit
corresponde a 210 = 1024 bits. Portanto, 1kb = 1024 bits, 4kb = 4096 bits, 64kb =
65536 bits.
4. A unidade para indicar bits b (minsculo) enquanto para indicar byte B
(minsculo). Assim, 8kb = 1kB.
149
13.2 Buffer
Como j foi visto, existem componentes com a funo de buffer tri-state, isto , o driver
de sada do dispositivo pode ser desligado por um pino de controle. Dessa maneira, o sinal
presente na entrada do buffer transferido para a sada se o controle estiver ativo ou a sada
permanece em estado de alta impedncia (Hi-Z) se controle se estiver desativado. Isso nos
permite ligar diversas sadas entre si e acionar apenas uma por vez, por operar em estado de alta
impedncia (Hi-Z) esto asseguradas as interconexes eltricas de vrios dispositivos no mesmo
barramento. A figura abaixo demonstra essa idia.
EN2
0
1
0
1
OUT
Hi-Z
I2
I1
Proibido
150
13.3 Latch
Denomina-se latch o componente formado por flip-flops tipo D que retm em sua sada
o estado encontrado em sua entrada a partir da ultima atualizao. Esse dispositivo comumente
utilizado como meio de acesso controlado ao barramento, podendo ter suas entradas interligadas
a demais outros dispositivos, sendo que pode controlar-se o dispositivo a ser acionado, ressalta
ainda o efeito memria apresentado por esse dispositivo que manter o ultimo valor assumido at
a prxima atualizao. Sua aplicao no barramento como porta de acesso ao meio de
comunicao, em outras palavras porta de leitura de dados.
Esquema de montagem de Latch-D usando portas lgicas No-E:
E
Figura 13.2 Esquema de ligao do Latch tipo D
E
D
OUT
0
X
Qant
1
1
1
1
0
0
Tabela 13.2 Latch tipo D
151
Glossrio
Buffer/Driver: Circuito projetado para fornecer uma corrente de sada alta e/ou tenso tambm
alto se comparadas aos parmetros normalmente associados aos circuitos lgicos comuns;
CIs bipolares: Circuitos Digitais integrados nos quais transistores PNP ou NPN so os principais
formadores do circuito;
CIs Unipolares: Circuitos Integrados digitais nos quais um transistor unipolar por efeito de
campo (MOSFET) o principal elemento para a construo dos circuitos;
Dispositivo Lgico Programvel (PLD): Circuito integrado que contm um grande nmero de
funes lgicas interconectadas. O usurio pode programar o CI para uma funo especfica,
abrindo as conexes apropriadas;
Entrada flutuante ou em flutuao: Sinal em alta impedncia, apresentado como entrada de um
circuito digital. Atua como se estivesse logicamente desconectado ao circuito;
Lgica absorvedora de corrente: Famlia lgica na qual a sada de um circuito lgico drena
corrente da entrada de um outro circuito lgico;
Lgica acoplada pelo emissor (ECL): Tambm conhecida como lgica em modo de corrente;
Lgica fornecedora de corrente: Famlia lgica na qual a sada de um circuito lgico fornece
corrente para a entrada de um outro circuito lgico;
Sada a coletor aberto: Tipo de estrutura de sada de alguns circuitos TTL (Transistor-Transistor
Logic), no qual s usado um transistor com seu coletor em flutuao;
Sada de trs estados (tristate): Tipo de estrutura que permite que uma sada seja colocada em
um dos trs estados: alto, baixo ou alta impedncia;
Sada totem-pole: Termo usado para descrever a forma na qual dois transistores bipolares so
ligados na sada de alguns circuitos TTL;
Resistor de pull-up: Assegura em uma entrada (que pode ser compartilhada) de uma porta lgica
o nvel lgico 1;
Resistor de pull-down: Assegura em uma entrada (que pode ser compartilhada) de uma porta
lgica o nvel lgico 0;
Spike: Mudana momentnea e espria em um nvel de tenso;
Strobing: Tcnica utilizada para eliminao de spikes;
Substrato: Pedao de material semicondutor, onde so colocados os componentes eletroeletrnicos de um circuito integrado;
Transientes de corrente: Picos de corrente gerados pela sada totem-pole de um circuito TTL.
Causados quando ambos os transistores conduzem simultaneamente;
Unasserted : Termo usado para descrever o estado de um sinal lgico, sinnimo de inativo;
152