Académique Documents
Professionnel Documents
Culture Documents
(TIMERS EN ATMEGA16)
Timer 0: 8b
Timer 1: 16b
Timer 2: 8b
TOP: Cuando el contador llega al mximo valor de conteo. Este puede ser un
nmero fijo (MAX = 0xFF) o bien, un nmero variable dentro en el registro
OCR0. El valor depende del modo de operacin.
TOP: Cuando el contador llega al mximo valor de conteo. Este puede ser un
nmero fijo (0x00FF, 0x01FF o 0x03FF) o bien, un nmero variable dentro de los
registros OCR1A o ICR1. El valor depende del modo de operacin.
TIMER 0: GENERALES
Utiliza 2 registros compartidos:
Caractersticas generales:
TCCR0
8 bits
Comparte prescaler con el Timer 1.
Puede trabajar como temporizador
o como contador:
TCNT0
TOV0
OCF0
OCR0
TIMER 0: GENERALES
Oscillator
0
COUT
External
source
Counter register
Counter/Timer
Flag
FOC0
WGM00
COM01
COM00
WGM01
CS02
CS01
CS00
TCCR0
OCF2
TOV2
ICF1
OCF1A
OCF1B
TOV1
OCF0
TOV0
TIFR
WGM00 COM01
COM00 WGM01
CS02
CS01
CS00
TCCR0
Comment
No clock source (Timer/Counter stopped)
clk (No prescaling)
clk / 8
clk / 64
clk / 256
clk / 1024
External clock source on T0 pin. Clock on falling edge.
External clock source on T0 pin. Clock on rising edge.
CS00
CS01
CS02
clk/1024
clk/256
clk/8
clk/64
Clear
clkIO
Timer/Counter0 clock
source
T0
- EDGE DETECTOR -
WGM00 COM01
COM00 WGM01
CS02
CS01
0
0
1
1
0
1
0
1
Normal
PWM, phase correct
CTC (Clear Timer on Compare Match)
Fast PWM
CS00
TCCR0
WGM00 COM01
COM00 WGM01
CS02
CS01
CS00
TCCR0
WGM00 COM01
COM00 WGM01
CS02
CS01
CS00
TCCR0
0xFF
(MAX)
TIMER 2: GENERALES
Su funcionamiento es casi igual al del Timer 0.
TIMER 1: GENERALES
Utiliza 2 registros compartidos:
Caractersticas generales:
16 bits
OCR1BH
OCR1BL
TCNT1H TCNT1L
OCF1B
TOV1
OCR1AH
OCF1A
OCR1AL
COM1A0
COM1B1
COM1B0
FOC1A
FOC1B
WGM11
WGM10
TCCR1A
ICNC1
ICES1
WGM13
WGM12
CS12
CS11
CS10
TCCR1B
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
Comment
No clock source (Timer/Counter stopped)
clk (No Prescaling)
clk / 8
clk / 64
clk / 256
clk / 1024
External clock source on T1 pin. Clock on falling edge.
External clock source on T1 pin. Clock on rising edge.
COM1A0
COM1B1
COM1B0
FOC1A
FOC1B
WGM11
WGM10
TCCR1A
ICNC1
ICES1
WGM13
WGM12
CS12
CS11
CS10
TCCR1B
COM1A0
COM1B1
COM1B0
FOC1A
FOC1B
WGM11
WGM10
TCCR1A
ICNC1
ICES1
WGM13
WGM12
CS12
CS11
CS10
TCCR1B
COM1A0
COM1B1
COM1B0
FOC1A
FOC1B
WGM11
WGM10
TCCR1A
ICNC1
ICES1
WGM13
WGM12
CS12
CS11
CS10
TCCR1B
COM1A0
COM1B1
COM1B0
FOC1A
FOC1B
WGM11
WGM10
TCCR1A
ICNC1
ICES1
WGM13
WGM12
CS12
CS11
CS10
TCCR1B
Al activar este bit en uno, la entrada de Input Capture Pin (ICP1) es filtrada.
Cuando ICP1 es filtrada, significa que requiere una seal con el mismo valor
durante 4 ciclos de reloj (reloj base, no con prescaler).
COM1A0
COM1B1
COM1B0
FOC1A
FOC1B
WGM11
WGM10
TCCR1A
ICNC1
ICES1
WGM13
WGM12
CS12
CS11
CS10
TCCR1B