Vous êtes sur la page 1sur 13

Electronique Analogique

Chapitre V : Boucle verrouillage de phase

BOUCLE A VERROUILLAGE DE PHASE


(PLL)

V.1 INTRODUCTION
La mise au point de la boucle verrouillage de phase ou PLL (Phase Locked Loop) est
directement lie lhistoire de la modulation damplitude.
Le principe de la PLL a t tudi en 1932, par Henri De BELLISCISE un ingnieur de lcole
Suprieure dlectricit (invention franaise). Ce dispositif tait destin amliorer les
conditions de rception des signaux radiolectriques noys dans le bruit en modulation
damplitude.
A lpoque, les ralisations base de PLL taient tubes et donc volumineuses, chres et
rserves au matriel professionnel. Aujourdhui, une PLL ne comprend plus quun circuit
intgr et quelques composants priphriques.
Les PLL ont envahi tout le domaine des tlcommunications.

V.2 CONSTITUTION DE LA PLL


Le schma fonctionnel dune PLL correspond un systme asservi retour unitaire. Elle est
constitue par les lments suivants :
- un comparateur de phase (CDP) ;
- un filtre passe-bas (FPB) ;
- un oscillateur contrl en tension (VCO).
F0
ve(t)
f e, e

Comparateur
de phase

vc(t)

Filtre
passe-bas

vf(t)

Oscillateur
command en
tension

vs(t)
fs, s

Figure V.1 : Structure de base de la boucle verrouillage de phase

ISET DE NABEUL (2014)

61

Moez HAJJI

Electronique Analogique

Chapitre V : Boucle verrouillage de phase

V.2.1 Filtre passe bas (FPB)

V.2.1.1 Rseau RC
F ( p)

V f ( p)
Vc ( p)

Vc

1
1 R.C.P

Vf

Cest un filtre du premier ordre.


Figure V.2 : Rseau RC

V.2.1.2 Rseau R1R2C


R1

F ( p)

V f ( p)
Vc ( p)

1 R2 .C. p
1 R1 R2 .C.P

R2
Vc

Vf

Le rseau RC prcdent est, dans certains cas, insuffisant

pour la stabilit de la boucle. Ce rseau retard de phase lui


sera alors prfr.
Figure V.3 : Rseau R1R2C

V.2.1.3 Filtre actif

R2

C
R

R1
-

R
-

VC

VC

Vf

Figure V.4 : Filtre actif

Le rle de linverseur est de corriger le signe ngatif qui apparait dans lcriture de la fonction de
transfert du premier tage.

VC' ( p)
F ( p)

Z
1
.VC avec Z R2
; on V f ( p) VC' ( p)
R1
Cp

V f ( p)
Vc ( p)

1 2 .p
1.P

avec

1 R1C et 2 R2C

V.2.2 Oscillateur contrl par tension (VCO)


Un VCO (Voltage Controlled Oscillator) dlivre un signal de sortie dont la frquence fs est
proportionnelle la tension de commande vf, ceci sur une certaine plage de frquence dlimite
par Fmin et Fmax.
Lintervalle de frquence [Fmin ; Fmax] utilisable est appel gamme de frquence de loscillateur.
La loi de commande fs en fonction de vf est appele caractristique du VCO.

ISET DE NABEUL (2014)

62

Moez HAJJI

Electronique Analogique

Chapitre V : Boucle verrouillage de phase

La frquence F0 appele frquence libre ou frquence centrale (dite aussi frquence de


repos), sexprime par : F0

Fmin Fmax
2

Les valeurs de Fmin et Fmax sont rgles l'aide de rsistances et d'une capacit extrieures.
Lutilisateur doit choisir correctement les valeurs de rsistances et condensateur pour imposer
ses valeurs de Fmin et Fmax. Le constructeur fournit des abaques permettant de faire ce choix.
fs

Dans le domaine linaire, la relation frquencetension du VCO s'crit :

f s F0

Fmax

Fmin Fmax
.V f F0 k0 .V f
V f max V f min

F0
Fmin

k0 : pente qui caractrise le VCO, et reprsente


la sensibilit de loscillateur exprime en Hz/V.

Vf
Vfmin

Vfmax

Figure V.5 : Caractristique linarise du VCO

V.2.3 Comparateur de phase (CDP)


V.2.3.1 Comparateur de phase analogique "le multiplieur"
La structure est constitue dun multiplieur dlivrant le signal (t) = kD.ve(t).vs(t)
Ve(t)
(t)
Vs(t)

Filtre de
boucle
passe-bas

Vf(t)

Multiplieur

Figure V.6 : Comparateur de phase analogique

Soient : ve (t ) Vem .cos(e .t e )


Alors : (t ) k .

et

vs (t ) Vsm.cos(e .t s )

Vem .Vsm
.cos( e s ) cos( 2.e .t e s )
2

Si le CDP et suivit dun filtre passe-bas de frquence de coupure trs infrieure a 2.fe, on ne
conserve que l'information qui est fonction du dphasage entre v e(t) et vs(t) : on ralise donc bien
un comparateur de phase.
V .V
v f (t) k. em sm . cos ( e s ) k D . cos ( e s )
2

ISET DE NABEUL (2014)

63

Moez HAJJI

Electronique Analogique

Chapitre V : Boucle verrouillage de phase

On obtient un signal derreur qui est fonction uniquement du dphasage entre ve(t) et vs(t), si les
amplitudes de ve(t) et vs(t) sont constantes.
kD reprsente la sensibilit du CDP exprime en V/rad.
Trac de la caractristique du comparateur de phase
On pose = e s : dphasage entre les signaux ve(t) et vs(t).
Vc(V)
kD

-/2

/2

-kD
Figure V.7 : Caractristique du comparateur

La caractristique du comparateur est sinusodale : elle nest pas linaire. On peut considrer que
la caractristique est linaire si le dphasage ne varie pas trop autour de /2 ou 3/2etc.
Le signal dpend de lamplitude des signaux ve(t) et vs(t). Ce comparateur ne fonctionne que
pour des frquences voisines.

V.2.3.2 Comparateur de phase numrique "OU EXCLUSIF"


La structure utilise est un circuit logique OU exclusif.

(t)

Ve(t)
Vs(t)

Filtre de
boucle
passe-bas

Vf(t)

Porte XOR

Figure V.8 : Comparateur de phase OU EXLUSIF

Ce type de comparateur est trs sensible au rapport cyclique des signaux qui le commandent.
Nous allons ltudier dans un premier temps lorsque les deux signaux ont un rapport cyclique de
50%, puis lorsque lun deux a un rapport cyclique diffrent.

V.2.3.2.1 Cas du rapport cyclique de 1/2


Soient ve(t) et vs(t) des signaux logiques de rapport cyclique 50% et de mme frquence fe. Le
signal de rfrence est ve(t) et vs(t) est le signal de sortie issu du VCO.

ISET DE NABEUL (2014)

64

Moez HAJJI

Electronique Analogique

Chapitre V : Boucle verrouillage de phase

On rappelle la table de vrit dun circuit "OU exclusif" :

Ve

Vs

Ve Vs

On pose = e s = dphasage entre les signaux ve(t) et vs(t).

Cas o 0 < <


Le signal (t) est un signal priodique dont le fondamental est a la frquence 2.fe. Si on utilise un
filtre passe-bas de frquence de coupure trs infrieure 2.fe, on ne conserve que la valeur
moyenne de <(t)> du signal (t).
La valeur moyenne de (t) sur [0 ; ] est : v f (t) (t )

VDD

. k D .

L'information <(t)> est proportionnelle au dphasage entre ve(t) et vs(t) : on ralise donc
bien un comparateur de phase.
Ve(t)
VDD

Vs(t)

et
2

VDD
et
0

(t)

VDD
et
0
Figure V.9 : Chronogrammes pour 0 < <

On obtient les mmes rsultats pour un dphasage compris entre [0 ; 2].


Cas o < < 2
La valeur moyenne de (t) sur [0 ; 2] est : v f (t) (t )

ISET DE NABEUL (2014)

65

VDD

.2.

Moez HAJJI

Electronique Analogique

Chapitre V : Boucle verrouillage de phase

Ve(t)
VDD
et
0

2
Vs(t)

VDD
et
0

(t)

2 -

VDD
et
0
Figure V.10 : Chronogrammes pour < < 2

Le comparateur de phase ou exclusif suivi de son filtre, possde une caractristique linaire
sur lintervalle [0,] :

Vf(t)
VDD

Figure V.11 : Caractristique linaire du comparateur OU EXLUSIF

V.2.3.2.2 Cas de lun des signaux a un rapport cyclique diffrent de 1/2


La caractristique de transfert du comparateur a alors lallure suivante :
Vf(t)

2-

Figure V.12 : Caractristique du comparateur OU EXLUSIF

La caractristique nest plus linaire sur la plage complte [0 ] : la plage de fonctionnement


est donc rduite !

ISET DE NABEUL (2014)

66

Moez HAJJI

Electronique Analogique

Chapitre V : Boucle verrouillage de phase

IV.3 FONCTIONNEMENT DE LA PLL


* Lobjet dun tel dispositif est de synchroniser le signal dun oscillateur modulable en frquence
avec un signal de rfrence (entre), le synchronisme tant assur par un asservissement de la
frquence des signaux.

* On rappelle les lments de la PLL :


- Le VCO donne une frquence qui varie en fonction de la tension de commande vf applique sur
son entre. Il est linaris autour de F0 et caractris par sa pente k0 en Hz/V.
- Le CDP compare la frquence du VCO avec la frquence de rfrence. Il fournit sa sortie une
tension vc alternative qui est fonction du dphasage entre ve et vs. Il est caractris par un
coefficient souvent not kD en V/rad.
- Le FPB permet dextraire la valeur moyenne de vc qui est not vf. Cette tension vf est
proportionnelle au dphasage entre ve et vs.
* La boucle est verrouille, signifie que les deux signaux appliques sur le comparateur de phase
(entre ve(t) et la sortie vs(t)) ont mme frquence. On a alors fe = fs. Cette galit de frquence
est obtenue par la mesure de leur cart de phase.

* Le fonctionnement de la PLL est le suivant :


En labsence de signal lentre de la boucle, ou si la frquence du signal inject est en
dehors de la plage de fonctionnement du VCO, la boucle est dite non verrouille et fs = F0.
En prsence dun signal lentre de la boucle de frquence fe voisin de F0, la PLL se
verrouille et on aboutit au bout dun temps bref (quelques ms en gnral) un tat stable
caractris par fs = fe.
Une fois la boucle est verrouille ou accroche, la frquence fe dentre peut varier dans la
plage de verrouillage sans que cette boucle ne dcroche et on a toujours fs = fe. Il existe par
contre un cart de phase permettant de gnrer la tension de commande du VCO afin que celui-ci
puisse osciller une frquence diffrente de la frquence libre F0.
si la frquence dentre sort de la plage de verrouillage, la boucle dcroche et on revient la
situation dune boucle non verrouille. Pour raccrocher la boucle, il faut alors revenir au
voisinage de F0 et pntrer dans la plage de capture.

ISET DE NABEUL (2014)

67

Moez HAJJI

Electronique Analogique

Chapitre V : Boucle verrouillage de phase

La boucle se
verrouille

Frquence
centrale F0

Plage de capture

La boucle se
verrouille
Frquence f

Plage de verrouillage
F1

FC1

La boucle
dcroche

F0

FC2

2.FPL

F2
La boucle
dcroche

2.FPC
Figure V.13 : Les plages de capture et de verrouillage

V.3.1 Phnomne de capture, plage de capture


La capture correspond au passage de la boucle dun tat non verrouill vers un tat stable (fe= fs).
Partant dun tat initial ou les frquences dentre et de sortie diffrent (PLL dcroche), on fait
varier fe trs lentement dans le sens dune diminution de lcart de frquence (fe - fs). Tant que fe
reste en dehors dun intervalle [Fc1, Fc2] appele plage de capture, la boucle ne parvient pas
saccrocher.
Puis lorsque fe entre dans cette plage, la frquence du signal de sortie rejoint celle dentre : La
boucle sest verrouille.
Plage de capture : Correspond l'cart de frquence entre la frquence libre et la frquence
partir de laquelle la PLL se verrouille. La plage de capture dpend de la frquence de coupure du
filtre passe bas.

V.3.2 Phnomne de poursuite, plage de verrouillage


Ce phnomne apparait lorsquune PLL, pralablement accroche (fe = fs) et ayant atteint son
rgime permanent, voit la frquence de son signal dentre ve(t) varier lentement.
Si la variation est suffisamment lente par rapport au comportement dynamique de la boucle, on
peut considrer qu chaque instant lquilibre est conserv, donc fe = fs. Ceci nest valable que
tant que fe est comprise dans un intervalle [F1 ; F2] appele plage de verrouillage.
En dehors de cette plage, la boucle cesse de dlivrer une frquence de sortie gale celle
dentre : les signaux sont dsynchroniss.
La perte du verrouillage de la boucle est due lapparition dune non linarit de lun des
lments (CDP ou VCO).

ISET DE NABEUL (2014)

68

Moez HAJJI

Electronique Analogique

Chapitre V : Boucle verrouillage de phase

Plage de verrouillage : Correspond l'cart de frquence entre la frquence libre et la frquence


partir de laquelle la PLL se dverrouille. La plage de verrouillage dpend de la caractristique
du VCO, en particulier de l'tendue du domaine linaire, c'est dire Fmax - Fmin.
* Dterminons la plage de verrouillage sachant que lon utilise un comparateur OU exclusif :
La plage de variation de est de /2 (autour de /2 qui correspond au point de repos). Nous
avons donc : max = /2. La boucle ne dcroche pas si /2.
En rgime permanent, nous avons fs = k0.kD..
Do fsmax = k0.kD./2 et donc fsmax = 2.FPL = k0.kD.
La plage de verrouillage est donc donne par : 2.FPL = k0.kD.
Ainsi, si on se fixe une plage de verrouillage, il faut que : k0.kD > 2.FPL/.
2.FPL : plage de verrouillage

2.FPC : plage de capture

La plage de capture est toujours incluse dans la plage de verrouillage. Dans certains cas, ces
deux plages sont identiques.

Lexique :
- La plage de verrouillage, est appele aussi plage de maintien, plage de poursuite (tracking
range et lock range).
- La plage de capture, est appele plage d'accrochage (capture range, acquisition range).

V.4 MODELISATION DE LA PLL


V.4.1 Phase instantane d'un signal sinusodal
Un signal de la forme v(t) = V.sin (t) permet de dfinir :
- la phase instantane (t).
- la pulsation instantane (t) : (t )

d (t )
dt

- la frquence instantane f(t) : f (t )

1
1 d (t )
(t )
2
2 dt

Si le signal est frquence fixe f0, v(t) = V sin (0t + 0)


Si le signal est modul en frquence autour de 0, v(t) = V sin {[0 + (t)]}.t
O (t) est une fonction qui reprsente l'cart de pulsation par rapport 0.
Soient 2 signaux : ve (t ) Vem sine (t ) o e(t) = et + e0

vs (t ) Vsm sins (t ) o s(t) = st + s0

ISET DE NABEUL (2014)

69

Moez HAJJI

Electronique Analogique

Chapitre V : Boucle verrouillage de phase

Le dphasage de vs(t) par rapport ve(t) correspond la diffrence des 2 phases instantanes :
(t) = e(t) - s(t) = (e - s).t + e0 - s0, qui varie au rythme du battement e - s.
Le mme dphasage peut tre dfini pour des signaux rectangulaires (TTL par exemple) o il
correspond au dcalage dans le temps entre les deux signaux.

V.4.2 Relation frquence - phase instantane dans le domaine de Laplace


La notation des transformes de Laplace scrit de la manire suivante :
L (t ) ( p) ; Lv(t ) V ( p) ; L (t ) ( p) ; L f (t ) F ( p)

Les quations dans le domaine temporel, deviennent dans le domaine de Laplace :


CDP : vc (t ) kD e (t ) s (t ) kD . (t ) Vc (t ) kD e ( p) s ( p) kD .( p)
FPB : V f ( p) F ( p).Vc ( p)
VCO : f s (t ) k0 .v f (t ) Fs ( p) k0 .V f ( p)
On : (t ) 2 . f s (t ) s ( p) 2 .Fs ( p)
p. s ( p) s ( p) s ( p)

s ( p) 2
2 .k0

Fs ( p)
V f ( p)
p
p
p

V.4.3 Schma bloc


V.4.3.1 Schma bloc en grandeurs phases
- Soient e(t) la phase du signal dentre et s(t) la phase du signal de sortie (issu du VCO).
- Supposons que le CDP est linaire et quil dlivre une tension de sortie vc(t) proportionnelle
la diffrence de phase entre les signaux quil reoit : vc (t ) kD e (t ) s (t ) kD . (t )
O kD reprsente la sensibilit du CDP exprime en V/rad.
- La tension derreur vc(t) est filtre par le FPB, le bruit et les composantes hautes frquences
tant supprimes. La fonction de transfert du filtre est dsigne par F(p) = Vf(p)/Vc(p).
- La frquence du VCO, dans la zone linaire, est fixe par la tension de commande vf(t) de sorte
que : f s k0 .v f o k0 reprsente la sensibilit de modulation de loscillateur exprime en Hz/V.
- Prcisons ici que les conditions nominales de fonctionnement sont obtenues en appliquant un
signal dentre de frquence fe = f0. Le VCO oscille alors sa frquence centrale.
La pulsation est la drive par rapport au temps de la phase instantane, par consquent :

s (t ) 2 . f s (t )

d s (t )
s ( p ) 2 .Fs ( p ) p. s ( p)
dt

O s(t) reprsente la phase, s(t) la pulsation et fs(t) la frquence du signal de sortie (VCO).

ISET DE NABEUL (2014)

70

Moez HAJJI

Electronique Analogique

Chapitre V : Boucle verrouillage de phase

Le schma bloc de la PLL pour un retour unitaire est celui de la figure suivante :
CDP

FPB

e
+

vc
kD

VCO
vf

fs
2

k0

F(p)

1
p

s
Figure V.14 : Schma bloc de la PLL en grandeurs phases

V.4.3.2 Schma bloc en grandeurs frquences


Le passage de la frquence la phase se fait en multipliant par (2/p). Ce passage n'a rien de
matriel, c'est la transformation mathmatique.
Le schma bloc reste le mme pour la frquence et la phase, ce qui montre que la boucle permet
galement un asservissement en frquence. Il faut noter que selon le type de comparateur utilis,
le systme sera asservi (fe = fs) pour un cart de phase = 0 (Comparateur 2 du 4046) ou un
cart variable avec la frquence de verrouillage (Comparateur 1 OU exclusif du 4046).

2
p

fe

vc
kD

vf
k0

F(p)

fs

s
2
p
Figure V.15 : Schma bloc de la PLL en grandeurs frquences

fe
+

2
p

vc
kD

vf
F(p)

fs
k0

fs

Figure V.16 : Schma bloc de la PLL en grandeurs frquences simplifi

L'tude de la PLL se ramne donc l'tude d'un systme asservi. On peut ainsi tudier la rponse
diverses excitations.

ISET DE NABEUL (2014)

71

Moez HAJJI

Electronique Analogique

Chapitre V : Boucle verrouillage de phase

V.5 QUELQUES APPLICATIONS DE LA PLL


V.5.1 Multiplication de frquence
Soit le schma fonctionnel suivant :
Oscillateur
Quartz

ve(t)
f e, e

vc(t)

Comparateur
de phase

vs(t)
fs, s

Filtre
passe bas

vf(t)

vs(t)
VCO

fs, s

Diviseur de
frquence par N

Figure V.17 : Multiplicateur de frquence utilisant une PLL

Lorsque la boucle est verrouille, nous avons fe = fs. On rappelle que, dans une PLL, l'galit de
frquence entre deux signaux est obtenue par la mesure de leur cart de phase. Ici, on mesure
l'cart de phase entre les signaux ve(t) et vs(t). La PLL tant verrouille, ce sont donc c'est deux
signaux qui ont mme frquence, soit fe = fs. Comme fs = fs/N on en dduit que : fs = N.fe.
Le signal de sortie du VCO, vs(t), a donc une frquence N fois plus grande que celle du signal de
rfrence ve(t) : nous avons ralise une multiplication de frquence.
Ce principe est utilise dans les synthtiseurs de frquence : le diviseur est alors programmable.
La frquence du signal de rfrence doit tre trs stable cest pourquoi le signal fe est ralis, en
gnral, partir dun oscillateur quartz.

V.5.2 Synthse de frquences


Le schma de principe d'un synthtiseur est donn sur la figure ci-dessous.

Oscillateur
Quartz

vosc
fosc

Diviseur de
frquence
par R

ve
fe

Comparateur
de phase

vc

vf
Filtre
passe bas

vs
VCO

fs
vd
fd

Diviseur de
frquence par N

Figure V.18 : Synthtiseur de frquence utilisant une PLL

Le second diviseur de frquence par R en cascade avec loscillateur de rfrence, permet


dobtenir le "pas" (fe = fosc/R), cest dire la variation lmentaire de frquence que lon pourra
obtenir pour la sortie.
ISET DE NABEUL (2014)

72

Moez HAJJI

Electronique Analogique

Chapitre V : Boucle verrouillage de phase

Lorsque la boucle est verrouille les frquences fe et fd sont identiques, sachant que : fe = fosc/R et

f
fd = fs/N, on en dduit que : f s osc .N
R
On obtient une frquence de sortie fs qui est multiple du "pas" par un nombre entier N, et situe
dans la plage de travail du VCO.
La ralisation d'un synthtiseur haute frquence ncessite donc un compteur programmable (N)
travaillant en haute frquence. Pour obtenir par exemple un pas de 5 kHz autour de 100 MHz il
faut N gal 20000, 20001, 20002, etc...

ISET DE NABEUL (2014)

73

Moez HAJJI