Académique Documents
Professionnel Documents
Culture Documents
Curso 2014-15
Diga si siguientes frases son verdaderas o falsas (V/F) con respecto a un conversor D/A
basado en una red de resistencias de tipo R-2R (0.5p):
V/F
a) Es incondicionalmente monotonico
b) El numero de resistencias es proporcional al numero de bits
c) El numero de resistencias es proporcional al de niveles de cuantificacin
d) Las tolerancias de todas las resistencias influyen por igual en la DNL
mxima del conversor
Tenemos dos fuentes de tensin de ruido de origen trmico cuyos valores rms son
V1rms=10V y V2rms=5V respectivamente. Calcular el valor rms de la fuente de ruido
formada cuando se conectan ambas en serie. (1p)
-V
c
1+
+
V
c
2
-
Datos: C1=C2/2
El circuito de la figura representa un filtro de capacidades cuyos interruptores son
ideales. Le sugerimos que tome las polaridad de las tensiones en los condensadores que
se indica en la figura. Las seales 1 (Phi1) y 2 (Phi2) son las dos fases no solapadas
del reloj de muestreo. Para el periodo de muestreo n, considere que la muestra de
entrada Vi(n) es la tensin Vi al final de la fase 1 y que la muestra de salida Vo(n) es
la tensin Vo al final de la fase 2. Responda a las siguientes cuestiones:
a) Dibuje el circuito durante la fase de reloj 1 . Calcule la carga en los condensadores
C1 y C2 al final de la fase de reloj 1. (0.5p)
b0
A/D
b1
Vi ~
Vref=2V
a) Dibuje el esquema de bloques del conversor A/D para que la correspondencia entre
la salida del conversor y la tensin de entrada sea como en la Tabla I. (0.5p)
Entrada
Cdigo
b1
b2
0V<Vi<0.5V
0
0
0
0.5V<Vi<1V
1
0
1
1V<Vi<1.5V
2
1
0
1.5V<Vi<2V
3
1
1
Tabla I
b) Dimensione la cadena de resistencias del conversor para que al aplicarlas la tensin
de referencia Vref=2V, la corriente que las atraviesa sea de 1mA (0.5p)
c) Suponga que la primera resistencia que esta conectada a Vref tiene un error del
+10% frente al valor que ha calculado en el apartado anterior y que el resto son
ideales. (Si no lo ha calculado tome 500). Calcule la DNL mxima del conversor
expresada en fracciones de 1LSB. Le sugerimos que construya una tabla con los
valores ideales y reales de las tensiones que definen los puntos de transicin entre
cdigos de salida. (0.75p)
d) Se quiere modificar este conversor A/D para que su respuesta sea la de un
cuantificador logartmico en vez de uniforme. Calcule los nuevos valores de las
resistencias para que la corriente por ellas siga siendo de 1mA y para que los
escalones sean como en la tabla II. (0.75p)
Entrada
Cdigo
b1
b2
0V<Vi<0.25V
0
0
0
0.25V<Vi<0.5V
1
0
1
0.5V<Vi<1V
2
1
0
1V<Vi<2V
3
1
1
Tabla II
e) Calcule aproximadamente la relacin Seal a ruido (SNR) del conversor descrito en
la Tabla I. Podra calcular de la misma forma la SNR del conversor descrito por la
Tabla II?. Razone su respuesta. (0.5p)
Relacione con una flecha cada seal con el conversor A/D mas adecuado:
Conversor de integracin
por doble rampa
Conversor tipo flash
Medida de tensin DC
de un polimetro
Conversor sigma-delta
V
c
lk
U
1
-
M
1
V
o
A
/D
8b
its
V
g
C
H
=
5
3
0
p
F
V
re
f
=
5
V
Vo
+4V
Vg
+5V
VCLK
T/2
3T/2
2T
10
bb
0
1 b
V
DA
ref
2 4 8
11
C1
Vo
Vi
12
C2
13
100k
Vg
R
2
R
1
Vo
O
U
T
1k
+
15
Vg
Ci=10pF
Rg
ADC
50k
Figura 1
C
1
I S
+
5
V
R
2
V
i
II
V
-
1
0
0
K
V
o
O
U
T
-5
V
V
re
f
-5
V
V
+
Figura 2
18
19
100k
R
2
R
1
Vo
O
U
T
1k
+
Vg
20
C1
Vi
C2
Vo
n+1
21
Vo
0V
0.125V
0.25V
0.375V
0.5V
0.625V
0.75V
0.875V
Suponga ahora que los interruptores no son ideales y tienen las siguentes
resistencias cuando estn cerrados:
S1=100 S2=100 S3=400
2) Recalcule los valores de la tabla anterior en esta nueva situacin.
2) El conversor D/A con los interruptores no ideales, es monotnico?
Explique su respuesta.
3) Si el amplificador operacional es ideal diga cual seria el error de offset
con los interruptores no ideales.
S1
S2
S3
500
Vr=-1V
Vclk
Vin
25
Vout
conmutadas, en donde b1 y b2 son los dos bits del cdigo binario de control.
a) Qu relacin deberan tener C1 y C2 y C3 para que el valor de fondo de
escala fuese de Vref?
b) Dibuje la tensin Vo durante un ciclo completo de operacin del circuito
si b1=1 y b2=0.
n
C
2
-V
re
f
1
*b
2
C
1
2
C
3
1
*b
1
+
27
Vi
+
Vo
-
Figura a
2
Z
(s
)=
s
C
R
b
- +
R
F
ig
u
r
a(b
)
C
b
=
2
5
.3
n
F
+ -
n+1
28
CLK 300MHz
Vp
b3
b2
b1
A/D
Vr=4V
Explique las diferencias entre los filtros de capacidades conmutadas y los
30
31
Comente que tipo errores estticos puede ser corregidos mediante calibracin
en un conversor D/A y cuales no pueden ser corregidos. Explique cual es el
efecto de ambos tipos de errores en las seales reproducidas por el conversor
D/A.
32
micrfono
400K
40pF
14bits
fs=10KHz
R
11
0
K
+
5
V
R
2
M
IC
R
O
F
O
N
O
V
2
A
/D
33
Tenemos el circuito de capacidades conmutadas de la figura, que cuenta con dos entradas
V1 y V2, y una salida Vo.
C
F
C
1
2
-
Vo
V1
+
V2
C
2
n+1
Figura 1
Se pide:
a) Calcule la carga y la tensin en los condensadores C1 y CF al final de la fase 1 y al
final de la fase 2 si V2=0 y V1 es distinto de 0.
b) Calcular en el dominio de la transformada Z la funcin H1(z) que relaciona la entrada
V1 con la salida Vo cuando V2=0.
Vo(z)=H1(z)*V1(z)
c) Calcular en el dominio de la transformada Z la funcin H2(z) que relaciona la entrada
V2 con la salida Vo cuando V1=0.
Vo(z)=H2(z)*V2(z)
d) Suponga ahora que se conecta el circuito de la figura 1 como se muestra en la
figura 2. Calcule la funcin de transferencia Vo(z)/V1(z) y los polos del sistema
discreto as formado si C1=CF y 2C2=CF. Funcionaria este segundo circuito si
los integradores no tuvieran retardo?
V1
Vo
V2
Figura 2
34
+
R
R
C
Rb
Ra
36
Tenemos un conversor D/A de dos bits en cdigo unipolar con una referencia
de 4V. Su curva de transferencia se representa en la grfica adjunta. Calcule:
El valor de 1 VLSB
a)
b) El error de offset
Vo
b) Su INL y su DNL en fracciones de 1LSB
3.1V
1.9V
1.3V
0.1V
00
37
01
10
11
cdigos
R
2
R
1
-
A
/
D
V
1
38
P
h
i1
C
2
P
h
i2
P
h
i2
P
h
i1
C
1
u
1
-
II
V
r
e
f=
1
V
P
h
i1
P
h
i2
C
3
P
h
i2
P
h
i1
S
1
V
o+
S
1
V
o
C
o
m
p
a
r
a
d
o
r
c
lk
c
to
c
o
n
tr
o
l
39
Comente brevemente las principales ventajas e inconvenientes entre las dos estructuras
de circuitos de muestreo y retencin que se proponen a continuacin.
clk
Circuito A
G=1
Vin
Vo
Circuito B
clk
+
Vin
40
G=1
Vo
41
V/F
El consumo de un filtro de condensadores conmutados es proporcional a su
frecuencia de reloj
Un filtro de capacidades conmutadas puede cambiar su frecuencia de corte
con la frecuencia de reloj
Un filtro de capacidades conmutadas puede cambiar su frecuencia de corte
cambiando las proporciones entre los condensadores
La precisin en la frecuencia de corte de un filtro activo RC es mayor en
general que la de un filtro de capacidades conmutadas
La linealidad de un filtro activo RC depende de sus amplificadores
operacionales
Cuestin 5. (1p)
Tenemos un conversor A/D de dos bits en cdigo unipolar con una tensin de
referencia de 4V. Su curva de transferencia se representa en la grfica
adjunta. Calcule:
El valor terico ideal de 1 VLSB
c)
d) El error de offset
cdigos
b) Su INL y su DNL en fracciones de 1LSB
11
10
01
Vi
00
0.3V
1.6V 2.3V
4V
42
Figura 1
Se pide:
1) Calcule las funciones de transferencia de las salidas V1, V2 y V3
respecto de la entrada Vi y diga a qu tipo de filtro corresponden
cada una.
2) Se desea realizar un filtro basado en la configuracin FVE que
tiene el diagrama de polos-ceros de la Figura 2, el cual
corresponde a un filtro muesca (o cua, dependiendo de la
nomenclatura utilizada) y que sirve para eliminar selectivamente
una determinada frecuencia de una banda. Calcule para este
caso su funcin de transferencia asociada.
3) Queremos conectar las tres salidas del FVE, V1, V2 y V3 a un
circuito para que implemente el filtro en cua mencionado. Diga
cmo deben conectarse estas salidas y qu circuito se debe
colocar.
4) Proponga un esquema elctrico utilizando AO ideales para
implementar el bloque del apartado anterior.
j
X
0
X
0/2Q
Figura 2
43
Vref
4V
Decodificador
Termomtrico
C
-
OUT
R4
T2
B1
C
-
OUT
R3
B0
11
Vi
Figura 2
cdigo
s
T1
10
C
-
01
OUT
R2
T0
Vi
00
n
R1
Figura 1
n+1
0.5V 1.5V
2.5V 3.5V 4V
44
U1
Vin
B1
B1
OUT
inp
Vin (V)
B2
B2
B3
B3
SAR_LOGIC
SW1
2R
R
SW2
U2
B1
0
0
0
0
1
1
1
1
B2
0
0
1
1
0
0
1
1
B3
0
1
0
1
0
1
0
1
4R
1
Vref
OUT
+
SW3
8R
1
0
16R
a)
Calcule los valores de transicin de la entrada (Vin) para cada uno de los distintos cdigos
digitales de salida y escrbalos en la tabla.
b) Suponiendo que el comparador U1 tiene un valor de Offset a la entrada de 50mV, entre las
entradas positiva y negativa ([V+,V-]=50mV), Cul es el Error de Offset del convertidor? Cul
es el Error de Ganancia? (El resto de los componentes son ideales)
c)
Diga cual es la misin de la resistencia de valor 16R que esta permanentemente conectada a la
entrada del operacional.
d)
En cul de los dos componentes U1 o U2 es ms crtico tener Offset de entrada? Por qu?
Un circuito de muestreo y retencin tiene el siguiente circuito, en donde la seal Vclk es una onda
cuadrada como se muestra en la figura:
45
Vclk
Vin
Vo
Vclk
VH
b) En V0 hay conectado un conversor A/D que tiene 12 bits y su rango de entrada coincide con el
de la seal Vin. Cual es el valor de 1VLSB?
c)
Calcule el tamao mnimo del condensador C para que el efecto de inyeccin de carga produzca
un error de menos de 1 VLSB en el conversor. Utilice un valor de VH=5V y el caso peor para Vin.
V/F
Un conversor A/D adecuado para instrumentacin es el de doble rampa
Con capacidades conmutadas se puede construir un conversor D/A
En un circuito de S&H tpico, si se desea obtener una potencia de ruido
trmico a la salida baja se debe disminuir la Ron de switch (TRT)
En un circuito de S&H tpico, si se desea obtener una potencia de ruido
trmico a la salida baja se debe aumentar la capacidad C del condensador de
salida.
El ancho de banda equivalente de ruido (BWnoise)de un filtro paso bajo de
primer orden est relacionado inversamente con su frecuencia de corte (f 0)
El valor hmico de una resistencia no influye en su densidad espectral de
ruido ya que sta solo depende de su temperatura (T).
47
Q2
2
2
V
w
w
0
1
2
w 2 2 w
V
2
2
i
s
s1
w
s2
w
1s
2
Q
Q
1
2
41580 rad/s
0.8055
37088 rad/s
0.5219
1) Se busca implementar dicho filtro usando etapas Sallen-Key paso-bajo como las de la figura a).
Se conectan dos etapas en cascada. Que diferencia tendra la funcin de transferencia de este
circuito con la funcion de transferencia V0/Vi propuesta?
2) Calcule los valores de los componentes del circuito necesarios para obtener las frecuencias w y
los factores Q de la tabla. En todas las etapas se supondr R2=R=10K.
3) Calcule la ganancia del circuito en continua. Proponga una modificacion del circuito para que la
funcin de transferencia tenga ganancia unidad en continua, como en la expresin de arriba.
4) El circuito de la figura b) tambin implementa un filtro de segundo orden. Recalcule los valores
de los componentes para esta ltima etapa, suponiendo R1=10K y R3=R4 y de forma que la
ganacia en continua sea la unidad.
C
10k
10k
U1
+
R
1
1
1
RC
2
2
R
R1
a)
V
0
1 R
1
i
s2s
2 1
RC
2
RC
2
R
R2
10k
5)
R4
C5
R1
R3
-
10k
OUT
C2
+
U2
b)
0
R 1
4
V
R
R
C
C
0
1R
3
4
2
5
11 1 1
1
i
2
s
C
R
R
C
C
2
1 R
3 R
4
3
4
2
5
C2
a)
48
C
2
2
Vi
Cx
C1
7C
Vo
Cx
nT
(n+1)T
b)
Cx1
b1
Cx2
b2
Cx3
b3
1) Dibuje el circuito durante la fase de reloj 1 y calcule la carga en los condensadores C1, C2 y
Cx al final de dicha fase de reloj, en el instante t=nT
2) Dibuje el circuito durante la fase de reloj 2 y calcule la carga en los condensadores C1, C2 y
Cx al final de dicha fase de reloj, en el instante t=nT+T/2
3) Calcule la funcin de transferencia en el dominio de la transformada Z para este circuito en
funcin de C1, C2 y Cx. Represente los polos y ceros del filtro y diga que tipo de filtro es.
4) Ahora se sustituye Cx por el conjunto de condensadores mostrado en la figura b). Las seales b1,
b2 y b3 que controlan a los interruptores, son los 3 bits de una palabra binaria. Diga cual es la
nueva funcin de transferencia del circuito, incluyendo el efecto de b1, b2 y b3.
5) De valores a Cx1, Cx2 y Cx3 para que la ganancia del filtro sea programable entre 0 y 7 segn la
palabra binaria formada por b1, b2 y b3. (b1=MSB)
6) Usando los valores que ha calculado en 5), diga que posicin de los interruptores b1, b2 y b3
ser la que produce peor relacin seal a ruido a la salida del circuito, considerando el ruido
trmico. Razone su respuesta.
49
Cdigo
00
01
10
11
V ideal
V real
e3
V-
OUT
2
u1
V+
R/2
R4
Vg
0
4
R3
R
3
e2
V-
OUT
2
D1
V+
Vr
0
4
R2
D0
V+
e1
V-
OUT
2
R1
<Value>
R/2
50
22
w
w
A
w 1 2
0
dw
0
w
A
arctg
0
0
2
2
, w=2f
w
2
2
w
w
0
0
jw
0
w
A
0
V/F
Cuestin a contestar
Los filtros activos con un amplificador operacional permiten un ajuste ms
fino de la frecuencia 0 y del Q que los filtros con estructura de variables de
estado.
Los convertidores A/D de doble rampa con N bits de resolucin necesitan
menos ciclos de reloj que los de aproximaciones sucesivas con idntico
nmero de bits de resolucin.
Los errores de offset y de ganancia de los convertidores D/A no pueden ser
fcilmente compensados ya que se originan por efectos no lineales de los
componentes que integran a los citados convertidores.
Para que un convertidor D/A deje de ser monotnico es necesario que tenga
algn error de no linealidad (integral/diferencial).
Un filtro pasivo RC paso-bajo de primer orden puede proporcionar una
pendiente en la magnitud de la funcin de transferencia de 20dB/dcada.
El valor del voltaje eficaz de ruido (Vno(rms))a travs de un condensador
aumenta de forma inversamente proporcional a su capacidad.
52
Modifique este circuito para que se convierta en un integrador ideal, represente el esquema
modificado y escriba cual seria la nueva funcin de transferencia que tendra. (0.5p)
C1
1
C2
4C
0
Ve
OUT
Vo
nT
(n+1)T
53
Dado el diagrama de polo-cero de la figura siguiente que corresponde a un filtro activo de segundo
orden
j
X
0
0/2Q
X
a)
c)
Se desea implementar fsicamente dicho filtro a partir de una estructura de filtro de variables de
estado (FVE) como el representado en el siguiente esquema de bloques. Describa el nombre de
cada uno de los bloques integrantes (?) y la funcin de transferencia que corresponde a las
salidas V0, V1 y V2 respecto de la entrada Vi, as como el tipo de filtro que realizan. (1p)
G1=
G2=
Vi
?
V0
V1
V2
d) Describa a nivel de esquema de bloques funcional cual sera la implementacin del filtro del
apartado a) combinando adecuadamente las tres salidas del FVE y utilizando adems un bloque
adicional basado en AO ideales que no tenga propiedades de filtrado de la seal de entrada. (1p)
54
VDA
Ciclo
VDA
c) Cual seria la frecuencia mnima del reloj del conversor que seria necesaria para
convertir una seal que esta muestreada a 300K muestras/seg.
55
Figura 1
a) Identificar el tipo de convertidor y demostrar que la salida es proporcional a la palabra digital de
entrada D (D = b1/21 + b2/22).
b) Cul es la impedancia que se ve desde Vref?
c)
d) Si ahora suponemos que el valor del parmetro R aumenta un 5% en todas las resistencias, qu
influencia tiene esto en la curva de salida?
56
V/F
Cuestin
Un filtro con estructura de variables de estado puede producir salidas
independientes que implementan filtros LP, BP y HP con 0 diferentes.
La repuesta en frecuencia de los filtros de capacidades conmutadas puede ser
muy exacta por qu no dependen de los valores absolutos de las capacidades.
Se puede reducir el error producido por inyeccin de carga en un circuito S&H
reduciendo el tamao del transistor que actua de interruptor.
Un filtro anti-aliasing debe ser siempre en tiempo continuo.
El ancho de banda equivalente de ruido (BW(noise)) de un filtro RC es
independiente del valor de la resistencia.
57
1
=
4
K
V
m
ic
r
o
fo
n
o R
-
C
A
C
H
A
/
D
rst
58
Figura 1
1
Vr
Vo
2
nT
a
Ca
b
Cb
c
Cc
Figura 2
Qu posicin de los interruptores a,b,c produce el mximo valor de ruido RMS ruido en la
salida? por qu?
(n+1)T
59
Figura 1
Se desea realizar un filtro paso bajo a partir de una configuracin de circuito
resonador como el de la figura 2, pero sustituyendo la bobina por el circuito girador.
Figura 2
a) Calcule la funcin de transferencia del filtro paso bajo resultante en funcion de
los valores de los elementos del circuito girador y de la figura 2.
b) Determine el valor de Q y 0 en funcion de los mismos parametros.
c) Disee los valores del circuito completo del filtro para obtener una 0 =
2rad/s, un Q=3.
Nota: haga las simplificaciones que considere razonables.
60
VDA
Ciclo
VDA
61
62
R
R
C
-
Vg
Vo
b
d
2 2
j
a
j
b
2
a
b
0
63
2
1
nT
(n+1)T
64
X(z)
Y(z)
+
+
z-1
E(z)
Marque la casilla apropiada junto a la respuesta correcta (). Una sola respuesta es valida para cada
65 pregunta.
1) Cul es la razn por la cual un fitro tipo Sallen-Key no se utiliza cuando se necesita un factor Q
elevado?
Porque es muy difcil controlar de manera precisa el valor de Q debido a las diferencias entre
los valores de los componentes.
Porque slo permite implementar filtros de 3er orden.
Porque ello evita problemas de inyeccin de carga debido a las capacidades parsitas
presentes en los interruptores.
Porque permite mayores frecuencias de conmutacin.
Evita transferencias no deseadas de carga entre condensadores.
Reduce el efecto de las corrientes de polarizacin de los amplificadores operacionales.
3) Que tipo de aplicacin es ms adecuada para un conversor A/D integrador de doble rampa?
4) Un conversor D/A tipo R-2R tiene como una de sus principales caractersticas:
No es inherentemente monotnico.
Slo es adecuado para aplicaciones de alta frecuencia.
Necesita de un decodificador digital para funcionar.
Solo es adecuado para aplicaciones de baja precisin
66
C2
Vi
C1
Cf
Vo
nT
(n+1)T
67
LPF
A/D
DSP
Se desea disear para este sistema el bloque que implementa el filtro antialiasing, designado como LPF.
Para ello se ha optado por el filtro de tipo Sallen-Key que se muestra en la figura. Este sistema recibe
seales de ancho de banda igual a 1kHz y utiliza una frecuencia de muestreo Fm=5kHz.
a) Determine la frecuencia de corte del filtro y el factor de calidad para que la ganancia en continua
sea 1.5 y la potencia de la seal a 10kHz se vea reducida en 40dB a la salida del filtro.
b) Calcule los polos y ceros del filtro diseado y dibjelos en un diagrama polo-cero
Calcule los valores de los componentes del circuito necesarios para obtener la respuesta en
frecuencia deseada, suponiendo que R=R1=10k
Nota:
Filtro de Sallen-Key a emplear
C
R
1
1
1
2
C
R
2R
V
o
V
1 R
1
g
s2s 2 1
2
R
C
C
R
2 R
+Vcc
R
+
-
Vg
Vo
-Vcc
R1
R2
68
Vi(t)
fc
S&H
Y
D/A
D[n]
i)
j)
69
x
[
n
]
y
(
t
)
1
1
D
/
A
Queremos utilizarlo de forma que x[n] sean las muestras de una seal de 8KHz de ancho de
banda muestreada a 16Kmuestras/segundo e y(t) sea una seal analgica continua en el tiempo
que reproduce a x[n]. Para que el sistema pueda funcionar diga:
1) Qu bloque deberamos situar en A si la relacin de sobremuestreo deseada es de 128?
2)
70
Marque la casilla apropiada junto a la respuesta correcta (). Una sola respuesta es
vlida para cada pregunta. Las respuestas errneas restan 0.1p y los aciertos suman
0.2p. La puntuacin mnima es 0p.
1- Un filtro RLC se usa en lugar de filtros activos en:
Aplicaciones de alta frecuencia.
Aplicaciones de bajo costo.
Aplicaciones de pequeo tamao.
Aplicaciones en circuitos integrados.
2- El efecto de un tiempo de subida/bajada no nulo en el reloj que activa un circuito de
sample&hold es:
Generar errores en los niveles de voltaje del condensador durante la etapa de
muestreo.
Generar errores no sistemticos en el periodo de muestreo.
Permite el uso de un sample&hold en aplicaciones de alta frecuencia.
Permite el uso de un sample&hold en aplicaciones de alta precisin.
3- Un circuito de capacidades conmutadas:
Es muy sensible a diferencias en las ganancias en lazo abierto de los
amplificadores.
Es muy sensible a diferencias relativas en los valores de las resistencias.
Es muy sensible a diferencias relativas en las impedancias de salida de los
amplificadores.
Es muy sensible a los efectos de inyeccin de carga en los interruptores.
4- El ruido de cuantificacin en un ADC es:
El ruido generado debido a los circuitos internos del ADC.
El ruido generado debido al circuito de sample&hold del ADC.
El ruido generado debido al hecho de que el ADC muestrea la seal de entrada a
una determinada frecuencia.
El ruido generado debido al hecho de que la salida del ADC tiene un nmero finito
de niveles.
5- La ventaja de usar sobremuestreo en un ADC es:
Permite usar el ADC en aplicaciones de alta frecuencia.
La relacin seal ruido mejora por el uso de un integrador
La relacin seal ruido mejora al filtrar el ruido de cuantificacin con un filtro
digital.
Permite el uso de circuitos de condensadores conmutados en los ADCs.
71
b1
b2
VR
R1
RF
R2
Vo(t)
b
1 b
2
V
o
V
R
2 4
Figura 1
f2
CF
b1
C1
b2
C2
f2
f1
f1
VR
Vo(t)
f2
Figura 2
f1
f2
nT
(n+1)T
6) Obtenga la funcin de transferencia del circuito de la figura 1 en funcin de b 1, b2, R1, R2 y RF.
Dado RF=1K, disear R1 y R2 en el circuito de la figura 1 para obtener la funcin de
transferencia deseada.
7) Dado el circuito de la figura 2, dibujar el circuito cuando estamos en el final de la fase 1
correspondiente al instante t=nT. Calcular la carga en cada condensador en este instante en
funcin de b1 y b2.
8)
72
Tenemos el circuito de la figura 1 que implementa el filtro antialiasing de un sistema que digitaliza
seales de 200kHz de ancho de banda.
L1
Vo
Ve
R1
C1
Figura 1
R2
+
Ve
C2
Vs
C2
-
Rb
Ra
Figura 2
1
1
Q
R
C 3
Vs
s
s
Ve
s
2 0
2
s
0
Q
2
0
2
2
73
Tenemos un convertidor Analgico Digital construido con un modulador sigmadelta implementado con capacidades conmutadas. El diagrama de bloques del
modulador esta en la siguiente figura:
f
s
x
(
t
)
x
[
n
]
1
1
y
[
n
]
y
[
m
]
El modulador funciona con una relacin de sobremuestreo R=128. La seal x(t) tiene
un ancho de banda de 4KHz.
1) Cual seria la frecuencia de muestreo mnima para que x(t) estuviera
correctamente muestreada?
74
nT
(n-1/2)T
1
V
i
2
C2
C1
+
V
o
75
Marque la casilla apropiada junto a la respuesta correcta (). Una sola respuesta es
valida para cada pregunta.
1) Si el factor de calidad de un filtro de 2 orden aumenta:
2) Si dos fuentes de ruido, de 7uV y 10uV, contribuyen al ruido de un circuito, el ruido total del
circuito ser:
12,2 uV
17 uV
10 uV
3 uV
3) La relacin seal ruido (SNR) en un convertidor de 10-bits con unos mrgenes de entrada de
1V a +1V y una seal de entrada senoidal de 100mVp es aproximadamente:
60 dB
40 dB
25 dB
70 dB
76
S&H
fc
Vin[n]
Vc
b3
b2
b1
SAR
Control
Vin(t)
Rf
Va
R1
b1
R2
b2
R3
b3
R4
Vr
77
f
m
V
g
A
/
D
f
ilt
r
o
R
s
=
1
K
C
s
=
1
p
F
figura 1
El convertidor A/D tiene un margen de entrada de 2.56V a +2.56V y una resolucin de 10bits.
El filtro es de segundo orden y su circuito se muestra en la figura 2. La seal de entrada Vg esta
compuesta de dos tonos, uno de 500Hz y 0.5V de pico y otro de 12KHz y 0.25V de pico.
1) Calcule el factor de calidad y la ganancia en continua del filtro si R1=R2=10KOhm
2) Calcule el valor de 1Vlsb del convertidor
3) Calcule la frecuencia de corte del filtro para que el tono de 500Hz se digitalice
correctamente pero el tono de 12KHz tenga valor de pico a pico a la salida del filtro igual a
1Vlsb
4) Utilizando el valor de la frecuencia de corte calculado en 3) calcule el valor de R en el filtro
si C=47nF.
5) Teniendo en cuenta su valor de pico, entre qu cdigos fluctuara el tono de 500Hz a la
salida del convertidor A/D?
6) Si todos los componentes del filtro son ideales y solo produce ruido trmico la resistencia
Rs de 1KOhm de la figura 1, calcule si el ruido trmico del muestreador esta por encima o por
debajo del ruido de cuantificacin del convertidor. K=1.38x10 -23J/K y T=300K
Filtro de Sallen-Key a emplear
R
1
1
1
2
C
V
R
2R
o
V
1 R
1
g
s2s 2 1
2
R
C
C
R
2 R
+Vcc
R
+
-
Vg
Vo
-Vcc
figura 2
R1
R2
78
Considere el circuito de capacidades conmutadas de la figura 1, donde S1, S2, S3 y S4 son interruptores
controlados por las seales de reloj de la figura 2 de acuerdo a los siguientes casos:
Caso A) S1 y S4 estn controlados por 1, S2 y S3 estn controlados por 2
Caso B) S1 est controlado por 1, S3 est controlado por 2, S2 y S4 estn permanentemente
cerrados con independencia de 1 y 2
C2
S1
C1
S2
Vin
1
Vo
S3
S4
2
nT
Figura 2
Figura 1
1) Obtenga las cargas de C1 y C2 en los instantes t=nT y t=nT+T/2 para el caso A)
(n+1)T
79
V
s
V
g
2R
C
=10pF
S
0
S
1
Figura 1
1) Calcule la atenuacin del atenuador para cada una de las 4 posibles posiciones de S0 y
S1 y rellene la siguiente tabla.
S1
S0
Vs/Vg
0
0
0
1
1
0
1
1
El atenuador esta conectado a un circuito con una capacidad de entrada de 10pF.
Calcule la relacin SNR para cada posicin del interruptor si la nica fuente de ruido es
el ruido trmico de las resistencias, la seal de entrada Vg tiene 1mV rms y R=300K
S1
0
0
1
1
S0
0
1
0
1
SNR(dB)
1
Nota: K=1.38x10-23J/K , T=300K , Ancho de banda equivalente de un circuito RC es BW4RCen Hz
80
c) Ohmica (triodo) cuando hace de interruptor cerrado y de corte cuando hace de interruptor abierto
81
Se desea disear un filtro antialiasing para un sistema de procesado de voz usando el circuito de la
figura 1. El sistema de procesado de voz tiene un ancho de banda de 20kHz y usa una frecuencia de
muestreo de 10.02MHz.
K wo
w
2
s 2 o s wo
Q
1
1
wo
Q
RC
3 K
R1 R2 R
C1 C 2 C
Vo
s
Vi
Figura 1
Se pide:
Calcule el rango de frecuencias que ocupa el primer alias de una seal de entrada de ancho de
banda 20kHz, esto es, el que ocurre a la frecuencia de muestreo.
Obtenga una expresin para el factor de calidad del filtro en funcin de la relacin de potencias
entre Vo y Vi a la frecuencia de corte del filtro.
Calcule el factor de calidad y la frecuencia de corte del filtro que permite que la relacin de
potencias entre Vo y Vi sea de 14dB a la frecuencia de corte, y de
-100dB a la frecuencia inferior del alias calculado en el apartado a).
Disee los valores de las resistencias R1, R2, R3, R4 y de los condensadores C1, C2 para el
apartado anterior
Diga si el filtro del apartado anterior seria de utilidad para la aplicacin propuesta y justifique su
respuesta.
82
Se desea disear un circuito integrado CMOS encargado de las funciones de conversin A/D y D/A
para un telfono mvil que incorpora reproductor MP3 y cmara de fotos. La Figura 1 muestra el
diagrama de bloques de dicho circuito.
El convertidor analgico digital ADC1 digitaliza la seal del micrfono a 8000 muestras por
segundo con 12bits.
microfono
ADC 2
bateria
ADC 3
DAC 1I
camara
fotografica
Auriculares
reproductor
MP3
DAC 1D
Figura 1
Responda a las siguientes preguntas justificando sus respuestas en trminos de la velocidad, la resolucin,
la linealidad y el consumo de cada tipo de convertidor:
1) Calcule la SNR del convertidor ADC1. Qu tipo de convertidor sera ms apropiado,
un convertidor tipo sigma delta o un convertidor de doble rampa?
2) Calcule la resolucin del convertidor ADC2 en bits. Qu tipo de convertidor sera ms
apropiado, un convertidor tipo doble rampa o uno de tipo flash?
3) Calcule la velocidad de conversin mnima del convertidor ADC3. Qu tipo de convertidor
sera ms apropiado, un convertidor tipo flash o uno de aproximaciones sucesivas?
4) Cul sera la resolucin en bits de los convertidores DAC1I y DAC1D? Qu tipo de
convertidor sera ms adecuado, uno de tipo R-2R o uno de tipo sigma delta de un bit?
5) Detrs de DAC1I y DAC1D habra que colocar un filtro interpolador. Qu sera preferible
implementarlo como un filtro activo en tiempo continuo o con capacidades conmutadas?
83
Ir
R4=10KOhm R5
R6
Vr
R3
R2
R1
I1
I2
I3
a) Diga qu tipo de red representa. Calcule los valores de R1, R2, R3, R5 y
R6 para que I1=Ir/2, I2=Ir/4, I3=Ir/4.
b) Queremos construir un conversor D/A con esta red. Modifique este circuito
empleando interruptores electrnicos y un amplificador operacional y represente
el circuito resultante. Cuntos bits tiene el convertidor?
84
1
C2
Vi
C1
Vo
(n-1)T
nT
85
Marque la casilla apropiada junto a la respuesta correcta (). Una sola respuesta es vlida para cada
pregunta. Una respuesta incorrecta resta -0.4p.
1) Cul es la principal razn por la cual los circuitos de capacidades conmutadas se usan en
microelectrnica?
2) Un ADC comparado con un ADC de aprox. sucesivas (SAR) con sobremuestreo tiene la
ventaja de que:
Al menos un filtro digital paso bajo de diezmado implementado con capacidades conmutadas.
Al menos un filtro analgico paso bajo de diezmado de tercer orden.
Al menos un filtro digital paso bajo de diezmado implementado con hardware digital.
Al menos un filtro paso bajo de interpolacin implementado con hardware digital.
5) Si quiere disear un filtro paso bajo activo de alta atenuacin con polos en la banda de paso y
ceros en la banda atenuada, emplearemos:
86
ADC
SW
Ch
Vg
87
Ho( s )
Vo
K wo s
w
Vi
s 2 o s wo2
Q
R4
C
R3
R1
R4
Vi
R3
Vo1
Vo2
Vo3
88
Vclk
2
3
Vin
1
C=20pF
Vo
1
(Hz)
4 RC
Dado el circuito
89
Vi[n]
V0[n]
C1
C2
1
2
nT
(n+1)T
90
Marque la casilla apropiada junto a la respuesta correcta (). Una sola respuesta es vlida para cada
pregunta. Una respuesta correcta suma 0.4p. Una respuesta incorrecta incorrecta resta -0.4p.
1) La frecuencia natural de un filtro paso bajo de Segundo orden se puede obtener de:
3) Si necesita usted disear un circuito de capacidades conmutadas con un reloj muy rpido y de
bajo ruido trmico, debera:
el tiempo que pasa entre el pulso de reset (o el pulso de encendido) y el primer dato vlido.
el tiempo entre dos datos vlidos.
el tiempo entre el fin de una conversin y el comienzo del pulso que active el modo de
muestreo en el circuito de muestreo y retencin.
el perodo equivalente a la frecuencia de corte del convertidor A/D.
5) Si necesita disear un convertidor D/A que sea rpido y que ocupe poca rea usted usara:
91
DAC1I
ADC3
Entrada
Auxiliar
(DVD, )
ADC2
ADC1
Acelermetro
92
Vo
K wo2
H ( s)
w
Vi
s 2 o s wo2
Q
1
R2
wo
Q
RC
2 R2 R1
+Vcc
R
+
-
Vg
Vo
-Vcc
C
R1
R2
93
ADC
SW
Ch
Vg
1
4 RC
(Hz)
94
q[n]
y[n]
x[n]
H(z)
1 bit
D/A
z-1
95
Marque la casilla apropiada junto a la respuesta correcta (). Una sola respuesta es vlida para cada
pregunta. Una respuesta correcta suma 0.4p. Una respuesta incorrecta resta -0.4p.
1)
El ruido 1/f o ruido flicker es el tipo de ruido dominante en:
a) Transistores bipolares.
b) Resistencias.
c) Transistores MOS.
d) Diodos.
2)
3)
Una de las ventajas de usar un convertidor D/A del tipo escalera R-2R es:
a) Que es una topologa de bajo rea.
b) Que es monotnico por diseo.
c) Que es una topologa de alta precisin.
d) Que necesita un decodificador digital.
4)
5)
V1
V2
Vo
1
2
97
Se desea disear un convertidor A/D Flash de 5 niveles a partir del siguiente diagrama
de bloques incompleto.
1
2
5
3
4
clk
98
C
S1 S2
S1
-Vin
+Vref
R
Vx
Contador
+
Control
Cout
fclk
2)
Vo
99
Vi
C1
C2
nT
(n+1)T
100
Marque la casilla apropiada junto a la respuesta correcta (). Una sola respuesta es vlida para cada
pregunta. Una respuesta incorrecta resta -0.4p.
1. Si dos fuentes de tension de ruido, de 8uV y 10uV, contribuyen al ruido de un circuito en serie,
el ruido total del circuito ser:
2.
Genera errores en los niveles de voltaje del condensador durante la etapa de retencin.
Genera errores no sistematicos en el periodo de muestreo.
Permite el use de un sample&hold en aplicaciones de alta frecuencia.
5.
18 uV
4.
12,8 uV
3 uV
El efecto de un tiempo de subida/bajada no nulo en el reloj que activa un circuito de
sample&hold es:
3.
11 uV
101
Se desea usar una topologa de variables de estado para implementar un filtro antialias
de un sistema de adquisicin de datos. La topologa se muestra en la siguiente figura.
R1
R4
Vin
R2
V1
V2
V3
R3
Se pide:
1) Deduzca las expresiones para la frecuencia de corte wo en rad/s y el factor de
calidad Q de los filtros con salida V1, V2 y V3 en funcin de los componentes
pasivos del circuito. Vin se considera la entrada del filtro en todos los casos.
2) Calcule los valores de R2 y C para que la frecuencia de corte sea 100KHz y el factor
de calidad Q sea 1 cuando R=R1=R3=R4=10Kohm. Calcule el valor numrico de la
ganancia en continua de la salida V3.
3) Dibuje los polos y ceros de cada uno de los filtros con salida V1, V2 y V3 en un
diagrama polo-cero y seleccione una tensin de salida para la aplicacin propuesta
justificando su eleccin (filtro antialias).
4) Detrs del filtro hay un circuito de muestreo y retencin con un reloj de 4MHz y un
convertidor A/D de 12 bits. Calcule la relacin SNR mxima que se puede obtener a
la salida del A/D suponiendo que el ancho de banda del sistema viene dado por la
frecuencia de corte del filtro
5) Calcule cuantos bits debera tener el convertidor A/D para obtener la misma SNR
que en el apartado anterior si la frecuencia de muestreo es de 200KHz.
Nota: SNR de un convertidor A/D de N bits sobremuestreado con una relacin OSR: SNR =
6.02N+1.76+10log(OSR)
102
Un telefono mvil tiene diversos receptores de radio para modulaciones digitales: seal
UMTS, seal GSM, seal Bluetooth, seal WiFi y seal GPS. Todos esos receptores
demodulan la seal de RF hasta banda base descomponiendo la seal en sus
componentes I y Q paso bajo. Posteriormente, las seales I y Q de cada seal de radio se
digitalizan con un par de convertidores A/D.
1) Cuantos convertidores A/D son necesarios entre todos los receptores de radio?
2) Se desea que la seal WiFi tenga una relacion SNR maxima por cada
componente de 54dB. Calcule cual ha de ser la resolucion necesaria para los
conversores A/D de estas seales si el ruido termico ha de estar 6dB por encima
del de cuantificacion.
3) Cada componente de la seal Bluetooth ocupa un ancho de banda de 1.2MHz.
Calcule la velocidad de muestreo del conversor asociado si es del tipo sigmadelta y su relacion de sobremuestreo es de 32.
4) Calcule la capacidad de entrada del conversor asociado a la seal GSM si tiene
14 bits de resolucin, el ruido termico tiene 6dB mas de potencia que el ruido de
cuantificacion y la seal de entrada tiene un nivel de 1Vrms.
5) Las componentes I y Q de la seal UMTS tienen un ancho de banda de 10MHz
y requieren una resolucion de 8bits. Que conversor es mas adecuado para ese
caso uno de tipo doble rampa o uno de tipo flash? (justifique la respuesta).
Nota: kT=4.14-21J.
A
C1
U1
U2
C2
Vo
2
(n-1)T
nT
x[n]
y[n]
v[n]
104
D/A
y(t)
u[n]
H(z)
e[n]
105
Vo
K wo2
H ( s)
Vg s 2 wo s w 2
o
Q
1
1
wo
Q
RC
3 K
R
K
Vg
C
T=300K
Vo
Marque la casilla apropiada junto a la respuesta correcta (). Una sola respuesta es vlida para cada
pregunta. Una respuesta correcta suma 0.4p.
1. Si tenemos que disear un filtro para una aplicacin de muy alta frecuencia, la mejor topologa
es:
106
2.
5.
Un filtro Gm-C
4.
Un filtro RLC
3.
Si necesitamos reducir el ruido total de un filtro paso bajo RC de primer orden, la mejor solucin
es:
107
Tenemos un decodificador de Televisin Digital cuya entrada es la toma de
antena y su salida es la seal de audio en estreo (dos canales) y la seal de
video compuesto. La seal de la antena se demodula hasta obtener dos
seales I/Q con 8MHz de ancho de banda cada una centradas en 5MHz y que
requieren ser digitalizadas con 66dB de relacin S/N al menos. La seal de
video compuesto tiene 7MHz de ancho de banda y requiere 10 bits. Las
seales de audio del canal izquierdo y del derecho tienen 16KHz de ancho de
banda y estn representadas internamente con palabras de 14 bits. Diga:
1) Cuantos conversores A/D y D/A son precisos a tenor del enunciado
2) Cul es la resolucin en bits necesaria para los conversores A/D de la
seales I y Q
3) Que velocidad de muestreo mnima requieren los conversores A/D de
las seales I y Q.
4) Que sera ms adecuado para el conversor de video compuesto, un
modulador sigma delta o uno de tipo R-2R y por qu?
108
Vo
K w
w
Vg
s 2 o s wo2
Q
1
R2
wo
Q
RC
2 R2 R1
H ( s)
2
o
+Vcc
R
+
-
Vg
Vo
-Vcc
C
R1
R2
Marque con una cruz la respuesta correcta. Cada respuesta correcta suma 0.4p cada respuesta
incorrecta resta 0.2p.
1.
La frecuencia natural de un filtro paso bajo de Segundo orden se puede obtener de:
a.
b.
c.
d.
2.
3. Un convertidor A/D sigma-delta de 4 bits tiene una SNDR mxima 6dB por debajo de su
SNR mxima. Cul considera la causa ms probable?
a. La distorsin introducida por el convertidor D/A
b. La distorsin introducida por lo comparadores
c. El ruido trmico y 1/f introducido en el primer integrador
d. Ninguna de las anteriores
4. Un circuito de muestreo y retencin debe cumplir que:
a. El nivel alto del reloj ponga un transistor MOS en zona hmica y el bajo en
saturacin
b. Los tiempos de subida y bajada del reloj no incrementen la inyeccin de carga
c. Los tiempos de subida y bajada del reloj produzcan una incertidumbre de
muestreo adecuada para la aplicacin
d. La capacidad del canal permita un ruido trmico KT/C adecuado para la aplicacin
5. En un filtro de capacidades conmutadas, si se disminuye la frecuencia de reloj en un factor 2, Cul
es la variacin de la frecuencia de corte del filtro?
a. 4
b. 1/4
c. 2
d. 1/2
Se ha elegido el siguiente esquema para un sintetizador de frecuencias que tiene que operar en
dos bandas:
Banda 1: 890MHz-915MHz con 125 canales separados 200KHz
Banda 2: 1710MHz-1785MHz con 375 canales separados 200KHz.
f1
Comp.
Fase 1
H1(s)
N1
f2
Comp.
Fase 2
VCO1
f01
VCO2
f02
FP(s)
H2(s)
N2
Este esquema est compuesto por dos PLL conectados con un mezclador y un filtro paso bajo (FP)
con ancho de banda inferior a f0 1 + f0 2 .
1) Demuestre que en rgimen permanente f0 1 =f 1 *N1+f 2 *N2
2) Si N1 y N2 son divisores de frecuencia programables, f 1 =200KHz y f 2 =1MHz, proponga un
conjunto de valores para N1y N2 con los que se puedan programar los canales de las dos bandas.
3) Proponga un valor para el ancho de banda del filtro FP(s), de forma que se cumpla la ecuacin
demostrada en 1) para todas las frecuencias del sintetizador. Justifique su respuesta.
4) Usando un modulador sigma-delta en uno de los bucles puede aumentar la velocidad de salto
de canal. Podra indicar por qu? Qu cambios necesitara introducir en el sintetizador a nivel de
bloques?
111
Elsistemadelafigura11recibelasealVLdeuncablecoaxialporelquesetransmitendos
sealesmoduladasde2MHzdeanchodebanda.Lafigura11tambinmuestraelespectrode
lasealrecibidaporelcableVL.
OL1
VL
OL2
filtropaso
bajo1
filtropaso
bajo2
V1
V2
Seal1Seal2
20MHz120MHz
Figura11
Queremosquelasdossealesmoduladassedemodulenhastacentrarsea0Hz.
1)CalculelasfrecuenciasdelososciladoreslocalesOL1yOL2.
2)Quecircuitodelosestudiadosenlaasignaturaseraadecuadoparalosmultiplicadores?
3)Queremosimplementarlosfiltrospasobajo1y2conunfiltrodeSallenKeyde2orden
comoeldelafigura.Dadoelespectrodelassealesdelafig.1,Culseraelanchodebanda
adecuadoparaestefiltropasobajo?
Vs s
k02
Ve s s 2 0 s 2
0
Q
1
RC
1
3 k
R1=10KOhm,C=50pF
4)CalculeelvalordeR2ydeRenelcircuitosiqueremosqueQ=1yquelafrecuenciadecorte
sealadelap.3.
5)Dibujeelespectroaproximadodelasealalaentradadelfiltro1yalaentradadelfiltro2.
6)Calculelaatenuacinquesufrelaimagendelaseal2alasalidadelfiltro1.Puedeusarlas
aproximacionesqueconsidereoportunas
112
Vin(t)
AGC
VoAGC(t)
A/D
14bits
450mVrms
y[n]
Vo AGC
Vin
exp(.)
fclk
Ln(.) Detector
Vc
F(s)
Figura21
VoAGC
z1
Figura22
w[n]
FiltroPaso
bajo
z1
R
y[n]
1bitD/A
Figura23
Contestealassiguientespreguntas:
1)CalculelaNTFylaSTFdelmoduladorsigmadeltadelafigura23.
2)Propongauncircuitoqueimplementelafuncinintegradorarecuadradaconguionesenla
figura23.
3)CalculelacapacidaddeentradadelA/DparaadquirirlasalidadelAGCconunaSNR=75dB,
atendiendoalruidotrmico.
4)Calculelafrecuenciamnimademuestreonecesariaparaconseguir14bitsderesolucinen
y[n]debidosoloaerrordecuantificacin.
6)CalculelastensionesmnimaymximadecontroldelAGCdelafigura22,sabiendoqueel
rangoprevistodegananciasdelAGCenestereceptoresde6dBa24dB.
7) Qu tipo de circuito considera ms adecuado para F(s) si desea minimizar el error
estacionariodellazodecontrol?Justifiquesurespuesta.
Datos:kT=4.141021J,paraT=300K,SNRmximadeunmoduladorsigmadeltacon
NTF=(1z1)2ycuantificadordeNbits: 6.02N+1.7612.9+50*log(R)dB
113
Marqueconunacruzlarespuestacorrecta.
1.1 Unfiltroconuncondensadoryunaresistenciasolamente:
a) Puedetenerunpoloyunceroreales
b) Tieneunpolorealyningncerosiempre
c) Tieneunpardepoloscomplejosconjugados
d) Puedetenerunceroyningnpolo
1.2 Queremosconstruirunfiltroactivopasobajode4ordenconcuatropoloscomplejosconjugados.Podemos
usarlatopologade
a) Variablesdeestadoyusaramoscuatroamplificadoresoperacionales
b) SallenKeyyusaramoscuatroamplificadoresoperacionales
c) Ungiradorporcadapardepolosyusaramoscincoamplificadoresoperacionales
d) Ungiradorporcadapardepolosyusaramoscuatroamplificadoresoperacionales
1.3 Lainyeccindecargaenuncircuitodemuestreoyretencinesunprocesoqueproduce
a) Distorsinnolinealquenosepuedeeliminarcompletamente
b) Offsetenlaseal
c) Distorsinnolinealquesepuedeeliminarcompletamenteconunapuertadetransmisin
d) Limitacinenelanchodebanda
1.4 Uncircuitodecapacidadesconmutadasaventajaaunfiltroactivoen:
a) Laposibilidaddehacerloprogramable
b) Laprecisinquepermiteensuscoeficientes
c) Laposibilidaddefiltrarsealesdeanchosdebandadesconocidosapriori
d) Laposibilidaddeintegrarsesinnecesidaddeconstruirbobinas.
1.5 Losinterruptoresdelosmultiplexoresanalgicoscuandoestncerradosson
a) unrelcerrado
b) untransistorbipolarsaturado
c) untransistorMOSenelquelacorrientededrenadorIdesindependientedelatensinVds
d) untransistorMOSenelquelarelacinentrelacorrientededrenadorIdylatensinVdsesconstante.
114
TenemosuncircuitodemuestreoyretencinconectadoaunconversorA/Dcomoenlafigura
Vclk
U1
-
M1
Vo
A/D 8 bits
Vg
Ch
Vref=5V
1)SiVgvaraentre0y5VylaVtdeltransistorM1esde1.2V,calculeelvalormnimoparael
nivellgicoaltodelgeneradorderelojVclk.
2)LacapacidadequivalentedelcanaldeltransistorM1esde0.5pF.CalculeenfuncindeChy
losnivelescalculadosenlapregunta1elerrordetensinqueseproduceenlatensindeCh
cuandoelinterruptorM1seabreenelcasopeor.
3)QuevalordaraalcondensadorChparaqueesteerrordeinyeccindecargafuesemenoro
igualque1VlsbenelconvertidorA/Dquehaydetrs.
115
Elcircuitodelafigurarepresentaunfiltroactivoentiempocontinuoseguidodeunfiltrode
capacidadesconmutadas.
1) Sabiendo que la impedancia del circuito equivalente insertado entre los puntos A y B
respondealaecuacin:Zeq=s*Cf*Rf2,calculelafuncindetransferenciaH(s)=Vsf(s)/V1(s),
suponiendoqueelinterruptorSW1estabierto.
2)Digadequtipodelosestudiadosenclaseeselfiltroactivoysiespasobajo,pasoaltoo
pasobanda.CalculelafrecuenciadecorteyelfactordecalidaddeH(s).
3)SiRf=10KyCf=200pF,calculeR5yC2paraquelafrecuenciadecortedelfiltrosea8KHzy
elfactordecalidadQ=1.5
4)CalculeelvalordeC3paraquealcerrarSW1lafrecuenciadecortesereduzcaa4KHz.Cual
seraelnuevofactordecalidadQ?Qucomponenteelectrnicoemplearaparaimplementar
SW1situviesequeintegrarestefiltroenunchip?
5)CalculelacargaenC4yC5enelinstantedetiempot=nTenfuncindeVsfyVsc.Calculela
cargaenC4yC5ent=(n+1)T
6) Calcule la funcin de transferencia en el dominio de la transformada Z H(z)=Vsc(z)/Vsf(z).
Dequtipoyordenes?
7) Atendiendo al ancho de banda del filtro previo, cul sera la mnima frecuencia de
muestreoquepodramosusarparaelfiltrodecapacidadesconmutadas,siSW1estaabierto?
116
Marqueconunacruzlarespuestacorrecta.
1.UncircuitodeControlAutomticodeGanancia(AGC)puedeservir:
a)ParaquelapotenciaderuidotrmicoalaentradadeunconvertidorA/Dseaconstante
b)ParaquelaSNRalasalidadeunconvertidorA/Dsemantengadentrodeunosmrgenes
c)Paramantenerconstanteelanchodebandadeunamplificador
d)ParaquelapotenciaderuidotrmicoalaentradadeunconvertidorA/Dsereduzca
2.Cundoconvieneusarunamplificadorsintonizadoenvezdeunfiltroactivopasobanda?
a)Siemprequepodamosutilizarbobinasfueradeuncircuitointegrado
b)Solamentecuandoloconectamosalasalidadeunmezclador
c)Cuandolafrecuenciadelasealaprocesarrequiereamplificadoresnofactiblesparaelfiltroactivo
d)Nosepuedenhacerfiltrosactivospasobanda,solopasobajo.
3.LasirregularidadesenlosintervalosdecuantificacindeunconversorA/Dproducen
a)Distorsinnolinealquenosepuedecompensar
b)Incrementoenelmargenlibredeespurios(SFDR)
c)UnalimitacinenlarelacinSNDR(seal/ruido+distorsin)mximaobtenible
d)Todassonciertas
4.UnconversorD/Aqueoperaencorrientefrenteaunoentensin
a)Suelesermsrpido
b)Permiteunamejorlinealidad
c)Esincondicionalmentemonotnico
d)Ocupamenosreaenunchip
5.PorquesmuydifcilconstruirunA/Dquetenga3GHzdeanchodebanday16bitsderesolucin?
a)Noesdifcil,esunasituacinmuyfrecuenteenmuchosproductoselectrnicos.
b)Porqueunconvertidorflashpodrafuncionarcon16bitsderesolucinperonoa3GHz
c)Porquelaincertidumbredeaperturayeljitterderelojrequeridosenelcircuitomuestreoserianmuy
estrictosenestecaso
d)Lab)ylac)sonciertas.
6.RespectoalruidodecuantificacinyalruidotrmicoalasalidadeunconvertidorA/D
a)Elruidodecuantificacinesproporcionalalnmerodebitsdelconvertidoryeltrmicoesconstante
b)Elruidoeltrmicoesproporcionalalnmerodebitsdelconvertidorydecuantificacinesconstante
c)Elruidotrmicoydecuantificacindependendelavelocidaddemuestreo
d)Elruidotrmicodependedelavelocidaddemuestreoyeldecuantificacindelnumerodebitsdel
convertidor
117
Enunreceptorderadiosuperheterodino,tenemosunmezcladorquemultiplicalasealdeun
osciladorlocalcon30mVdetensindepicoconunaportadoradeentradade1mVdepicoy
900MHz. El mezclador tiene una ganancia de 30dB y est conectado a un amplificador
sintonizadocomoseindicaenlafigura:
1)Siqueremosquelasealdefrecuenciaintermediadelreceptoresteen10MHz,calculeel
menorvalorposibledelafrecuenciadelosciladorlocalVol.
2)SiVe=G*Vol*Vp,calculelaexpresinmatemticadeVesiVpyVolsonsenoidalesyGesla
ganancia del mezclador. Nota: sen 1 sen 2
1/2 cos 1
2
cos 1
2 .
culeslaamplituddelacomponentedeseadade10MHzenVoltiosdepico?
3) Calcule el valor de C1 para que el amplificador sintonizado seleccione la componente
deseadasiL1=3uH.
118
Enlafigurasemuestraunconvertidordedatostipopipeline.Laprimeraetapaseharealizado
conunconvertidortipoFlashde3bits,unipolar,conunatensindereferenciade4V.Elerror
decuantificacinseobtieneconlaayudadeunconvertidorD/Adecorrienteporelementos
unitarios.Cadafuentedecorrienteaporta0.5mAalacorrientedesalida.LacargadeesteD/A
asusalidaesdetiporesistivo,produciendounatensinquevaraentre0y3.5V.Elrestode
etapassonceldasde1bit.Cadaceldacontieneuncomparador,unconvertidorD/Adetensin
yunamplificador.Contestealassiguientespreguntas:
Celda3bit
Clk
Flash3bit
DAC3bit
Gv
Celda
1bit
Celda
1bit
Celda
1bit
RegistroPipeline
Clk
Vxi
bi
DAC
1bit
Voi
2
a)CuntosbitstieneesteconvertidortipoPipeline?
b) Cul es la tensin correspondiente al cambio del bit menos significativo (VLSB) en el
convertidorflashde3bits?
c)PropongaunesquemaparaelconvertidorFlashde3bits,eindiquesiseranecesarioalgn
tipodedecodificadorlgicoasusalida.
d) Cul es el fondo de escala de cada celda de un bit si su comparador tiene una tensin
umbralde2V?
e) Cul es el factor de amplificacin Gv que se necesita en el amplificador diferencial de
tensinidealqueseencuentraantesdelaprimeraceldade1bit?
g) La frecuencia de muestreo de cada etapa es de 100MHz. Cuntos ciclos de reloj tarda el
convertidor en convertir una tensin de 1V? Cul es la velocidad de refresco del dato de
salida?
119
Marqueconunacruzlarespuestacorrecta.
1. Unmoduladorsigmadeltaconuncuantificadorinternode3bitstienemejorrelacinsealaruido
queunconvertidorflashde3bit
a) Siempre,independientementedelafrecuenciaderelojusadaencadacaso
b) Slosiseusaunrelojdemenorfrecuenciaenelmoduladorsigmadelta
c) Slosiseusaunfiltrodeordenelevadodentrodelmoduladorsigmadelta
d) Slosisecolocaunfiltrodediezmadoalasalidadelmoduladorsigmadelta,ysupuestoque
ambosconvertidorescodificanunasealdelmismoanchodebanda.
2.Enunsintetizadordefrecuencia
a) Elaumentodelanchodebandadelfiltrodebucledisminuyelapotenciadelruidodefaseala
salidadelsintetizador.
b) Elanchodebandadelfiltrodebucledebesersuperioralafrecuenciadereferencia
c) Elaumentodelanchodebandadelfiltrodebucleproduceunadisminucindelavelocidadde
saltodefrecuenciadelsintetizador
d) Ningunadelasanterioresescorrecta
3.QuaplicacinconsideramsadecuadaparaunconvertidorD/Adetiposigmadelta?:
a) LasalidadevideocompuestodeunTDT.
b) UnaantenaGPS.
c) Lasalidaparaauricularesdeuntelfonomvil.
d) LaetapaderadiodeunreceptorUMTS
4. Un convertidor A/D sigmadelta de 4 bits tiene una SNDR (relacin seal a ruido ms distorsin)
mximade72dB.Determineculdelassiguientesafirmacionesescierta:
a) EsteconvertidornecesitaunconvertidorD/Ainternode4bit.
b) EsteconvertidornecesitaunconvertidorD/Ainternode12bits.
c) ElconvertidorA/Dtieneunaresolucinequivalenteaunconvertidoruniformede4bits.
d) ElconvertidorA/Dtieneunaresolucinequivalenteaunconvertidoruniformede10bits.
5.Unsintetizadordefrecuenciadedoblemdulo
a) Tienemenorpotenciadeespuriosqueunsintetizadordefrecuenciafraccionaldetiposigma
delta
b) Tienemayorpotenciadeespuriosqueunsintetizadordefrecuenciafraccionaldetiposigma
delta
c) Tienemsresolucinenlaseleccindefrecuenciasqueunsintetizadordefrecuenciafraccional
detiposigmadelta
d) Surespuestaacambiosdefaseesmsrpidaqueladeunsintetizadordefrecuenciafraccional
detiposigmadelta
1
1z1
z1
1z1
y[n]
G(z)
128
w[m]
1bitDAC
x(t)
1bitDAC
120
a) Determine el ancho de banda mximo de la seal x(t) que puede adquirirse con este
convertidor.
b)CalculelaNTFdelmodulador
c)EstimelaresolucinenbitsdeesteconvertidorapartirdelaSNRmximaquetericamente
puedeobtenerseenesteconvertidordebidosloaruidodecuantificacin.
d) Qu circuito escogera para la implementacin de los integradores del modulador: un
circuitodecapacidadesconmutadas,uncontadordigital,ouncircuitoactivoRC?
e) Qu circuito escogera para la implementacin del filtro G(z): un circuito de capacidades
conmutadas,unfiltrodigital,ouncircuitoactivoRC?
Datos: La SNR mxima de un modulador SigmaDelta de segundo orden puede estimarse a partir de su modelo
linealcomo6.02*N11.14+50*log(R),dondeNeselnmerodebitsdelcuantificadoruniformeyRlarelacinde
sobremuestreo
121
Sedeseaimplementarunsintetizadordefrecuenciaconelsiguientediagramadebloques:
R
VCO
100kHz
C
64
a)CalculelasensibilidaddelcomparadordefaseenV/radsielcircuitoestalimentadoa5V
b)CalculelasensibilidaddelVCOenMHz/Vapartirdelasiguientegrficadefuncionamiento
delVCO.
Frecuenciade
oscilacin
8MHz
4MHz
5V
Tensindecontrol
0
Datos:Enunsistemadesegundoordendadopor
eltiempodesubidaenlarespuesta
anteescalnvienedadoaproximadamentepor
,supuestoQ>0.5
122
Marqueconunacruzlarespuestacorrecta.
1.1 UnconvertidorD/AR2Rtienelasiguienteventajaconrespectoaunconvertidorporelementos:
a) Essiempremonotnico
b) Requiere menor nmero de componentes, ypor tanto en una solucin integrada ocupa menos rea de
silicio
c) Presentamenordistorsin
d) Puedeoperarconunrelojdefrecuenciasuperior
1.2 UnconvertidorA/D(convertidorA)de10bitspresentaunaINLde0.3LSBsyotroconvertidorA/D(Convertidor
B)de12bitspresentaunaINLde3LSBs.Culdelassiguientesafirmacionesesverdadera?
a) LaSNRmximadelconvertidorBsiemprevaasermayorqueladelconvertidorA
b) ElrangodinmicodelconvertidorBessiempremayorqueeldelconvertidorA
c) ElruidotrmicodelconvertidorBvaasersiempremayorqueeldelconvertidorA
d) LafrecuenciaderelojdelconvertidorAesmenorqueladelconvertidorB
1.3 Elfactordecalidaddelresonadordeunmezcladordoblementebalanceadoinfluyeen:
a) Elniveldelosproductosdeintermodulacinfueradebanda.
b) Losarmnicosdelasealdelosciladorlocal.
c) Lanolinealidaddelatransconductanciadelostransistores.
d) Lagananciayelanchodebandaalasalidadelmezclador.
1.4 EnunconvertidorA/Ddedoblerampa:
a) SerequieredeunconvertidorD/Amultibitinterno.
b) El valor de la constante de tiempo RC y el valor de la tensin de alimentacin no tiene influencia en el
nmeroefectivodebitsdelconvertidor(ENOB).
c) Requiereunnmerodeciclosderelojigualalnmerodebitspararealizarunaconversin.
d) ElvalordelaconstantedetiempoRCnotieneinfluenciaenlaresolucindelconvertidor.
1.5 En un circuito aparecen conectadas dos fuentes de ruido de tensin en serie, de 4V y 3V de valor rms
respectivamente.Culeselvalorrmsdesucombinacinenserie?
a) 7V
b) 25V
c) 5V
d) Nosepuedesaberporqueesunavariablealeatoriadepotenciadesconocida
123
Dadoelcircuitodelafigura,
1) Digaculeslafuncindedichocircuito
2) Calcule la frecuencia que ha de tener la
seal del oscilador local si la seal de
entrada est centrada en 100MHz,
L=1.2mH y C=4nF y queremos que la
salidatengalamximaamplitudposible.
3) Apartirdequefrecuenciademuestreo
mnima del conversor A/D estara
correctamente digitalizada la seal de
salidasegnelcriteriodeNyquist,suponiendoquelasealdeentradatiene1MHzde
anchodebanda?
4) Qupasaracualitativamentesilasealdelosciladorlocalfueseunaondacuadrada
envezdesenoidal?
124
Elsistemadecomunicacionesenlneadelafigura1puederecibirsealesdeentre1mVrmsy
700mVrms, en un ancho de banda analgico de 20MHz, medidos a la entrada del control
automticodeganancia.Contestealassiguientespreguntas:
Amplificador
Tx
D/A
Vo
LineDriver
Vi
Hbrida
exp(.)
Ln(.) Detector
Lnea
Rx
A/D
Integrador
3
AGC
Vc
1000/s
Figura1
Figura2
Figura3
1) Qu convertidor A/D considera ms eficiente para la aplicacin, un convertidor tipo
Pipeline,ounSAR?Justifiquebrevementesurespuesta.
2) Se desea digitalizar la seal recibida con una resolucin mnima de 50dB en ausencia de
ruido trmico. Determine las ganancias mnima y mxima en dB del bloque AGC de la
figura2.Culeselrangodetensionesdecontrol(Vc)paradichomargen?
3) DeterminelaconstantedetiempodelAGC.
4) CalculelacapacidaddeentradadelA/Dparaquelapotenciaderuidotrmicoest10dB
porencimadelapotenciadelerrordecuantificacin,suponiendoqueoperaalavelocidad
deNyquist.(ConsidereKT=4.14*1021)
5) Elcircuitodehbridaelectrnicasemuestraenlafigura3.CalculeelvalordeR1yR2para
quelaatenuacindeTx1enRx1seainfinita.
6) SiR1seincrementaun10%,calculelaatenuacindeTx1enRx1endB.
125
Marqueconunacruzlarespuestacorrecta.
1)
2)
3)
4)
5)
Losfiltrosdecapacidadesconmutadastienenlasiguienteventajafrentealosfiltrosactivos
a) Loscondensadorespuedentenermuchamsprecisin
b) Nonecesitanbobinas
c) Dependendelarelacinentrecondensadores
d) Necesitanoperacionalesdemenoranchodebanda
Elerrordeinyeccindecargadeuncircuitodemuestreoyretencin
a) Crececoneltamaodelcondensadorderetencin
b) DecrecealaumentarlaresistenciadelcanaldelinterruptorMOS
c) DecrecealaumentarelreadelcanaldelinterruptorMOS
d) Introducedistorsinarmnicaenlasealmuestreada
Enunfiltroactivodevariablesdeestado,lafrecuenciadecortedependede
a) Lagananciadelosintegradores
b) Lafrecuenciademuestreo
c) Elanchodebandadelosamplificadoresoperacionales
d) Latoleranciadelasresistencias
Elerrordeincertidumbredeaperturadeuncircuitodemuestreoyretencin
a) Dependedelostiemposdesubidaybajadadelasealderelojexclusivamente
b) DependedelostiemposdesubidaybajadadelasealderelojydelvalordeVtdelinterruptorMOS
c) DependedelreadelcanaldelinterruptorMOS
d) Dependedeltamaodelcondensadorderetencin.
Enuncircuitodemuestreoyretencin,eltransistorMOSdelinterruptor
a) conmutaentrecorteysaturacin
b) tienequesernecesariamentedecanalN
c) entraavecesenlazonatrodo
d) entraenlazonatrodocuandoestabiertoyensaturacincuandoestcerrado
126
Vi[n]
Dadoelcircuito
V0[n]
C1
1) CalculelacargadeC1yC2ent=nTenelcircuito
2) Calcule V0[n+1] en funcin de V0[n] y de Vi[n] en el
circuito,considerandoV[n]=V(nT)
3) CalculelafuncindetransferenciaeneldominioZ
C2
1
2
nT
(n+1)T
127
Queremosrealizarunfiltropasoaltodesegundoorden.ElfiltroequivalenteconcircuitosRLC
semuestraenlafiguraa.Calcule:
Ca=10nF
L
+
Vo
Vi
La=253uH
Figura a)
Ra=159
3) Queremosimplementarelfiltroempleandouncircuitogiradorcomoeldelafigurab.
Dibujeelesquemacompletodelfiltroempleandoelgiradorademsderesistenciasy
condensadoresadicionalesydelevaloresatodosloscomponentes.
Figura (b)
Z(s)=sCbR2
R
Cb=10nF
4) Cmo podra hacer que la frecuencia de corte fuese programable entre su valor
nominal y el doble mediante interruptores MOS en el girador? Dibuje la solucin
propuestarepitiendoelesquemadelfiltroquehadibujadoenelapartado3).
128
129
Dado el circuito
2
1
C2
C1
Vi[n]
V0[n]
1
2
nT
(n+1)T
130
Queremos realizar un filtro paso banda de segundo orden con funcin de transferencia
Ko s
H ( s)
s
2
o
Q
s o
131
132
En la figura tenemos un modulador que genera una seal en AM y emplea un conversor D/A
para generar la seal moduladora. La seal moduladora tiene 10KHz de ancho de banda. La
seal portadora se genera con un generador senoidal de frecuencia 20MHz. Conteste
justificando las respuestas:
fs
D/A
20MHz
a) A qu frecuencia de muestreo fs debera ir el conversor D/A como mnimo?
d) Si queremos que la relacin SNDR en el punto M del circuito sea de 70dB, Cual debera ser
la ENOB mnima del conversor D/A? Valdra cualquier conversor de 12 bits de resolucin?
f) Para generar la seal en AM, Es necesario un mezclador de 4 cuadrantes, o basta con uno
de 2 cuadrantes?
133
Vc(t)
Vin(t)
fs
Va(nTs)
Vs(t)
VGA
D(nTs)
A/D
13bits
rms()
Cs
Ln()
Vc(t)
F(s)
Vr
A la entrada del amplificador de ganancia variable o VGA llega una seal de 10MHz de
ancho de banda, con una amplitud de pico variable entre 1mV y 100mV. La ganancia mnima
del VGA es 12dB, de forma que el convertidor A/D trabaja a plena escala cuando se reciben
100mV de pico en Vin. Se desea una SNR mnima a la salida del A/D de 72dB.
Considere todos los componentes ideales a efectos de ruido con excepcin del
muestreador. Para realizar los clculos que se piden a continuacin suponga Vin senoidal y
conteste a las siguientes preguntas:
1) Calcule la frecuencia mnima del reloj de muestreo para poder recuperar correctamente la
seal recibida, el rango de tensiones del A/D que determina su fondo de escala, y la
tensin de 1LSB.
2) El condensador Cs se ha diseado para que la potencia de ruido trmico en Va domine
sobre la potencia del error de cuantificacin introducida por el A/D. El muestreador
consiste en un transistor MOS, que a efectos de ruido trmico, se modela por su
resistencia de canal. Considerando la SNR mnima que se desea obtener, y sabiendo que
la resistencia de canal en este caso son 100, calcule el valor de Cs.
3) Calcule la relacin de potencias entre el ruido trmico y el error de cuantificacin, y
demuestre que efectivamente la potencia de ruido trmico domina sobre la potencia del
error de cuantificacin.
4) Calcule la ganancia mxima del VGA que garantiza la SNR deseada para el mismo valor de
Cs, y proponga una funcin F(s) que minimice el error estacionario del lazo de control del
VGA.
5) Por error se ha seleccionado un VGA con un rango de ganancias entre 10dB y 40dB.
Describa qu ocurrir con el error del lazo de control en este caso. Cul sera la amplitud
mnima en Vin para la que se seguira cumpliendo la SNR mnima deseada? Cul sera la
SNR si la amplitud de pico en Vin es 1mV?
Otros Datos: Constante de Boltzmann=1.38x10-23J/K, Temperatura=300K, Ancho de banda de
ruido equivalente de un filtro RC =1/(4RC)
134
135
Se desea disear un sintetizador que cubra una banda de frecuencias de 2110MHz a 2165MHz
con un espaciado de canales de 5MHz. Se dispone del sistema de la figura:
incremento
de fase L
DDS
D/A
fr
fb
f0
VCO
filtro paso
bajo
Comparador
de fase
Divisor
1/N
El DDS tiene una memoria ROM de 216 posiciones y la palabra de control del incremento de
fase L, tiene tambin 16 bits. Suponga que N=32 y que fr tiene 256MHz. Calcular:
1) La frecuencia de la seal fb para cada uno de los extremos de la banda y el incremento de
frecuencia en fb correspondiente al salto de un canal.
2) El valor del parmetro L que habra que programar para cada extremo de la banda y el
incremento de frecuencia en f0 al pasar de un valor L al siguiente L+1.
3) El ancho de banda del filtro de bucle podra ser mayor que el espaciado de los canales?
4) Si el filtro paso bajo es un filtro RC, de que orden es la funcin de transferencia de fase del
PLL?
Queremos sustituir el DDS y el D/A por un modulador sigma delta. Para ello desconectamos el
DDS y conectamos en fb el generador de referencia fr directamente. Adems, sustituimos el
divisor por N por un divisor de doble modulo entre N y N+1 controlado por un modulador
sigma delta digital de 1 bit al que aplicamos un valor constante K. Cuando el sigma delta
produce un 0 se divide por N (32) y cuando produce un 1 se divide por N+1 (33).
5) Partiendo del diagrama del enunciado, dibuje el diagrama de bloques de este nuevo
sintetizador.
6) Si aplicamos al sigma-delta una entrada K=0 constantemente, calcule el nuevo valor de fr
para que se obtenga en f0 2170MHz.
7) Calcule el valor de la constante K que habra que aplicar al modulador sigma delta para
obtener cada uno de los extremos de la banda.
8) Qu incremento del la constante K habra que aplicar para obtener los saltos de 5MHz?
136
Bloque 2.
2.1 Un control automtico de ganancia suele tener un amplificador que varia su ganancia
logartmicamente porque
a) de esta forma podemos programar su ganancia en Decibelios.
b) el sistema de control que se forma es lineal si consideramos las magnitudes en dB.
c) as se puede implementar con un multiplicador de 2 cuadrantes.
d) no hace falta poner un integrador en el bucle de control de ganancia.
2.2 En un mezclador doble balanceado (clula de Gilbert):
a) tanto la entrada de la seal portadora como la de la seal moduladora son
diferenciales
b) solamente se pueden multiplicar seales en dos cuadrantes
c) el circuito se construye tpicamente con un par diferencial y una fuente de corriente
d) si las dos entradas tienen la misma frecuencia slo sale una tensin continua
2.3 El error de cuantificacin de un conversor analgico / digital
a) se suele suponer que es un ruido blanco con un modelo estadstico Gausiano
b) tiene una potencia que disminuye con el sobremuestreo.
c) Depende del tamao del condensador del circuito de muestreo y retencin.
d) tiene una potencia que depende solo del tamao del escaln de cuantificacin del A/D
2.4 Un convertidor digital / analgico de 5 bits que emplea fuentes de corriente todas iguales
a) necesita 5 fuentes de corriente
b) necesita ms fuentes de corriente que las resistencias de un D/A tipo R-2R de 5 bit.
c) no es monotnico, a diferencia del de tipo R-2R
d) necesita tantas fuentes de corriente como las resistencias de un D/A tipo R-2R de 5 bit.
2.5 Un conversor A/D de aproximaciones sucesivas de 16 bits y 1 milln de muestras/segundo
a) El comparador interno hace 1 milln de comparaciones por segundo
b) El conversor D/A interno hace 1 milln de conversiones por segundo
c) El conversor sobremuestrea la entrada por un factor R=16
d) El reloj del registro de aproximaciones sucesivas ha de ser de 16MHz al menos
Bloque 3.
3.1 Un A/D de 10 bits muestrea a 2MHz una seal senoidal de 100KHz de ancho de banda
a) El factor de sobremuestreo es R=20
b) La SNR mxima que podramos obtener es de 61.76dB
c) La SNR mxima que podramos obtener es de 71.76dB
d) La SNR mxima que podramos obtener es de 74.77dB
3.2 Un reproductor de audio digital utiliza un conversor D/A sigma delta de 1 bit
a) Delante del D/A hay que poner un filtro de condensadores conmutados de
interpolacin
b) Detrs del D/A hay que poner un filtro digital numrico de diezmado.
c) Detrs del D/A hay que poner un filtro analgico para eliminar ruido de cuantificacin
d) Detrs del D/A hay que poner un filtro digital para eliminar alias.
3.3 Un conversor A/D de tipo sigma delta de 1 bit implementado con condensadores
conmutados tiene la ventaja de que
a) no incluye ningn circuito de muestreo y retencin al igual que el flash.
b) Puede funcionar a una frecuencia de muestreo similar a la de los conversores flash.
c) No necesita ningn tipo de calibrado al ser de un bit.
d) No necesita ningn conversor D/A interno como el flash.
3.4 Un sintetizador de doble mdulo tiene la siguiente ventaja:
a) generar ruido aleatorio en vez seales espurias.
b) permitir un divisor de la referencia que solo tiene dos valores de divisin.
c) permitir un preescalador de la salida del VCO que solo tiene dos valores de divisin.
d) permitir un preescalador de la salida del VCO que solo tiene un valor de divisin.
3.5 En un generador senoidal de tipo DDS (sntesis digital directa)
a) Necesitamos un D/A cuya frecuencia de muestreo vara segn la frecuencia a generar
b) Necesitamos un D/A cuya resolucin coincida con la longitud de la ROM del DDS
c) Necesitamos que el incremento sobre el contador que direcciona la ROM tenga tantos
bits como el conversor D/A
d) Necesitamos un D/A que funciona a una frecuencia de muestreo fija
137
El sistema de la Figura 1 forma parte del front-end analgico de un mdem para ADSL, donde Z L
representa la impedancia de la lnea telefnica vista desde el circuito de la hbrida.
Interpolador
D/A
1bit
SD 1bit
Procesador
digital
Filtro
diezmado
Vin
Htd(z)
Vout
Htc(s)
Line Driver
Hbrida
A/D
SAR
ZL
Ha(s)
Vr
Figura 1
A
1
Vin
C1
R1
1
Vout
C2
Zh
Vr
R2
nT
Figura 2
ZL
nT+T
nT+T/2
B
Figura 3
A la entrada del bloque interpolador tenemos una seal digital codificada con 13 bits y una tasa
de 4 millones de muestras por segundo. Sabiendo que el D/A sigma-delta es de 1 bit y de
segundo orden, determine el factor de sobremuestreo necesario para no perder SNR.
b) El filtro que opera en tiempo discreto est implementado con el circuito de la Figura 2.
Determine su funcin de transferencia Htd(z) si C1=C2. Dibuje el diagrama polo-cero de esta
funcin.
c) Proponga una frecuencia de corte del filtro formado por Htd(z) y Htc(s) que garantice que la
seal tenga la SNR calculada en el apartado a)
Sobre el circuito de hbrida de la Figura 3,
d) Suponiendo que Zh=ZL calcule la relacin entre R1 y R2 para que la seal recibida en B slo
dependa de Vr.
e) Qu ocurrira si variara la impedancia de la lnea ZL?
Sobre la parte del receptor,
f)
La frecuencia de muestreo del convertidor A/D es 64MHz. Determine el orden del filtro
antialias, Ha(s) para atenuar 36dB a dicha frecuencia. Suponga que la frecuencia de corte del
filtro es igual al ancho de banda, 2MHz.
g)
Considere que el circuito de la hbrida introduce a la entrada del filtro Ha(s) una densidad
-17 2
espectral de potencia de ruido trmico de 10 V /Hz. Suponiendo que el filtro es de primer
orden, y que es ideal no introduciendo ruido trmico, determine la potencia de ruido a la salida
del filtro.
h) Si el convertidor A/D es de 10bits, considerando que es de aproximaciones sucesivas, indique la
frecuencia de reloj necesaria para que su circuito opere correctamente.
Datos:
-
En un filtro de primer orden, con funcin de transferencia H(s), ganancia unidad, y frecuencia
de corte f0 en Hz,
|H(j2f)|2df=f0/2
0
138
3.6 Un determinado filtro tiene 20KHz de ancho de banda equivalente de ruido. Determine la
densidad espectral de potencia de una fuente de ruido blanco conectada a la entrada,
sabiendo que a la salida del filtro hay un valor rms de tensin de 2Vrms
a) 200 .10-6 V2/Hz
b) 20.10-6 V2/Hz
c) 10.10-6 V2/Hz
d) 100.10-6 V2/Hz
3.7 Un error de DNL de 0.1LSBs en un convertidor D/A de 10 bits produce
a) Que el convertidor no sea monotnico
b) Que el convertidor presente una menor relacin de seal a ruido ms distorsin
(SNDR) en comparacin con el mismo D/A sin error de DNL
c) Que el convertidor tenga un error de ganancia
d) Que el convertidor tenga un mayor tiempo de establecimiento en comparacin con el
mismo D/A sin error de DNL
3.8 Un convertidor A/D de tipo sigma-delta tiene un cuantificador interno de 1 bit, y opera con
una relacin de sobremuestreo de 100. Si el ancho de banda analgico es de 20KHz, y la
SNR a la salida del filtro de diezmado es 84dB, cul es la tasa de datos a la salida del
modulador, antes de pasar por el filtro de diezmado?
a) 5,6 millones de muestras por segundo
b) 2,8 millones de muestras por segundo
c) 2 millones de muestras por segundo
d) 4 millones de muestras por segundo
139
Este circuito consiste en un filtro paso bajo de sallen-key que acta como filtro antialiasing y
un convertidor analgico digital.
1) Diga cul es el orden del filtro. Diga cul sera la atenuacin en dB/dcada a partir de la
frecuencia de corte
2) A tenor del esquema del convertidor diga qu tipo de los estudiados en clase se trata. Cul
sera la frecuencia de la seal de reloj Vclk para obtener una frecuencia de muestreo de
fm=100MHz?
3) Si la frecuencia de muestreo fm=100MHz, calcule el ancho de banda que debe tener el filtro
para que no se produzca aliasing.
4) Calcule los valores de R5, R8 y R7 para fijar la frecuencia de corte igual al ancho de banda
que ha calculado en 3) si C1=C2=25pF y queremos un factor Q=1.
5) La seal de entrada tiene una componente continua de 1.25V sumada a una tensin
senoidal de 1.25V de pico y frecuencia 1MHz. Calcule y dibuje como seria la seal en el punto
Vf. Calcule como seria la en Vf seal si tuviese 500MHz en vez de 1MHz.
6) Calcule los puntos de conmutacin de los comparadores Vc1, Vc2 y Vc3. Escriba en una tabla
los valores de los intervalos de tensin del convertidor A/D y los cdigos asociados de dos bit
que deberan aparecer en B1 y B2.
7) Copie y rellene la tabla de verdad del decodificador que est dentro del bloque "Registro y
decodificador" y que liga S1, S2 y
S3 con B1 y B2.
Datos: C1=C2=C, R7=R8=Rf
S1 S2 S3
B1 B2
Vf s
Vin s
k02
s2
0
Q
s 02
1
Rf C
1
3 k