Vous êtes sur la page 1sur 2

Sistemas Digitales y Arquitectura

de Computadoras (IS-341)

UNSCH 2009-I

PRIMER EXMEN PARCIAL DE IS-341


Fecha: 26-Octubre-2009.
Nota: -

Duracin: 2:30 Hrs (6:00 8:30 a.m.)

El examen deber resolverse SIN copias, NI apuntes, NI Formularios.


Est prohibido el uso de calculadora y prstamo de tiles.
Durante el examen, los celulares deben estar apagados.
Use bolgrafo en la solucin del examen; se tendr en cuenta criterio, sea claro y ordenado.
Las preguntas 1,2,3 y 4 califican 3 puntos c/u, las preguntas 5 y 6 califican 4 puntos c/u.

1. Disear un circuito lgico que genere el bit de paridad par e impar de una combinacin
binaria de 16 bits, use compuertas XNOR en el diseo y un diagrama de cinco niveles de
lgica.
2. La siguiente funcin Booleana: B.E + B.D.E , es una versin simplificada de la expresin:

B.E + B.C .D.E + B.C .D.E + A.B.D.E + B.C.D.E


Hay condiciones Dont care?. Si es as, hallarlas.
3. Una caja de seguridad dispone de 5 cerrojos (V,W,X,Y,Z) los cuales deben ser
desbloqueadas para abrir la caja. Las llaves de la caja estn distribuidas entre 5
ejecutivos(as) de la siguiente manera: Alberto tiene llaves para los cerrojos V y X; Belissa
para V y Y; Carlos para W y Y; Danissa para X y Z; Edwin para Y y Z.
a) Determine todas las combinaciones mnimas de ejecutivos requeridas para abrir la caja.
b) Determine el(la) ejecutivo(va) esencial.
4. Simplifique la siguiente funcin booleana:

f ( A, B, C , D ) = ( A + B + C ).( A + B + C ).( A + B + D ).( A + B + C )


a) En suma de productos y producto de sumas.
b) Implementar la funcin mnima, empleando slo compuertas NAND.
c) Implementar la funcin mnima, empleando slo compuertas NOR.
5. Se desea construir un circuito combinacional, como se muestra en la figura, con un total de
cuatro entradas (A4, A3, A2, A1) y tres salidas (Z2, Z1, Z0). Su funcionamiento ha de ser tal que
en la salida se obtenga el equivalente binario al nmero que representa el subndice de la
entrada activa (uno lgico). Puesto que simultneamente pueden estar activas varias
entradas, se fijar prioridad a la entrada activa cuyo subndice sea el menor. En el caso de
que ninguna de las entradas se encuentre activa, la salida ser equivalente al decimal cinco
(MSB) A4
A3
A2
(LSB) A1

SISTEMA

Z2 (MSB)
Z1

COMBINACIONAL

Z0 (LSB)

Se pide:
a) Obtener la tabla de combinaciones y simplificar cada una de las funciones lgicas de
salida.
b) Implementar las funciones lgicas mediante compuertas NAND con un mximo de tres
entradas.
(0,1,3,5, 6, 7)
6. Para la figura mostrada F ( x, y, z ) =

a) Hallar G(x,y,z) expresada como MaxTerm.


b) Implementar F(x,y,z), empleando slo compuertas NOR.

Ing Nicols E. Cortez Ledesma

Sistemas Digitales y Arquitectura


de Computadoras (IS-341)

Ing Nicols E. Cortez Ledesma

UNSCH 2009-I