LABORATORIO ELECTRNICA DIGITAL

Practica N4

Aplicacin de diseo de circuitos Combinacionales

Estructura y esttica
Trabajo (clculos y
cuestionario)
Anlisis de resultados

2.

Conclusiones

MARCO
TEORICO
lgebra

de

RESUMEN:

Boole

El presente informe est destinado al anlisis

comprobacin e implementacin de un circuito
lgico que se ajuste a las necesidades del
ejercicio planteado.

Se dice que una variable tiene valor booleano

cuando, en general, la variable contiene un 0
lgico o un 1 lgico. [1]
Esto, en la mayora de los lenguajes de
programacin, se traduce en false (falso) o
true (verdadero), respectivamente. Una
variable puede no ser de tipo booleano, y
guardar valores que, en principio, no son
booleanos; ya que, globalmente, los
compiladores trabajan con esos otros valores,
numricos normalmente, aunque tambin
algunos permiten cambios desde, incluso,
caracteres, finalizando en valor booleano. [1]
El 0 lgico El valor booleano de negacin
suele ser representado como false, aunque
tambin permite y equivale al valor natural,
entero y decimal (exacto) 0, as como la
cadena "false", e incluso la cadena "0". [2]
El 1 lgico En cambio, el resto de valores
apuntan al valor booleano de afirmacin,
representado normalmente como true, ya que,
por definicin, el valor 1 se tiene cuando no
es 0. [2]
Cualquier nmero distinto de cero se
comporta como un 1 lgico, y lo mismo
sucede con casi cualquier cadena (menos la
"false", en caso de ser sta la correspondiente
al 0 lgico). [3]

ABSTRACT:
This report is intended for testing and
implementation of a logic circuit that meets the
needs of the proposed exercise analysis.
PALABRAS CLAVE: algebra de Boole,
compuertas lgicas, tablas de verdad, Mapas de
Karnaugh.
1.

OBJETIVOS

1.1. Objetivo general:

Disear, analizar e implementar un circuito
lgico que satisfaga las necesidades del
ejercicio planteado.
1.2. Objetivos especficos:

Obtener tablas de verdad que ayuden a

plantear la activacin del circuito.
Deducir mediante mapas de Karnaugh la
ecuacin lgica que solucione el problema.
Disear el circuito lgico para su
implementacin y comprobacin.

3.

MATERIALES Y EQUIPOS
-

Resistencias de 220.
Dip switch.
Protoboard.
Cables de conexin.

LABORATORIO ELECTRNICA DIGITAL

Practica N4
4.

Fuente de alimentacin en DC
Compuertas Lgicas NAND,
NOT, OR.

AND,

DESARROLLO Y PROCEDIMIENTO

Problema
Mediante dos bombas (m1 y m2) se controla el
nivel de un depsito. El depsito tiene 2 boyas (b1
y b2). Cuando el nivel est por debajo de la boya
el contacto correspondiente est abierto. Las
bombas sacan agua de dos pozos. Si no hay agua
en el pozo la bomba no funciona. Para controlar
esto, cada pozo lleva un sensor (n1 y n2).
El sistema funciona de la siguiente forma:
Si el nivel del depsito supera la boya b1,
las bombas estn paradas.
Si el nivel del depsito est entre la boya
b1 y b2, funciona la bomba m1, si hay
agua suficiente en el pozo 1. Si no hay
agua en el pozo 1 pero la hay en el 2,
funciona la bomba m2.
Si el nivel del depsito est por debajo de
la boya b2, se activa la bomba m2,
adems de la m1.

0
1
1
1
1
1
1
1
1

1
1
1
1
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
0
Tabla 1. Tabla de verdad

0
0
0
0
0
0
0
0
0

Parte 2. Mapas de Karnaugh

2.1 Salida m1
Mediante la tabla de verdad(Tabla1) se puede
plantear los mapas de Karnaugh para cada salida
m1 y m2.

Tabla2. Mapa de Karnaugh para la salida m1

m1=b1n 1
Ecuacion1. Ecuacin Lgica para m1.

Fig1. Grafico del problema planteado.

2.2 Salida m2

Parte 1. Tabla de verdad

b1
0
0
0
0
0
0
0

b2
0
0
0
0
1
1
1

n1
0
0
1
1
0
0
1

n2
0
1
0
1
0
1
0

S1
0
0
1
1
0
0
1

S2
0
1
0
1
0
1
0

Tabla3. Mapa de Karnaugh para la salida m2

LABORATORIO ELECTRNICA DIGITAL

Practica N4

m2=( b2+ n1)(

b2)( n 2)

Ecuacion2. Ecuacin Lgica para m2.

Parte 3. Circuitos Lgicos

Anlisis: si b1 y b2 tienen un 0 y los depsitos

n1y n2 tienen 1 lgico se activarn m1 y m2
debido a que deben llenarse los tanques.
6.

CONCLUSIONES

Mediante la tabla de verdad se realiza las

comprobaciones debido a que al activar las
entradas con las distintas configuraciones
segn el enunciado la salida debe activar la
bomba o en este caso el led que demuestra el
funcionamiento del sistema.

Se observ que funcionaba correctamente al

accionar la entrada b1 debido a que segn las
condiciones del sistema al activarse el sensor
b1 existira un paro general de las bombas y
se observa en la tabla de vedad que todas las
combinaciones en las que b1 se encuentra con
un 1 lgico las salidas tienen un 0 lgico.

Si los tanques se encuentran vacos se

activarn las bombas llenndolos lo cual en la
tabla de verdad se comprueba con b2 con 0
lgico y n1 y n2 con1 lgico.

7.

REFERENCIAS BIBLIOGRFICAS

Fig2. Circuito a implementar para la salida m1

(Ecuacion1)

Fig3. Circuito a implementar para la salida m2

(Ecuacion2)
5.

Si el nivel del depsito est por debajo de

la boya b2, se activa la bomba m2,
adems de la m1.

ANLISIS Y RESULTADOS

Para su anlisis se debe tomar en cuenta las

condiciones del ejercicio.

Si el nivel del depsito supera la boya b1,

las bombas estn paradas.
Anlisis: al tener un 1 lgico en b1 el
sistema debe detenerse sin importar que valor
lgico tengan las otras entradas.

Si el nivel del depsito est entre la boya

b1 y b2, funciona la bomba m1, si hay
agua suficiente en el pozo 1. Si no hay
agua en el pozo 1 pero la hay en el 2,
funciona la bomba m2.

Anlisis: al tener un 1 lgico en las entradas b2,

n1 y 0 lgico en b1 funciona m2 lo que equivale
a un 1 lgico.

[1] T. L Floyd, "Dispositivos Electrnicos,"

Pearson Prentice Hall, octava edicin, Mxico
2008, pp. 182-183.
[2] R.L. Boylestad, L. Nashelsky, "Teora de
circuitos y Dispositivos Electrnicos," dcima
edicin, Mxico 2009, pp.206
[3] R. Araya.E.,(2006 mayo), Algebra de Boole,
Disponible
en:
http://users.dcc.uchile.cl/~clgutier/Capitulo_3.pdf