Vous êtes sur la page 1sur 26

Circuitos

combinacionales
aritmticos
(Parte II)
Luis Entrena, Celia Lpez,
Mario Garca, Enrique San Milln

Universidad Carlos III de Madrid

Contenidos
1. Circuitos sumadores y restadores
Sumadores con propagacin de acarreo serie

Semisumador. Sumador total. Sumador de n bits con acarreo serie

Sumadores con acarreo anticipado


Sumador/Restador en complemento a 2

2. Circuitos de multiplicacin
Circuito multiplicador bsico

3. Unidades Aritmtico-Lgicas (ALUs)


Concepto de ALU

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Circuitos sumadores y restadores


A(n)
B(n)
Carry_In

SUMA

S(n)
Carry_Out
A(n)
B(n)

RESTA

R(n)

Borrow_In

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Borrow_Out

Sumador con propagacin de acarreo


serie.
Suma decimal y binaria
1 1

86d
25d
111d

1010110b
0011001b
11011111b
Bn-1 An-1

Bn An

Cn

bit
n
Sn

Operandos: n bits
Resultado: n+1 bits

Cn-1

bit
n-1
Sn-1

B1 A1

C1

bit
1

C0

S1

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

B0 A0
bit
0
S0
4

Sumador con propagacin de acarreo serie.

Semisumador

A
B

Half-Adder
(SS)

0
0
1
1

Carry
S

B
0
1
0
1

S
0
1
1
0

Carry
0
0
0
1

A
B

Carry

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Sumador con propagacin de acarreo serie.

Sumador completo

A
B

0
0
0
0
1
1
1
1

C_out

Full-Adder
(SC)

C_in

A
B

B
0
0
1
1
0
0
1
1

C_in
0
1
0
1
0
1
0
1

C_out

0
1
1
0
1
0
0
1

C_out

SS

C_in

0
0
0
1
0
1
1
1

SS

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Sumador con propagacin de acarreo serie.

Sumador completo

A
B

0
0
0
0
1
1
1
1

C_out

Full-Adder
(SC)

C_in

C_in

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
1
1
0
1
0
0
1

C_out
0
0
0
1
0
1
1
1

S
0

Cout
0

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Sumador con propagacin de acarreo serie.

Sumador completo

Full-Adder
(SC)

0
0
0
0
1
1
1
1

C_out
S

C_in
BCin
ACin

C_in

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

S
0
1
1
0
1
0
0
1

C_out
0
0
0
1
0
1
1
1

Carry

AB
A
B
C_in

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Sumador con propagacin de acarreo serie.

Sumador de varios bits

B(0)

B(1)

A(1)

SS
bit 0

C_in(1)

C_out(0)

B(2)

B(3)

A(3)

C_in(3)

C_in(2)

S(2)

S(0)

SC
bit 1
C_out(1)

SC
bit 2
C_out(2)

SC
bit 3
C_out(3)

A(2)

A(0)

S(1)

LRetraso = f(#bits)

S(3)

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

Sumador con propagacin de acarreo serie.

Sumador de varios bits


B(3)

A(3)

B(2)

A(2)

B(1)

A(1)

B(0)

A(0)

C_in

C_out

S(3)

S(2)

S(1)

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

S(0)

10

Sumador con acarreo anticipado.


B3 A3

B2 A2

B1 A1

C_out

B0 A0
SC

S3

SC

S2

SC

S1

SC

S0

Carry
look-ahead

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

11

Sumador con acarreo anticipado.


B(3)

A(3)

B(2)

A(2)

B(1)

A(1)

B(0)

A(0)

Lgica de
acarreo

C_in

C_out

Lgica de
suma

S(3)

S(2)

S(1)

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

S(0)

12

Sumador/restador en CA2.
Complemento a 2

Nmeros positivos

01010

+10d

Nmeros negativos

10110

-10d

CA2(A)

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

13

Sumador/restador en CA2.

A B = A + (-B)

A
B

1
CA2

Res

S/R

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

14

Sumador/restador en CA2.
SR

B(0)

C_in

B(1)

B(2)

Sumador
4 bits
S
A

B(3)

A(0)
A(1)
A(2)
A(3)

S(0)
S(1)
S(2)
S(3)

C_out

B(4)
C_in

B(5)
B(6)
B(7)

A(4)
A(5)
A(6)
A(7)

Sumador
A 4 bits
S
C_out

S(4)
S(5)
S(6)
S(7)

Detector
de
desbordamiento

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

OV

15

Sumador/restador en CA2.
Ejercicio
A(7)
B (7)
S(7)

Detector
de
desbordamiento

OV

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

16

Multiplicador.

A
B

Multiplicador

86d
15d
30
40
6
8
1290

Multiplicador
86d
15d
1290d

decimal y binario

1010110b

0001111b
10100001010b

Decimal

5x6
5x8 desplazado a izqda 1 p.
6x1 desplazado a izqda 1 p.
8x1 desplazado a izqda 2 p.

Operandos: n bits
Resultado: 2*n bits

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

17

Multiplicador.
Binario

A * B = A * (bn-1*2n-1+ bn-2*2n-2++ b1*21+ b0*20

1s o 0s !!
La multiplicacin binaria de dos nmeros A (m bits) y B (n bits) consiste en
una suma de tantos elementos como bits tenga B (n). Cada elemento i es el
nmero A desplazado a la izquierda i veces si el peso correspondiente de B
vale 1 . En caso contrario el elemento i es 0 .
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

18

Multiplicador.
A * B = A * (4*B(2)+2*B(1)+1*B(0))
*1

1
0

SHL(1)

*2

1
0

SHL(1)

B(0)

B(1)

*4

Res

1
0

B(2)

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

19

Multiplicador.
A * 7 = A * (4+2+1)
*1

A
SHL(1)

SHL(1)

*2

*4

Res

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

20

Multiplicador.
A * 5 = A * (4+0+1)
*1

A
SHL(1)

SHL(1)

*2

*4

Res

0
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

21

Multiplicador.

B4
A4
A1B4
A2B4 A2B3
A3B4 A3B3 A2B2
A4B4 A4B3 A4B2 A4B1
P8

P7

P6

P5

P4

B3
B2
B1
A3
A2
A1
A1B3 A1B2 A1B1
A2B2 A2B1
A3B1
P3

P2

P1

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

22

Multiplicador.

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

23

Unidad Aritmtico-Lgica
CarryIn

A
Res
Overflow
A>B
A<B
A=B
CarryOut

Sel_Op

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

24

Unidad Aritmtico-Lgica
Combinacional
Bloque para la realizacin de operaciones aritmtico-lgicas:
Suma
Operaciones lgicas (bit a bit)
A+B
AND
Resta
OR
A-B
XOR
Complemento a 2
XNOR
-B
NOT
Comparacin
A>B
A<B
RESTA
A=B
A
A
A
A
A
A
A
A
Desplazamiento a la izquierda
SHL(A)
Desplazamiento a la derecha
A
A
A
A
A
A
A
A
SHR (A)
7

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

25

Referencias
l

Circuitos y Sistemas Digitales. J. E. Garca


Snchez, D. G. Toms, M. Martnez Iniesta. Ed.
Tebar-Flores
Electrnica Digital , L. Cuesta, E. Gil, F. Remiro,
McGraw-Hill
Fundamentos de Sistemas Digitales , T.L Floyd,
Prentice-Hall

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008

26

26