Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

PONTIFICIA UNIVERSIDAD CATLICA DEL PER

ESTUDIOS GENERALES CIENCIAS

Circuitos Digitales
Primera Prctica
Semestre Acadmico 2014-1
Elaborado por los profesores del curso.

1. Conteste las siguientes preguntas:

Qu es una seal digital? Cules son sus principales caractersticas? (1 punto)
Cules son los principales elementos o bloques de cdigo en un cdigo VHDL?
Describa cada uno de ellos. (1 punto)
Cul es la ventaja de utilizar el sistema numrico binario en los circuitos
digitales? (1 punto)
Qu plantea el teorema de DeMorgan? Detalle su respuesta (1 punto)
(4.0 puntos)
2. Simplifique las siguientes expresiones lgicas usando las reglas y teoremas de

lgica booleana:
a)
b)
(4.0 puntos)
3. Demuestre las siguientes expresiones utilizando lgebra de Boole:
a)
b)
(2.0

puntos)

1 de 2

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

4. Desarrollar la tabla de verdad para cada una de las siguientes expresiones lgicas:
a)
b)
(2.0 puntos)

5. Escribir la expresin lgica Booleana para cada uno de los siguientes diagramas
de compuertas:
a)

(1.0 punto)
b)

(1.0 punto)

6. Se tiene un circuito que tiene 5 entradas: W,X,Y,Z y E y una salida (todas de un

bit), el cual detecta si un nmero de 4 bits, formado por WXYZ es impar o no. De
ser impar F = 1, de lo contrario F = 0, adicionalmente la entrada E es un
habilitador del circuito que determina cuando el circuito funciona o no, es decir
cuando E = 1 entonces el circuito opera como est descrito anteriormente,
mientras que cuando E = 0 la salida F del circuito ser F = 0. Se le pide
desarrollar la tabla de verdad, la ecuacin lgica Booleana, diagrama de
compuertas y descripcin VHDL de este circuito.
(6.0 puntos)

Los profesores del curso.

Lima, 9 de septiembre de 2013.

2 de 2

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

PONTIFICIA UNIVERSIDAD CATLICA DEL PER

ESTUDIOS GENERALES CIENCIAS

Circuitos Digitales
Segunda Prctica
Semestre Acadmico 2014-1
Elaborado por los profesores del curso.
Coordinador: Prof. Andrs Flores

Nota: No se permite el uso de calculadoras ni de apuntes de clase.

1. Para cada una de las funciones mostradas encuentre todas las sumas de productos y

productos de sumas simplificadas posibles.

a) f(w, x, y, z) = m(2, 3, 5, 7, 10, 13, 14, 15)
b) f(a, b, c, d) = m(3, 4, 9, 13, 14, 15) + d(2, 5, 10, 12)
c) f(a, b, c, d) = m(4, 6, 11, 12, 13) + d(3, 5, 7, 9, 10, 15)
(6 puntos)
2. Realice las siguientes conversiones entre sistemas de numeracin:
a)
b)
c)
d)

1000102 HEX
A25F16 BIN
3421.210 BIN
DA16 DEC
(4 puntos)

3. Represente las cantidades: -24, 13 y -27 en binario de 7 y 8 bits en representacin

de complemento a dos y en signo magnitud.

a) Signo magnitud de 7 bits.
b) Signo magnitud de 8 bits.
c) Complemento a 2 de 7 bits.
d) Complemento a 2 de 8 bits.
(2.0 puntos)
4. Determine cuantos bits y bytes son necesarios para representar el cdigo de un

alumno PUCP en binario y en cdigo BCD.

(3.0 puntos)
5. Realice las siguientes operaciones entre nmero representados en complementos a 2
de 8 bits.
a) (+106) + (-15)
b) (-89) + (-18)
(2.0 puntos)
6. Realice un circuito restador de 4 bits, realice su diseo empleando bloques
combinacionales y escriba la descripcin en VHDL corrrespondiente.
(3.0 puntos)

Los profesores del curso.

Lima, 28 de abril de 2014.

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

PONTIFICIA UNIVERSIDAD CATLICA DEL PER

ESTUDIOS GENERALES CIENCIAS

Circuitos Digitales
Tercera Prctica
Semestre Acadmico 2014-1
Elaborado por los profesores del curso.

Nota: No se permite el uso de calculadoras ni de apuntes de clase.

1. Desarrolle un contador ascendente/descendente que tenga como cuenta mxima el

nmero 7. ( 5 puntos)
2. Disear un contador mdulo 18 usando Flip-Flops tipo JK. (5 puntos)
3. Disear un circuito capaz de detectar la secuencia de datos serial 11011.
Considerar que el circuito debe ser capaz de detectar secuencias traslapadas, con lo
que la seal de salida debe ser 1 mientras se detecte la secuencia. Utilizar FlipFlops J-K. (5 puntos)
4. Realice el diseo de un circuito que disponga de dos entradas AB, que permitan que un
contador BCD disponga de las siguientes funciones: si AB=00, el contador se detiene y
mantiene la cuenta, si AB=01 el contador realice la cuenta de manera ascendente, si AB=10,
el contador cuenta de manera descendente y si AB=11, el contador reinicia la cuenta.
Adicionalmente el circuito cuenta con una entrada de RESET debe iniciar la cuenta. Se pide
lo siguiente:
a) Disear el diagrama de estados para este circuito (2 puntos).
b) Implementar el circuito para este contador en VHDL (3 puntos).
(5 puntos)

Lima, 2 de junio de 2014

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

PONTIFICIA UNIVERSIDAD CATLICA DEL PER

ESTUDIOS GENERALES CIENCIAS

Circuitos Digitales
Cuarta Prctica
Semestre Acadmico 2014-1
Elaborado por los profesores del curso.
Coordinador: Prof. Andrs Flores

Nota: No se permite el uso de calculadoras ni de apuntes de clase.

1. Dado el algoritmo y circuito datapath mostrado, realice el diseo de la mquina de
estado que actuar como unidad de control. Use flip-flops tipo D.

(5 puntos)
2. Disee el circuito secuencial que realice la operacin 4A 3B en forma serial,

donde los nmeros A y B son de 8 bits. Use Flip Flops tipo D.

(5 puntos)
3. Realice el diseo de un contador sncrono usando la menor cantidad de
componentes que tenga una entrada X. Si la entrada X es cero el contador se
comporta como un contador de mdulo 8 y si la entrada es uno se comporta como
un contador de mdulo 6. Use Flip Flops tipo JK.
(5 puntos)
4. Realice el circuito datapath que dado un nmero entero n de 8 bits calcule la suma
de todos los nmeros desde n hasta 1. Debe seguir el siguiente algoritmo:
suma = 0
INPUT n
WHILE (n 0 )
{
suma = suma + n
n=n1
}
OUTPUT suma

(5 puntos)
Los profesores del curso.
Lima, 16 de junio de 2014.

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

PONTIFICIA UNIVERSIDAD CATLICA DEL PER

ESTUDIOS GENERALES CIENCIAS

Primer Examen de Circuitos Digitales

Semestre Acadmico 2014-1
NOTA: Prohibido el uso de copias, libros y apuntes de clases. Explique claramente sus respuestas.
Tiempo de la prueba: 3 horas

1. Responda nicamente cinco (5) de las siguientes preguntas:

a) Determine el rango de valores numricos que pueden escribirse con 10 bits, en las diferentes
notaciones de nmeros enteros con signo. (1 punto)
b) Escriba en VHDL la implementacin de la funcin f (x1, x2, x3) = m(0, 1, 3, 4, 5, 6). (1
punto)
c) Realice un circuito usando la menor cantidad de compuertas lgicas que tenga como entrada
un nmero de 4 bits y una salida que indica si el nmero es menor a 7. (1 punto)
d) Determine la funcin simplificada de f(A, B, C, D) = m (1, 6, 7, 9, 12) + d (8,11,15). (1
punto)
e) Cul es la mnima cantidad de bits requerida para representar la informacin de todas las
placas de automviles que siguen el formato peruano vigente? Por ejemplo: D3A-256. (1
punto)
f) Convierta el siguiente nmero en cdigo Gray a su notacin binaria: 110110 (1 punto)
g) Cul es la principal diferencia entre un Latch y un Flip-Flop? (1 punto)
h) Realizar la funcin XOR de dos entradas usando un MUX de 4 a 1. (1 punto)
i) Realice un contador de dos bits usando Flip Flops tipo JK. (1 punto)
j) Muestre el bloque y el diagrama de tiempos para un Flip Flop tipo JK. (1 punto)

2. Dado el circuito mostrado completar el diagrama de tiempos para Q1 y Q2. Tener presente que
la entrada CLR se activa en baja y pone en cero al Flip Flop independiente del flanco del reloj.

(5 puntos)
1 de 2

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

3. Realice el diseo de un circuito que tenga como entrada las horas de un reloj correspondientes a
la jornada diaria de trabajo en una fbrica de ochos horas y que se muestre en visualizadores de
siete segmentos el turno. La jornada de trabajo se divide en tres turnos: de 8 a 11 le corresponde
el primer turno, de 11 a 13 le corresponde el segundo turno, 13 a 16 corresponde el descanso y
de 16 a 19 le corresponde el tercer turno. Los visualizadores debern mostrar el turno de trabajo
si es que procede y en el caso del descanso deber mostrar el cero. Use los bloques
combinacionales y compuertas lgicas necesarias.
(5 puntos)
4. Para el siguiente cdigo en VHDL obtener su diagrama esquemtico.
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE WORK.COMPONENTS.ALL;
ENTITY E1 IS
PORT(
A,B
: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
S
: IN STD_LOGIC_VECTOR(2 DOWNTO 0);
F
: OUT STD_LOGIC_VECTOR(4 DOWNTO 0));
END E1;
ARCHITECTURE RTL OF E1 IS
SIGNAL ARITH
: STD_LOGIC_VECTOR(4 DOWNTO 0);
SIGNAL LOGIC
: STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL SUM_A
: STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL SUM_B
: STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL SUM_CIN
: STD_LOGIC;
BEGIN
F <= ARITH WHEN S(2) = '1' ELSE '0'&LOGIC;
WITH S(1 DOWNTO 0) SELECT
LOGIC <=
A AND B
WHEN "00",
A OR B
WHEN "01",
NOT A
WHEN "10",
A XOR B
WHEN "11",
"----"
WHEN OTHERS;
SUM: SUM4BITS PORT MAP(A => SUM_A, B => SUM_B, CIN => SUM_CIN,
S => ARITH(3 DOWNTO 0),COUT => ARITH(4));
SUM_A <= A
WITH S(1 DOWNTO 0) SELECT
SUM_B <=
B
WHEN "00",
NOT B
WHEN "01",
"0001"
WHEN "10",
NOT("0001") WHEN "11",
"----"
WHEN OTHERS;
WITH S(1 DOWNTO 0) SELECT
SUM_CIN <= '0' WHEN "00",
'1' WHEN "01",
'0' WHEN "10",
'1' WHEN "11",
'-' WHEN OTHERS;
END RTL;

Nota: Asuma que existe un componente denominado SUM4BITS que es un

sumador de 4 bits que ya fue diseado.
(5 puntos)
Lima, 12 de mayo de 2014
2 de 2

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

PONTIFICIA UNIVERSIDAD CATLICA DEL PER

ESTUDIOS GENERALES CIENCIAS

Segundo Examen de Circuitos Digitales

Semestre Acadmico 2014-1

NOTA: Prohibido el uso de copias, libros y apuntes de clases. Explique claramente sus respuestas.
Tiempo de la prueba: 3 horas

1. Responda nicamente cinco (5) de las siguientes preguntas:

a) Cul es la diferencia entre un contador asncrono y un contador sncrono? (1 punto)
b) Describa las caractersticas de una mquina de estados tipo Mealy y una mquina de estados tipo
Moore (1 punto)
c) Para un contador asncrono de 6 bits se requiere calcular la frecuencia mxima de operacin y el
retardo de propagacin mximo, considerando que el retardo de propagacin de cada Flip-Flop es de
25 us. (1 punto).
d) Describa la funcin de las entradas asncronas CLEAR y PRESET de un Flip Flop. (1 punto).
e) Dibuje un contador en anillo de 4 bits usando Flip Flops tipo JK. (1 punto).
f) Describa una desventaja del contador asncrono. (1 punto).
g) Por qu podemos decir que un contador de mdulo N es un divisor de frecuencia entre N? (1
punto).
h) Describa los modos que presenta un registro universal. (1 punto).
i) Explique cmo convertira una seal que ingresa a un registro de 4 bits en serie a una en paralelo. (1
punto).
j)

Explique el funcionamiento de un buffer tristate mediante un texto y un grfico. (1 punto).

2. La puerta automtica de una joyera debe ser activada por la presencia de una persona que desea
salir, para lo cual se dispone de un sensor S. Sin embargo, esta activacin slo se permite
despus que la gerente presiona un botn B. Al darse dichas condiciones la puerta deber
abrirse y mantenerse abierta durante 2 segundos, al final del cual deber cerrarse
automticamente si es que la persona sali de la joyera. Disear el sistema de control
automtico de la puerta empleando una mquina de estados la cual deber realizar usando Flip
Flops tipo D.
(5 puntos)
3. Realice el contador de un cronmetro para mostrar el tiempo transcurrido en un partido de
ftbol correspondiente a noventa minutos. El circuito deber mostrar en displays de 7
segmentos el tiempo usando el formato MM:SS. Al llegar el tiempo a los 45 minutos el
contador deber detenerse. Luego el rbitro deber activar una entrada con lo cual deber
continuar el tiempo hasta llegar a los 90 minutos, tiempo en que la cuenta deber detenerse.
Realice el circuito usando Flip Flops tipo JK.
(5 puntos)

1 de 2

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

4. Se requiere desarrollar un algoritmo para encontrar el nmero mayor dentro de una lista de
nmeros que ingresan, este algoritmo es expresado por el siguiente pseudo-cdigo:

Para este algoritmo se ha diseado el siguiente Datapath que permite la ejecucin de todas las
operaciones presentes en el algoritmo:

Se pide describir en VHDL la unidad de control (Mquina de estados) para este circuito.
(5 puntos)

Lima, 30 de junio de 2014

2 de 2

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

PONTIFICIA UNIVERSIDAD CATLICA DEL PER

ESTUDIOS GENERALES CIENCIAS

Examen Especial de Circuitos Digitales

Semestre Acadmico 2014-1

NOTA: Prohibido el uso de copias, libros y apuntes de clases. Explique claramente sus respuestas.
Tiempo de la prueba: 3 horas

1. Responda nicamente cinco (5) de las siguientes preguntas:

a) Qu es el retardo de propagacin? (1 punto)
b) Qu establece el teorema de DeMorgan? Muestre ejemplos (1 punto)
c) Indique las diferencias y similitudes entre los divisores de frecuencia y los contadores (1 punto)
d) Muestre un Flip-Flop tipo D construido a partir de un Flip-Flop JK. (1 punto)
e) Cul es la diferencia entre un Flip-Flop SR y un Flip-Flop JK? (1 punto)
f) Describa como realizar un contador en anillo usando un decoficador. (1 punto).
g) Describa por que un decodificador tambin es un demultiplexor. (1 punto).
h) Cual es la diferencia entre un contador en anillo y un contador Johnson? (1 punto).
i) Describa la importancia de la representacin de nmeros con signo en complemento a 2. (1 punto).
j) Describa la importancia del cdigo Gray, cite ejemplos. (1 punto).

2. Realice el diseo de un circuito contador de dcadas asncrono usando Flip Flops tipo JK en
cdigo Braille. El lenguaje Braille est basado en un smbolo formado por 6 puntos algunos de
los cuales estn en relieve y representan una letra o signo de la escritura.

Para representar nmeros se combina el cdigo

con una de los 10 primeros cdigos

correspondientes a las letras. Por ejemplo 2 se representa como

; 458 se representa

.
(5 puntos)
3. Los controles remotos modernos utilizan seales infrarrojas para transmitir los comandos a
los equipos que controlan. Estas seales forman un patrn definido de tiempos ON y tiempos
OFF, como se muestra en la figura:

Este material, de distribucin gratuita, no contiene necesariamente las modificaciones

que se hayan incorporado durante la realizacin de las evaluaciones.

Para cada uno de los intervalos ON la seal que se utiliza es una seal peridica a una
frecuencia especfica de 10KHz que tiene la forma como se muestra a continuacin:

Mientras que los intervalos OFF se caracterizan por mantener la seal en 0 lgico. Con esta
informacin el resultado para un comando es una secuencia de tiempos ON y OFF dispuesta de la
siguiente manera:
Seal = tiempoON1, tiempoOFF1, tiempoON2, tiempoOFF2,
El tiempo est definido en milisegundos y una vez que se completa la secuencia (es decir se llega al
ltimo tiempoOFF) se deja de transmitir hasta recibir la orden de transmitir nuevamente.
Se le pide disear un circuito que permita enviar un comando IR con los siguientes tiempos 37, 44,
52, 15 milisegundos. Considerar que la seal generada en ON corresponde a una frecuencia de 10
KHz y que la frecuencia de clock que ingresa al circuito corresponde a 100 KHz. Use Flip-Flops
tipo D. (5 puntos).
Nota: Como recomendacin trate el circuito como si fuera un algoritmo, utilizando un datapath y
una unidad de control.
(5 puntos)
4. Un sistema recibe secuencialmente datos de 1 bit a travs de su entrada X. Disee un
circuito que d salida Z=1 cuando se haya recibido X=1 durante tres o ms intervalos de reloj
consecutivos. Use Flip Flops tipo JK. Proporcione dos diseos alternativos :
a) Como mquina de Moore.
b) Como mquina de Mealy.
c) Discuta ventajas e inconvenientes de ambos diseos.
(5 puntos)

Lima, 07 de julio de 2014