INGENIERIA MECATRONICA

LABORATORIO DE ELECTRNICA
DIGITAL
TEMA: Comprobacin de los Teoremas de Boole y Demorgan

ELECTRNICA DIGITAL

PRCTICA N

FECHA

INTEGRANTES

FIRMA

JOHN ROMERO
RONALD PUCHA

2
TIEMPO: 2hr

RESPONSABLE:

1. OBJETIVOS
1.1. Objetivo General

Verificar por medio de un experimento los teoremas de Boole y DeMorgan as como el

funcionamiento de la compuerta XOR

2. METODO

Comprender la simplificacin por los mtodos de Boole y DeMorgan para simular y armar el
circuito para contrastar los resultados
Demostracin del docente de la utilizacin y manejo del dispositivo de prctica

3. EQUIPO Y MATERIALES
Equipos
Banco de Prcticas
Fuente variable 1.25-12VDC
Osciloscopio
Generador de funciones
Multmetro

Accesorios
Sondas
Cables con
banana
cables conectores
Cable de protoboard
Protoboard

Materiales
1 IC TTL 7432
1 IC TTL 7408
1 IC TTL 7404
1 IC TTL 7400
1 IC TTL 7402
1 IC TTL 7486
5 Resistencias 1K 1/2W
5 Resistencias 120 1/2W
5 Diodos led
5 Transistores 3904
1 Dip Switch cuatruple

4. FUNDAMENTO TEORICO
Generalmente, es posible encontrar que las funciones lgicas bsicas AND, OR, NAND, NOR y NOT no
son suficientes para implementar funciones lgicas digitales complejas. Estas compuertas son la base para
construir circuitos lgicos ms complejos utilizando circuitos llamados Lgica Combinacional la cual
necesita del uso de dos o ms compuertas para su resolver funciones complejas.
Estas funciones complejas usualmente llamadas ecuaciones Booleanas y los circuitos lgicos pueden ser
implementadas directamente desde las ecuaciones que se muestran en el anexo 2. Sin embargo, en
algunas ocasiones la misma funcin puede ser generada desde ecuaciones menos complejas. Por este
motivo, la simplificacin de los circuitos constituye una ventaja para los diseadores puesto que se reduce

el nmero de compuertas. Esto a su vez disminuye el costo del diseo; menos partes implican menos
costo y un circuito ms confiable que puede ser fcilmente construido y reparado.
El teorema de DeMorgan establece la conversin entre una expresin lgica que tiene inversiones en la
salida a una expresin lgica diferente. Esta es una ventaja de simplificacin para convertir sumas en
multiplicaciones y viceversa. Las siguientes igualdades representan el teorema de DeMorgan:

Cuando simplificamos las ecuaciones de Boole, algunas veces es conveniente usar el teorema de
DeMorgan para proceder en la direccin opuesta. Un ejemplo de esto son las funciones lgicas
combinacionales como el caso de la OR Exclusiva. La XOR es una compuerta con dos o ms entradas
que puede entregar un salida lgica de 1 cuando las entradas son impares, es decir (1 0) (0 1), pero
entrega 0 cuando las entradas son pares (0 0) (1 1).

Fig. 1. Compuerta lgica XOR, tabla de funciones y su simbologa.

La funcin XOR no es una compuerta bsica pero se la puede considerar como una funcin lgica
combinacional. Se requiere de un mnimo de tres compuertas lgicas para construir la XOR. La ecuacin
booleana es la siguiente:

A
B
Q= A B+

<3>

Esta funcin podra generarse usando o bien el circuito de la figura 2 3. Para probar que estos dos
circuitos son equivalentes, todo lo que se requiere es construir la tabla de verdad para los dos circuitos y
comparar las respuestas. Tambin es posible aplicar el lgebra booleana para simplificar las expresiones y
de este modo comprobar los resultados:

( A +B )
Q= AB

<4>

B ( A+ B )
Q= A+
A
B+ A B+B

Q= A A+
B
A
B
Q= A B+

<5>

El complemento de la OR Exclusiva es una NOR Exclusiva. La XNOR proveer un 0 lgico en la salida

cuando las entradas sean impares y un 1 lgico cuando las entradas sean pares.

Fig. 2. Compuerta lgica XOR como expresin booleana de la ecuacin <4>.

Fig. 3. Compuerta lgica XOR como expresin booleana de la ecuacin <5>.

Fig. 4. Compuerta lgica XNOR.

Fig. 5. Compuerta lgica XNOR como expresin booleana.

Uno de los principales usos de la compuerta XOR es para generar paridad de BIT en sistemas de
transmisin de datos digitales. Un generador de paridad entrega un 0 por cada dato correcto y un 1 si la
paridad es incorrecta. La paridad se comprueba en un nmero sumando la cantidad de unos, si el resultado
es par entonces es un nmero par, si el resultado es impar el nmero es impar. Por ejemplo, el nmero
binario 1011 tiene un valor impar 1, entonces para generar la paridad impar se agrega un 0 al MSB (More
Significante Bit) 01011, si el valor es par entonces se agrega un 1 al MSB 11011.

Fig. 6. Ejemplo de bits de paridad Par (Even) y paridad Impar (Odd)

5. PROCEDIMIENTO
Los estudiantes tienen que realizar el diseo, simulaciones y circuito armado en casa. Es obligacin del
estudiante revisar los resultados que se esperan para mostrarlos al profesor. Los pasos a seguir son los
siguientes:
1.

Dibujar el diagrama lgico digital y determine la tabla de verdad para las tres entradas y la salida
de la ecuacin booleana

Q1 donde: Q1=( A+ B ) ( A +C )

2.
3.

Simular el diagrama anterior obtenido en cualquier software sugerido en clase

Armar el circuito simulado en el protoboard y verificar la tabla de verdad calculada y simulada

4.

Repetir los pasos uno, dos y tres para la ecuacin booleana:

B)
Q2=( AC+ A

5.

Demostrar que las siguientes expresiones son equivalentes:

C
A B C + A B=A + B

6.

Repetir los pasos uno, dos y tres para las ecuaciones booleanas
donde:

Q3 y Q4

por separado

B
B Q 4 =A + B
C+ A
C , compare las tablas de verdad de modo que se
Q 3= A

pueda demostrar los teoremas de Morgan usados en el paso cinco donde se puede ver que

Q3 = Q4
7.

A
B
Q 5= A B+

Repetir los pasos uno, dos y tres para la ecuacin booleana de la XOR:

compare la tabla de verdad de los resultados obtenidos utilizando el 74LS86

8.
9.

Repetir los pasos uno, dos y tres para la ecuacin booleana de la XOR:

( A +B )
Q6= AB
y

compare la tabla de verdad de los resultados obtenidos utilizando el 74LS86

Usando el 74LS86 y el 74LS04, disear, simular y construir un generador de paridad impar de 4
bits y comprobar la tabla de verdad de modo que la salida sea siempre par agregando un 1 o un 0
al nmero de 4 bits segn sea necesario

6. DISEOS Y SIMULACIONES
Q1=( A+ B ) ( A +C )
1)

2)

B)
Q2=( AC + A

3)

B
B
C+ A
Q 3= A

4)

C
Q4 =A + B

5) XOR:

A
B
Q5= A B+

6) XOR:

( A +B )
Q6= AB

( A+ B )
Q 6=( A + B)
B+ B
A
Q 6= A

7) Usando el 74LS86 y el 74LS04, disear, simular y construir un generador de paridad impar de 4 bits
y comprobar la tabla de verdad de modo que la salida sea siempre par agregando un 1 o un 0 al
nmero de 4 bits segn sea necesario

7. TABLAS DE VERDAD Y ANLISIS

1) Dibujar el diagrama lgico digital y determine la tabla de verdad para las tres entradas y la salida
de la ecuacin booleana

Q1 donde: Q1=( A+ B ) ( A +C )

2) Simular el diagrama anterior obtenido en cualquier software sugerido en clase

3) Armar el circuito simulado en el protoboard y verificar la tabla de verdad calculada y simulada

(A+B)

( A+C
)

Q1

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
0
1
1
1
1
1
1

1
1
1
1
0
1
0
1

0
0
1
1
0
1
0
1

4) Repetir los pasos uno, dos y tres para la ecuacin booleana:

B)
Q2=( AC+ A

AC

A B

Q2

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
0
0
0
01
0
1

0
0
1
1
0
0
0
0

0
0
1
1
0
1
0
1

5) Demostrar que las siguientes expresiones son equivalentes:

C
A B C + A B=A + B
7

C
A B C + A B=A + B

 B= A+ B C
A B C A
A+ B)=
A+ B C
( A+ B+ C)(
BA+ B B+
C A+ C B)=
A+ B C
( AA+ A B+

B)=A

( A+ A B+BA
+0+ C A+ C
+ B C
B)+ C
A+ C B=A

A + A( B+
+ B C

A + A(1)+ C A+ C B=A
+B

A+ B
C

A + C A+ C B=

C B=A

C
A (1+ C)+
+B
A + B C
A + C B=
6) Repetir los pasos uno, dos y tres para las ecuaciones booleanas
donde:

Q3 y Q4

por separado

B
B Q 4 =A + B
C+ A
C , compare las tablas de verdad de modo que se
Q 3= A

pueda demostrar los teoremas de Morgan usados en el paso cinco donde se puede ver que

Q3 = Q4
B
B
C+ A
Q 3= A

A B C

A B

Q2

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
1
0
0
0
0
0
0

0
0
1
1
0
0
0
0

1
0
0
0
1
1
1
1

 C
Q4 =A + B

B C

Q2

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

1
0
0
0
1
0
0
1

1
0
0
0
1
1
1
1

7) Repetir los pasos uno, dos y tres para la ecuacin booleana de la XOR:
compare la tabla de verdad de los resultados obtenidos utilizando el 74LS86
XOR:

A
B
Q 5= A B+

A B

A B

Q2

0
0
1
1

0
1
0
1

0
0
1
1

0
1
0
0

0
1
1
0

A
B
Q5= A B+

8) Repetir los pasos uno, dos y tres para la ecuacin booleana de la XOR:

( A +B )
Q6= AB
y

compare la tabla de verdad de los resultados obtenidos utilizando el 74LS86

(
)
XOR: Q 6= AB A +B
( A+ B )
Q6=( A + B)
B+ B
A
Q 6= A

A B

A B

Q2

0
0
1
1

0
1
0
1

1
1
1
0

0
1
1
1

0
1
1
0

9) Usando el 74LS86 y el 74LS04, disear, simular y construir un generador de paridad impar de 4

bits y comprobar la tabla de verdad de modo que la salida sea siempre par agregando un 1 o un 0
al nmero de 4 bits segn sea necesario

Q7= A B C D

DECIMA
L

10

Q1

0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

1
0
0
1
0
1
1
0
0
1
1
0
1
0
0
1

B
C D+
A B CD+ A B C D+ A
BC D

Q 1= A
+ A B C D + A B C D+ AB C D

8. CONCLUSIONES
8. BIBLIOGRAFIA
[1]
M. H. Rashid and A. S. Fernndez, Electrnica de potencia: circuitos, dispositivos y
aplicaciones. Pearson Educacin, 2004.
[2]
ALLER J., "Mquinas Elctricas Rotativas: Introduccin a la teora general", primera
edicin, Editorial Equinoccio, Caracas, 2008 ISBN 980-237-223-4
[3]
ANEXO 1: Diagrama completo para simular y armar el circuito.
Brookdalecc. 2000. ELEC 241 Experiment 3 Boolean Laws and DeMorgans Theorem. [ONLINE]
Available at: https://www.google.com/url?
sa=t&rct=j&q=&esrc=s&source=web&cd=1&cad=rja&uact=8&ved=0ahUKEwiCnqyDl4PPAhWBJh4K
HUfiCeoQFggeMAA&url=http%3A%2F%2Fux.brookdalecc.edu%2Ffac%2Fengtech%2Fandy
%2Fengi251%2Flabs
%2Flab03.pdf&usg=AFQjCNFTc9DuXqGBm0a2CQGwGEFf_Dokmg&sig2=kXOSfXY6YyJINZNg9R
kOiQ. [Accessed 9 September 2016].

ANEXO 1: TABLA DEL ALGEBRA DE BOOLE

11

12