Vous êtes sur la page 1sur 266

REPUBLIQUE TUNISIENNE

MINISTERE DE LEDUCATION

GNIE LECTRIQUE
MANUEL DE COURS

me

anne de lenseignement secondaire


Sciences Techniques

Les auteurs
Mofdi JEDDI : Inspecteur Principal
Sadok MAYEL : Inspecteur
Kamel Mabrouki
: Inspecteur
Wahid BOUOTHMANE
: Professeur Principal
Hatem ABIDI
: Professeur universitaire

Les valuateurs
Mahmoud MANNAI
Rafik KASTOURI

: Inspecteur Principal
: Inspecteur

Centre national pdagogique

tous droits rservs au centre national pdagogique - Tunis

SOMMAIRE
AUTOMATIQUE
A1

SYSTMES DE NUMRATION ET CODES


Systmes de numration
Codes

LOGIQUE COMBINATOIRE
A2

Systme combinatoire
Oprations darithmtique binaire
Circuits combinatoires

LOGIQUE SQUENTIELLE

A
A3

Systmes squentiels
Applications base de bascules
Grafcet
Les squenceurs

MICROCONTRLEURS
A4

Prsentation
Notion dinterruption
Les Timers
Programme en langage graphique
Applications base de PIC

Page
7
8
19
29
31
46
59
72
73
97
125
144
168
169
183
190
199
208

LECTROTECHNIQUE
MOTEUR PAS PAS AIMANT PERMANENT
B

B1

Prsentation
Caractristiques
Commande dun moteur pas pas

224
225
235
238

LECTRONIQUE
AMPLIFICATEURS LINAIRES INTGRS
C

C1

Gnralits
Montages base dA.L.I.
Applications
3

245
246
252
256

AVANT-PROPOS
Cet ouvrage de gnie lectrique est conforme au programme officiel de 3me anne
de lenseignement secondaire, section sciences techniques. Il est publi en deux
volumes : manuel de cours et manuel dactivits. Ces deux manuels sont destins
principalement tre utiliss par les lves. Ils sont composs de 6 chapitres
regroups en trois parties:
A: Automatique ;
B: lectrotechnique ;
C: lectronique.
Les contenus de ce manuel sont construits dans lesprit de permettre llve une
exploitation optimale dans le but de consolider ses acquis.
Les contenus du manuel dactivits sont construits dans lesprit de permettre
llve, seul ou en groupes rduits, une exprimentation et manipulation de matriels
et moyens pdagogiques mis sa disposition pour essayer, vrifier et dcouvrir des
nouveaux concepts.
Dans le but de former et pas seulement dinformer, ces deux manuels associent
troitement des activits pratiques, portant sur une grande varit de technologie,
la thorie. Dans cette perspective, les contenus sont construits dans une dmarche
danalyse base essentiellement sur la manipulation. Cette dmarche, adapte
la technologie, sappuie sur une stratgie structure et organise selon les tapes
suivantes :
## une introduction ou problme pos ou mise en situation pour donner un
sens ce quon projette faire acqurir ;
## un apprentissage suite des activits pratiques significatives ;
## un rsum des connaissances fondamentales;
## une valuation significative dune autonomie.
Outre les conclusions, les analyses et les interprtations thoriques relatives
chaque leon, un contrle de connaissances, une serie dexercices rsolus et
dexercices dapplication et de synthse sont formuls dans une rubrique intitule
VALUATION.
Les auteurs tiennent dabord tmoigner notre vive gratitude M. Mohamed Habib
Selma, inspecteur des coles prparatoires et lyces, pour son apport efficient
dans la mise en forme et linfographie. Nous remercions tous nos collgues pour
leurs conseils assez fructueux. Nous adressons galement nos remerciments tous
les enseigants pour leurs commentaires instructifs et leurs ides constructives.
Les ractions, commentaires et critiques concernant cet ouvrage sont attendus
ladresse suivante: lesauteurs.3stge@gmail.com
Les Auteurs
4

STRUCTURE DU LIVRE
Prsentation dun chapitre
A2

L OGIQUE C OMBINATOIRE

LOGIQUE COMBINATOIRE

CONTENU
DU PROGRAMME

I- Systme combinatoire

Contenu
du programme

1- Dfinition
2- Modlisation
3- Mthode de rsolution
a. Identification des entres/sorties
b. Table de vrit
c. quations logiques
d. Simplification algbrique
e. Simplification graphique par tableau de Karnaugh
f. Schmas et logigrammes

II- Oprations dArithmtique binaire


1- Addition binaire
2- Soustraction binaire

III- Circuits combinatoires

OBJECTIFS
DU PROGRAMME

1- Codeur Dcimal / BCD


2- Dcodeur BCD / Dcimal
3- Dcodeur BCD / 7 segments

Objectifs
du programme

 OS A 21
 OS A 22: Appliquer une mthode de rsolution dun problme de
logique combinatoire.
 OS A 23 : Effectuer des oprations darithmtique binaire.
 OS A 24 : Mettre en uvre un circuit combinatoire.

Prsentation du contenu dun chapitre

L OGIQUE C OMBINATOIRE

L OGIQUE C OMBINATOIRE

A- MISE EN SITUATION

B- CONTENU

I- Dfinition
Un systme est dit combinatoire, lorsque les variables de sortie dpendent uniquement des variables dentre.

 Exemple n1
Phares dautomobile
Le conducteur dun vhicule fait un appel de phares
en appuyant sur le comodo ci-contre. Les deux
phares resteront allums tant que cette commande
persiste.

II- Modlisation
Un systme combinatoire est reprsent par la modlisation figure ci-dessous :

en

Systme
combinatoire

.
.

.
.

Fig. 4

S1
S2
Sn

Variables
de sortie

III- Mthode de rsolution

 Exemple n2
Gche lectrique
La porte dentre dun immeuble collectif avec veilleur
de nuit est quipe dune serrure lectrique (gche
lectrique).
Un bouton poussoir lentre commande louverture de
la porte pendant le jour. Durant la nuit, ce bouton poussoir
lance un appel sonore au veilleur.

La mthode de rsolution dun problme de logique combinatoire consiste :


 identifier les variables dentre et de sortie;
 tracer une table de vrit;
 crire les quations sous leur forme canonique complte (somme de produits);
 simplifier les quations par la mthode algbrique ou la mthode graphique;
 tracer les schmas du circuit;
 simuler;
 choisir la technologie de commande;
 raliser le schma de cblage en fonction du choix technologique.

 Exemple n3
Rfrigrateur
Louverture de la porte dun rfrigrateur provoque
lallumage de la lampe situe lintrieur.

1- Identification des entres / sorties


On reprend lexemple du rfrigrateur:
 Variable dentre est le capteur (a);
 Variable de sortie est la lampe (E).
2- Table de vrit
a. Dfinition
On appelle table de vrit un tableau qui indique le niveau de la variable de sortie
en fonction de toutes les combinaisons possibles des variables dentre.
b. Exemple: Rfrigrateur
a
E
0
1
1
0

Conclusion

Les sorties des exemples donns ci-dessus ne dpendent que de ltat des entres.
Le systme de commande de ces sorties est dit systme combinatoire.

e1
e2

Variables
dentre

3- quations logiques
Une quation logique est une expression dune variable de sortie en fonction des
variables dentre.

roblme:1- Quest ce quun systme combinatoire?


2- Comment rsoudre un problme de logique combinatoire?
3- Comment mettre en oeuvre un systme combinatoire?

L OGIQUE C OMBINATOIRE

L OGIQUE C OMBINATOIRE

C- RSUM

E XER

C IC E

D- VALUATION

Citer les fonctions logiques reprsentes par les cellules suivantes:

C. R S UM
1- Systme combinatoire
Cest un systme dont ltat de la variable de sortie dpend uniquement de
ltat des variables dentre.
2- Table de vrit
Une table de vrit dcrit ltat de(s) variables de sortie en fonction des
combinaisons des variables dentre du systme combinatoire.
3- quations logiques
Tout systme combinatoire, quelque soit sa complexit, peut tre mis sous
forme dquations logiques.
a. Simplification des quations logiques
On peut faire des simplifications soit par la mthode algbrique soit par la
mthode graphique (tableau de Karnaugh).
 Mthode algbrique
Pour simplifier une quation on peut utiliser :
- Les proprits des fonctions logiques;
- La mise en facteur;
- Le dveloppement;
- La multiplication par 1 (exemple a + a = 1);
- Laddition dun terme nul (0) (exemple a . a = 0).
 Tableaux de Karnaugh
Le tableau de Karnaugh est une reprsentation particulire de la table de
vrit. Sa conception permet dobtenir de manire sre et rapide lquation la
plus simplifie possible.
 But de la simplification
La minimisation des circuits logiques a pour objectif de diminuer le nombre de
termes, cest dire le nombre de composants. Ce qui conduit utiliser moins de
portes logiques, un nombre de connexions rduit, une consommation plus faible,
etc.
 Fonctions incompltement dfinies
Une fonction est incompltement dfinie si la valeur de ltat de
sortie nest pas dfinie pour les 2n tats dentre possibles
Pour un tat la sortie peut prendre la valeur 0 ou 1.

E XER

C IC E

E XER

C IC E

&

&

=1

Fig. 19

Classer les lments suivants leurs dsignations (fonction logique, variables de


sortie ou variable dentre).
Lampe, Interrupteur, Moteur, Bouton poussoir, Combinaison dinterrupteurs,
Sonnerie et Capteur.
Reprsenter les symboles des oprateurs suivants:
oprateur (OU exclusif)
oprateur (OU)
oprateur (ET)
oprateur (NAND)
oprateur (ET inclusif)
oprateur (NOR)

E XER

C IC E

E XER

C IC E

Identifier la dsignation des oprateurs suivants:


(+) - () - (/) - ()

Les tableaux de Karnaugh sont surtout utiliss:


 pour poser des quations logiques;
 pour rsoudre des quations;
 pour transcrire des quations logiques;
 pour simplifier des quations logiques

37

38

CONTENU
DU PROGRAMME

Systmes de Numration et Codes

I-
1-
2-
3-
4-
a.
b.
c.
II-
1-
a.
b.
c.

OBJECTIFS
DU PROGRAMME

2-
a.
b.

))
))
))
))

Systmes de Numration et Codes

A.

I-

10

100

1000 10000 100000 1000000


Fig. 1

357:

Fig. 2

= 12

= 25

II-

10

Fig. 3

Systmes de Numration et Codes


B.

I-

II-
1-

2-
c.

2356
Chiffre de poids

Chiffre de poids
le plus faible

le plus fort

d.

3-

Systmes de Numration et Codes


III-
(1 1 0 1) 2
La base

Un bit
Le bit du poids plus fort

Le bit du poids plus faible

##
##

IV-

Fig. 5

Systmes de Numration et Codes

V-

1-
a.

b.
##

Base
43 / 2 = 21 reste 1
21 / 2 =10 reste

10 / 2 = 5 reste

5 / 2 = 2 reste

2 / 2 = 1 reste

Le premier reste donne


le chiffre de poids faible.

1 / 2 = 0 reste 1
Le quotient = 0:
la conversion est termine

Fig. 4

10

1 0 1 0 1 1

Systmes de Numration et Codes


##

##

200 16
8 12 16
12 0
Fig.6

2-
a.

b.
##

##

11

Systmes de Numration et Codes


3-
a.

Systme dcimal
e

g
da

Systme
non dcimal B1

ge

Co

da

co

a
od

Co

ge

da

ge

Transcodage
Fig. 7

Systme
non dcimal B2

b.

##
47 2

47 16
15 2

16

23
1

2
11 2
1

2
1

1
1

2
0

Fig. 8: Conversion directe hxadciml binaire

12

0011

0100

0101

1011

Systmes de Numration et Codes


c.

C.
Un systme de numration est une faon dnoncer et dcrire des nombres.
Outre le systme dcimal, il existe dautres systmes, parmi lesquels:
1- le systme binaire (base 2): 2 symboles sont utiliss: {0, 1}.
2- le systme hxadcimal (base 16) : On utilise seize (16) symboles diffrents:
{0 1 2 3 4 5 6 7 8 9 A B C D E F}.
La base dun systme de numration est le nombre de chiffres diffrents
quutilise ce systme.
Dans une base B, on utilise B symboles distincts pour reprsenter les
nombres.
La valeur de chaque symbole doit tre strictement infrieure la base B.
3- Dcodage
Le dcodage est la conversion dune base B en base 10.
4- Codage
Le codage est la conversion de la base 10 en une autre base.
5- Transcodage
Le transcodage est la conversion dune base B1 une base B2.
Le transcodage dun nombre consiste convertir le nombre de la base B1
la base 10, ensuite convertir le rsultat de la base 10 la base B2.
Le transcodage est direct dans les cas suivants:
a- Conversion hxadcimal / binaire (transcodage).
Remplacer chaque signe du nombre hexadcimal par sa valeur en binaire sur
4 bits.
b- Conversion binaire / hxadcimal (transcodage).
Regrouper en quartets (formats de 4 bits) les bits du nombre binaire en
commenant par le bit du poids le plus faible.
Ensuite remplacer chaque quartet par son quivalent en
hxadcimal.

13

Systmes de Numration et Codes


D.

I-

14

Systmes de Numration et Codes


II-

73 2
1 36
0

2
18
0

2
9
1

2
4
0

2
2
0

2
1
1

(73)10 = (1001001)2

15

2
0

Systmes de Numration et Codes

16

Systmes de Numration et Codes


III-

17

Systmes de Numration et Codes

A.

0 1 01

01
10

011010

Fig. 1

##

Fig. 2

18

Systmes de Numration et Codes


##

B.

I-
1-

2-
a.

b.

19

Systmes de Numration et Codes


c.

3-
a.

b.

20

Systmes de Numration et Codes


II-
1-

2-
a.

##

21

Systmes de Numration et Codes


##
##
##
La norme EAN 8 chiffres

La norme EAN 13 chiffres

6 192202 601988
Dlimiteur
gauche
2
chiffres

Sparateur
5
chiffres

Dlimiteur
Droite
1
chiffre

Dlimiteur
gauche
2
chiffres

Drapeau
Code
ou zone
de larticle
dorigine

Sparateur
4
chiffres

6
chiffres

Dlimiteur
Droite
1
chiffre

Caractre Drapeau
Codage
Caractre
Codage
de contrle ou zone du fabricant
de contrle
de larticle
dorigine
Zone utile de codage
Fig.4: Code barres 8 chiffres
Fig.5: Code barres 13 chiffres

3-
##

22

Systmes de Numration et Codes

Largeur

Chiffre non cod

Partie gauche du code

Partie droite du code

Largeur

Motif 6

Partie gauche du code

Le code de droite utilise le jeu C

Dlimiteur

7
8
2
1
0
0
(Jeu A) (Jeu B) (Jeu B) (Jeu B) (Jeu A) (Jeu A)

Sparateur

Dlimiteur

6 101 011101100010010011011 0110011 0001101 0001101 01010 111001011001101010000 111010010010001000010 101

Partie droite du code

23

Dlimiteur

Sparateur

Dlimiteur

10101110110001001001101100110010100111000110101010111001011001101010000111010010010001000010101
7
8
2
1
0
0
0
1
6
9
8
3

Systmes de Numration et Codes


4-

Fig.6: Douchettes
lecteurs de code barres

Fig. 9: Le crayon effectue une


lecture par passage manuel
sur le code barres.

Fig. 10: Lecteurs portables

Fig.7: Lecteurs clavier Wedge


pour PC. Les lecteurs interface
clavier sont surnomms
lecteurs Wedge parce quils
sont t placs entre le clavier et
lordinateur (ou le terminal).

Fig. 11: lecteurs laser sans fil.

Fig.8: Scanners fente pour badges.


Ce scanner fonctionne en faisant
glisser dans la fente tout badge
comportant un code barres.

24

Systmes de Numration et Codes


C.
Les codes les plus utiliss sont: le code binaire naturel, le code BCD, le
code Gray et le code ASCII.
1- Codes numriques:
## Le code binaire naturel: Le code binaire est une convention permettant de traduire une donne quelconque en un nombre ne comportant
que des 0 et des 1.
## Le code BCD: Chaque chiffre du systme dcimal y est reprsent
par un code compos de quatre bits (quartet).
## Le code Gray: aussi appel code binaire rflchi, est un code non
pondr.
Chaque incrmentation ne saccompagne que dun seul changement de bit.
2- Codes alphanumriques:
## Le code ASCII est un standard international de reprsentation des
chiffres et des caractres alphanumriques. Dans ce code, on fait
correspondre un code chaque caractre dun clavier dordinateur
pour permettre sa comprhension par la machine.
## Le Code barres
Chaque code-barres comprend les lments suivants : une marge,
faisceau de garde normal, faisceau de garde central, le code du pays, le
code fabriquant, la nature du produit et le caractre de contrle.
Le code est lu par un lecteur de code barres puis transmis lordinateur.

25

Systmes de Numration et Codes


D.
I-

26

Systmes de Numration et Codes


II-

27

Systmes de Numration et Codes

III-

8 710895 963602

6 192002 401597

28

3 356784 521369

A2

Logique Combinatoire

LOGIQUE COMBINATOIRE

CONTENU
DU PROGRAMME

I- Systme combinatoire
1- Dfinition
2- Modlisation
3- Mthode de rsolution
a. Identification des entres/sorties
b. Table de vrit
c. quations logiques
d. Simplification algbrique
e. Simplification graphique par tableau de Karnaugh
f. Schmas et logigrammes

II- Oprations dArithmtique binaire


1- Addition binaire
2- Soustraction binaire

III- Circuits combinatoires

OBJECTIFS
DU PROGRAMME

1- Codeur Dcimal / BCD


2- Dcodeur BCD / Dcimal
3- Dcodeur BCD / 7 segments

))OS A21: Identifier un systme combinatoire.


))OS A22: Appliquer une mthode de rsolution dun problme de
logique combinatoire.
))OS A23 : Effectuer des oprations darithmtique binaire.
))OS A24 : Mettre en uvre un circuit combinatoire.

Logique Combinatoire
LOGIQUE COMBINATOIRE
A. Introduction
##

##

##

Conclusion

Les sorties des exemples donns ci-dessus ne dpendent que de ltat des entres.
Le systme de commande de ces sorties est dit systme combinatoire.

30

Logique Combinatoire
B. Systmes combinatoires
I-

II-

Variables
dentre

e1
e2
en

.
.

Systme
combinatoire
Fig. 4

III-
##
##
##
##
##
##
##
##
1-
##
##
2- Table de vrit
a.
b.

3-

31

.
.

S1
S2
Sn

Variables
de sortie

Logique Combinatoire
a. Simplification algbrique
Exemples dapplications
Exemple 1 : mise en facteur

Exemple 2 :

a b.

b = 1)

a + a b = a (b + b) + a b puisque b + b = 1
a+ab=ab+ab+ab=ab+ab+ab+ab
: a + a b = a (b + b) + b (a + a) or b + b = 1
et a + a = 1 donc: a + a b = a + b

H2 = a + a b = a . (a + b) = a a + a b
Donc : H2 = a b
Donc :
E

or a.a = 0

do : H2 = H2 = a b = a + b = a + b
a+ab=a+b

Exemple 4 : laddition dun terme nul (0) (exemple a . a = 0)


ac+bc
a c + b c = a b + c (a + b) , ajoutons cette expression le terme a . a = 0
On aura : H4 = a b + c (a + b) + a . a = a (a + b) + c (a + b) = (a + b) (a + c)

##
##
##
##
##

a = 1);
a = 0).
32

Logique Combinatoire
b. S

##
##

i Karnaugh
K
Maurice
(4/10/1924 New-York)
Ingnieur informaticien,
maintenant retrait,
essentiellement connu
pour avoir invent, en
1950, une mthode
de simplification des
expressions boolennes
et a dvelopp la table
de Karnaugh aux
laboratoires Bell en
1953.

##

##
##
##
##

Fig. 5

Remarque

##

##

33

Logique Combinatoire
1

Case

Axes principaux de symtrie.

Fig. 6

Axes secondaires de symtrie.

1ere disposition
a b
1
0
a.b

a.b

a.b

a.b

a.b

3 me disposition

Fig. 7

2me disposition
ab

00

01

a.b

a.b

11

10

a.b

a .b

Fig. 8

34

00

a.b

01

a.b

11

a.b

10

a.b
Fig. 9

Logique Combinatoire
1re disposition

a bc 00

01

11

10

ab

2me disposition
0

a .b.c

a.b.c

a.b.c

a.b.c

00

a.b.c

a.b.c

a.b.c

a.b.c

a.b.c

a.b.c

01

a.b.c

a.b.c

11

a.b.c

a.b.c

10

a.b.c

a.b.c

Fig. 10

me

Fig. 11

disposition

abc

000

001

011

010

a.b.c

a.b.c

a.b.c

a.b.c

110

111

a.b.c

a.b.c

101

100

a.b.c

a.b.c

R
##
H=abc+abc+abc+abc+abc+abc

abc

abc

c ab

00

abc
01

11

1
8

abc

10

3
6

1
1

Fig. 13

abc

4
5

abc
H

## Recherche de lquation simplifie

S3

c ab

00

01

1
8

1
1

11

2
7

Fig. 14

35

1
1

10

3
6

1
1

S2

4
5

S1
H

Fig. 12

Logique Combinatoire

1 re solution: groupement des 1 (les cases auxquelles sont affectes des 1)


## Groupement des cases 2, 3, 6 et 7 dsign par S1
ab

ab

01

11

Dans ce groupement
on remarque que les
variables a et c ont
chang dtats et la
variable b a gard le
mme tat dans les
quatre cases

S1 = a.b.c + a.b.c + a.b.c + a.b.c


S1 = a.b.(c + c) + a.b.(c +c)
S1 = a.b + a.b = b. ( a+ a)
S1 = b

Fig. 15

##

cases 3, 4, 5 et 6 dsign par S2


ab

ab

11

10

S2 = a.b.c + a.b.c + a.b.c + a.b.c


S2 = a.b.(c + c) + a.b.(c +c)
S2 = a.b + a.b = a. ( b+ b)
S2 = a

Fig. 16

Groupement des
Dans ce groupement
on remarque que les
variables b et c ont
chang dtats et la
variable (a) a gard
le mme tat dans
les quatre cases

c. Conclusion
Dans un mme groupement, les variables dentre qui changent dtat ne seront pas
prises en compte dans lexpression logique de la variable de sortie .
2me solution: groupement des 0 (les cases auxquelles sont affectes des 0)
Groupement des cases 1 et 8 dsign par S3
ab
11

S3 = a.b.c + a.b.c = a.b.(c + c) = a.b


H = S3 = a.b = a+b = S1+ S2

Fig. 17

Le groupement des
0 permet dobtenir
le complmnt de la
variable de sortie.

d- Etats de sorties indfinies


Ltat dune variable de sortie est indfini lorsque sa valeur binaire est soit 1 soit 0
dans au moins une combinaison de ses variables dentre.
Dans le tableau de karnaugh, on inscrit dans les cases correspondantes aux
tats indfinis dune variable de sortie. Ces cases peuvent tre utilises dans des
groupements pour simplifier davantage lquation logique de cette sortie.
36

Logique Combinatoire
C. Rsum
1-
2-
3-

4-
a.




b.

##

a = 1);
a = 0).


##

37

Logique Combinatoire
D. Evaluation
I- C

&

&

=1

Fig. 19

Exercice 3

Exercice 4

Identifier la dsignation des oprateurs suivants:


+,,/,

Exercice 5
##
##
##
##

38

Logique Combinatoire
II- Exercice rsolu

Exercice 1

1-
2-
3-
4-
5-

Solution

1- Table de vrit.

39

Logique Combinatoire
2-
KM1 = k.S2.S1 + k.S2.S1
KM2 = k.S2.S1
KM3 = k.S2.S1 + k.S2.S1
KM4 = k.S2.S1
3-
KM1 = k.S2.S1 + k.S2.S1 = k.

S1) = k.S2

KM3 = k.S2.S1 + k.S2.S1 =

S1) = k.S2

4-

S2 S1

00

01

11

10

S2 S1

00

01

11

10

1
KM3

KM1
KM1 = k.S2
5-

40

Logique Combinatoire
III- Exercices rsoudre

Exercice 1
1-
2-
3-
S2

Tableau n1
S1 S0
Mo

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

Vcc

0
1
0
1
0
1
0
1

0
1
0
1
0
1
0
1

Tableau n2
S2 S1 S0
M1

Tableau n3
S2 S1 S0 M2

0
0
0
0
1
1
1
1

0
0
0
1
1
1
1

0
1
1
0
0
1
1

1
0
1
0
1
0
1

1
1
1
0
0
0
0

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
1
1
1
0
1
1
1

H1

a
b

Fig. 20

cab
1

&

H1

&
1
1

1
=1
Fig. 21

41

H2
H3

0V

Logique Combinatoire
Exercice 4
Dterminer lquation la plus simplifie. Dans la table de gauche, encercler les 1, et
dans celle de droite, encerclez les 0.
a bc

00

01

11

10

a bc

00

01

11

10

H0

Fig. 22

Exercice 5

H0

Fig. 23

Dterminer lquation la plus simplifie. Dans la table de gauche, encercler les 1, et


dans celle de droite, encerclez les 0.
ab

cd

ab

cd

00

01

11

10

00

01

11

10

00

01

11

10

00

01

11

10

H1

Fig. 24

H1

Fig. 25

Reprsenter le circuit en nutilisant que des portes NAND puis des portes NOR.

Exercice 6

Dterminer les quations simplifies des sorties F0, F1, F2, F3, F4, F5, F6 et F7 .

a bc

00

01

11

10

a bc

00

01

11

10

Fig. 26

F0

Fig. 27

42

F1

Logique Combinatoire
a bc

00

01

11

10

a bc

F2

Fig. 28

00

01

11

10

0
F3

Fig. 29

a bc

00

01

11

10

a bc

00

01

11

10

F4

Fig. 30

F5

Fig. 31

a bc

00

01

11

10

a bc

00

01

11

10

F6

Fig. 32

F7

Fig. 33

Exercice 7

Dterminer lquation simplifie de la sortie Hi (i: 0, 1,...,7) dans chacun des cas
suivants :
ab

cd

cd

01

11

10

00

01

11

10

01

11

10

00

01

11

10

1
Fig. 34

ab

00

00

H0

Fig. 35

43

H1

Logique Combinatoire
ab

cd

ab

01

11

10

01

11

10

00

00

01

01

11

11

10

10

cd

H2

cd

11

10

00

01

11

10

11

10

00

01

11

10

H4

Fig. 38

00

01

11

10

00

01

11

10

0
Fig. 40

ab

01

01

cd

H3

Fig. 37

00

00

ab

00

00

Fig. 36

ab

cd

H5

Fig. 39

ab

cd

00

01

11

10

00

01

11

10

Fig. 41

H6

44

H7

Logique Combinatoire
Exercice 8 :

Feux de voiture

1-
2-
3-

4-
5-
6-

7-

8-
45

Logique Combinatoire
OPRATIONS DARITHMTIQUE BINAIRE
A. Introduction

Fig. 2: Parking

roblme:

B.

I-
1-
2-
46

Logique Combinatoire
A
0
0
1
1

B
0
1
0
1

S
0
1
1
10

3-
a.

A
1

C1

B1
S1

= C1

A1

=1

S1

B1

&

C1

Fig. 3

4-
a.

(An, Bn, Cn-1) (Sn, Cn)


47

Logique Combinatoire
b. Table de vrit

c. quations
Cn = A .B .C
n n n-1 + An.Bn.Cn-1 + An.Bn.Cn-1 + An.Bn.Cn-1
= C .(A .B + A .B ) + A .B .(C
+C )
n-1 n n
n n
n n n-1
n-1
C = C .( A + B ) + A .B
n
n-1 n
n
n n
S

= A .B .C
+ A .B .C
+ A .B .C
+ A .B .C
n n n-1
n n n-1
n n n-1
n n n-1
= C .(A + B ) + C .(A + B )
n-1 n
n
n-1 n
n
S =C
(A
B )
n
n-1 + n + n

d. Logigramme

e. Symbole dun additionneur 1 bit


An

Additionneur complet
Cn-1
An
Bn

Demi-additionneur
Demi-additionneur

=1

=1

&

&

Sn
>1

Cn

Cn

5-
a.
##
##

+
=

C2

C1

A2

A1

B2

S2

48

Additionneur
complet
(1-bit)
Sn

Fig. 4

C2

Bn

1
1

Cn-1

Fig. 5

Logique Combinatoire
Remarque :
b.

A1

A2

CIRCUIT
LOGIQUE

B1

C2

S2

S1

B B2
R

c.
##

A1
B1

A2
B2

S1

1/2
Additionneur

C1
S2

Additionneur
complet

C2

Fig. 6

6a.

An

Cn

A2

Bn

Add
(1 bit)
Sn

Cn-1

C2

Fig. 7

49

A1

B2

Add
(1 bit)
S2

C1

B1

Add
(1 bit)
S1

C0=0

Logique Combinatoire
b. Le schma de la figure 7 montre comment effectuer laddition de deux nombre
n bits. Ce schma matrialise lopration suivante:
Cn
+
= Cn

+
+

Cn-1

C3

an

C2

bn

a3

b3
S

C1
a2

b2
S

a1
b1
S

II- Soustraction binaire


1- Principe
La soustraction de deux nombres binaires est ralise exactement comme la
soustraction en dcimal.
2- Dfinition
La soustraction en binaire consiste :
## effectuer, au dbut, la diffrence D1 entre les deux bits du rang 0 ;
## ensuite, effectuer la diffrence D2 entre les deux bits du rang suprieur et la retenue prcdente dsigne par C1.
La soustraction de deux nombres binaires compos chacun de 1 bit se rsume par
la table suivante :
A
B
D
0
0
0
0
1
1 emprunte 1
1
0
1
1
1
0
Remarque
La soustraction de deux nombres binaires A et B compos chacun n bits avec :
A = An,A3,A 2,A1 et B= Bn,,B3,B2,B1 , cette opration consiste soustraire dans
lordre les bits de rang 0, puis les bits de rang 1, puis 2, etc.
Application: Le montage ci-dessous est base de portes logiques, il effectue la
soustraction de deux nombres binaires compos chacun de deux bits. Le rsultat est
donn en binaire:
A

CIRCUIT
LOGIQUE

C2

D2

D1

50

Logique Combinatoire
Exemple : comment ce montage peut-il effectuer la soustraction 3 2 ?
## Comme dans le cas de laddition en binaire (5-c), on positionne les boutonspoussoirs de manire avoir en A la combinaison (11) et en B (10). les tats des
sorties sont (01) correspondant : 11(2) 10(2) = 01(2).
3- Demi-soustracteur (half-soustract)
a. Dfinition
Le demi-soustracteur est un montage ralisant la soustraction de 2 nombres binaires
de 1 bit chacun :
(A1, B1) (D1, C1)
b. Table de vrit
A1
B1
D1
0
0
0
0
1
1
1
0
1
1
1
0

c. quations
C1
0
1
0
0

D1 = A1 B1
C 1 = A 1. B 1

d. Logigramme
B1

A1

=1

D1

&

C1

1
Fig. 8

Remarque
Le demi-soustracteur ne diffre du demi-additionneur que par le complment de A
dans le logigramme de la retenue C1.
4- Soustracteur complet
a. Dfinition
Un soustracteur bit bit permet de dterminer la diffrence entre les bits dun
mme rang et la retenue de soustraction prcdente
(An, Bn, Cn-1 ) (Dn, Cn)
c. quations

b. Table de vrit
An
Bn Cn-1 Dn

Cn

0
0
0
0
1
1
1
1

0
1
1
1
0
0
0
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
1
1
0
1
0
0
1

Cn = A .B .C
n n n-1 + An.Bn.Cn-1 + An.Bn.Cn-1 + An.Bn.Cn-1
= Cn-1.(An.Bn + An.Bn) + An.Bn.(Cn-1 + Cn-1)
Cn= Cn-1.( An + Bn) + An.Bn
Dn = An.Bn.Cn-1 + An.Bn.Cn-1 + An.Bn.Cn-1 + An.Bn.Cn-1
= Cn-1.(An + Bn) + Cn-1.(An + Bn)
Dn= Cn-1 + ( An+ Bn)

51

Logique Combinatoire
d. Logigramme

Soustracteur complet
Cn-1
An
Bn

Demi-soustracteur
Demi-soustracteur

=1

=1
1

&

&

Dn
1

Fig. 9

III-
1-

2-

N=
+

2me mthode :

N = N + 1
1 0 0 1 1 0 Nombre de dpart
0 1 1 0 1 0 Complment 2

52

Cn

Logique Combinatoire
Exemples
##

##

53

Logique Combinatoire
C. Rsum
1-

2-

3-
(A1, B1) (S1, C1)

S1 = A1 B1

C1= A1. B1

4- A

(An; Bn, Cn-1) (Sn, Cn)


Cn= Cn-1.( An Bn) + An.Bn
Sn= Cn-1 ( An Bn)
5- Demisoustracteur
(A1, B1) (D1, C1)

D1 = A1 B1

6- Soustracteur complet
(An; Bn, Cn-1) (Dn, Cn) Cn= Cn-1.( An Bn) + An.Bn
7-

54

C1= A1. B1
Dn= Cn-1 ( An Bn)

Logique Combinatoire

D.

I-

Exercice 2

1-
2-
3-
4-
5-

55

Logique Combinatoire
II- Exercice rsolu
nonc
N1 : mot binaire

Systme

Dcodeur
binaire
dcimal

N2

N3

Dcodeur
BCD

Dcodeur 7
segments
Dcodeur 7
segments
Dcodeur 7
segments

N2

N4

Dcodeur
ASCII

##
##

1-
2-
a.
b.
c.
d.
3-
a.
b.
c.
56

Unit de
tratement
d'informations

Fig. 10

Logique Combinatoire

III- Exercices rsoudre


1-
2-

1-
2-
3-
1-
2-

##
57

Logique Combinatoire
1-
2-
3-
4-
5-

Exercice 4

Soit le logigramme suivant :

S1

An

HA
Bn
Cn-1

HA

C1

Fig. 11

1-
##
##
2-
##

58

Sn
C2

Cn

Logique Combinatoire
CIRCUITS COMBINATOIRES
A.

Fig.1

##
##
##

B.
I-

59

Fig.2

Logique Combinatoire
Convertisseur

Entres

Sorties

Codeur

Oprateurs

II- Modlisation
0
1
2
9

a0

.
.
.

a1
a2
a3

Codeur

(a0, a1, a2, a3) = f(0, 1, 2, 3, 4, 5, 6, 7, 8, 9)

Fig. 5

III- Table de vrit


Entres
0
1
2
3
4
5
6
7
8
9
IV- quations des sorties
a0 = 1 + 3 + 5 + 7 + 9
a1 = 2 + 3 + 6 + 7
a2 = 4 + 5 + 6 + 7
a3 = 8 + 9

a3

Sorties
a2
a1

a0

0
0
0
0
0
0
0
0
1
1

0
0
0
0
1
1
1
1
0
0

0
1
0
1
0
1
0
1
0
1

0
0
1
1
0
0
1
1
0
0

V- Logigramme

0
1
3
5
7
9
2
6

4
8

60

a0

a1

a2

a3

Fig. 6

Logique Combinatoire
VI-

Vcc

NC

16

15

14

13

12

11

10

74LS147
1

7
8
Fig. 7

B GND

VII- Table de vrit du codeur 74147


Entres

Sorties

x
x
x
x
x
x
x
x
0

x
x
x
x
x
x
x
0
1

x
x
x
x
x
x
0
1
1

x
x
x
x
x
0
1
1
1

x
x
x
x
0
1
1
1
1

x
x
x
0
1
1
1
1
1

x
x
0
1
1
1
1
1
1

x
0
1
1
1
1
1
1
1

0
1
1
1
1
1
1
1
1

0
0
1
1
1
1
1
1
1

1
1
0
0
0
0
1
1
1

1
1
0
0
1
1
0
0
1

0
1
0
1
0
1
0
1
0

Fig. 8

C.
I-

61

Logique Combinatoire
a0

a1
a2

Dcodeur

a3

.
.
.

(0, 1, 2, 3, 4, 5, 6, 7, 8, 9) = f (a0, a1, a2, a3)

Fig. 8

II- Table de vrit


Entres
a3

a2

a1

a0

0
0
0
0
0
0
0
0
1
1

0
0
0
0
1
1
1
1
0
0

0
0
1
1
0
0
1
1
0
0

0
1
0
1
0
1
0
1
0
1

III- quations des sorties


0 = a 3. a 2. a 1. a 0
1 = a 3. a 2. a 1. a 0
2 = a 3. a 2. a 1. a 0
3 = a 3. a 2. a 1. a 0
4 = a 3. a 2. a 1. a 0
5 = a 3. a 2. a 1. a 0
6 = a 3. a 2. a 1. a 0
7 = a3. a2. a1. a0
8 = a 3. a 2. a 1. a 0
9 = a 3. a 2. a 1. a 0

Sorties
0
1
2
3
4
5
6
7
8
9

IV- Dcodeur en circuit intgr

Sorties

Entres
Vcc

16

15

14

13

12

11

10

74LS42A
1

GND

Fig. 9

Sorties

62

Logique Combinatoire
V- Table de vrit du dcodeur 7442
Entres

Sorties

0
0
0
0
0
0
0
0
1
1

0
0
0
0
1
1
1
1
0
0

0
0
1
1
0
0
1
1
0
0

0
1
0
1
0
1
0
1
0
1

1
1
1
1
1
1
1
1
1
0

1
1
1
1
1
1
1
1
0
1

1
1
1
1
1
1
1
0
1
1

1
1
1
1
1
1
0
1
1
1

1
1
1
1
1
0
1
1
1
1

1
1
1
1
0
1
1
1
1
1

1
1
1
0
1
1
1
1
1
1

1
1
0
1
1
1
1
1
1
1

1
0
1
1
1
1
1
1
1
1

0
1
1
1
1
1
1
1
1
1

D. Transcodeur b.c.d-7 segments


I-

Fig. 10

Code
D
C
B
A

D
C
B
A

Dcodeur

Binaire naturel

7 segments

63

g
f
e
d
c
b
a

Fig. 21

Afficheur
a

b
g

c
d

Logique Combinatoire
II- Afficheur 7 segments
5V

.
III- Table de vrit
D
C
B
A
a
0
0
0
0
1

f
b
g

f
b
g

e
c
d

e
c
d

Fig. 12: Afficheur


anodes communes

b
1

c
1

d
1

e
1

f
1

g
0

IV- quations
BA
DC
00

01

11

Fig. 13: Afficheur


cathodes communes

Aff

Fig. 14

10

00

01

11

10

a = D + A.B + A.C + A.C

64

a
b

f
g

e
d

Logique Combinatoire
BA

DC

BA

DC

00

01

11

10

00

00

01

01

11

11

10

10

b = C + A.B + A.B
BA

DC

00

01

11

10

c=C+A+B
BA

DC

00

01

11

10

00

01

11

10

00

01

11

10

00

01

11

10

d
d = A.C + C.B + A.B + A.B.C
DC

BA

e = A.C + A.B

DC

BA

00

01

11

10

00

01

11

10

00

01

11

10

00

01

11

10

f = D + A.B + B.C + A.C

g = D + B.C + A.B + B.C


65

Logique Combinatoire
V- Transcodeur B.C.D - 7 segments en circuits intgrs
Le transcodeur B.C.D-7 segments existe en
circuit intgr. Le 7447 est un transcodeur trs
souvent utilisable avec les afficheurs 7 segments.

A
B
C
D

Schma de brochage

B
C

Vcc

LT
BI/RBO
RBI

7447

D
A
GND

Masse:0V

f
g
a
b
c
d
e

a
b
c
d
e
f
g

7447

LT
RBI
BI/RBO

Fig. 16

Polarisation: 5V

Fig. 17

Le transcodeur traduit le code en


code compatible 7 segments.
Transcodeur

a
A
R
b
B
R
Chiffre crit
c
C
R
en BCD
d
D
R
e
R
LT
f
RBI
R
g
BI RBO
R
Fig. 18 : Cblage de lafficheur 7 segments au transcodeur 7447

7447

N.B: Les cathodes sont connectes aux sorties du 7447 par


lintermdiaire de rsistances (R) limitant le courant qui traverse
les LED 20 mA environ.
Les trois transcodeurs BCD / 7 segments les plus courants
sont le 7447, le 7448 et le 4511.

66

Affichage
a

5V

f
b
g

e
c
d

b
g

c
d

Afficheur
anodes communes

Logique Combinatoire
E. Rsum
1- Codeur dcimal / BCD
0
1
2

quations des sorties


a0 = 1 + 3 + 5 + 7 + 9
a1 = 2 + 3 + 6 + 7
a2 = 4 + 5 + 6 + 7
a3 = 8 + 9

a0

a1
a2
a3

Codeur

.
.
.

Fig. 19

(a0, a1, a2, a3) = f(0, 1, 2, 3, 4, 5, 6, 7, 8, 9)


2- Dcodeur B.C.D / dcimal
quations des sorties
0 = a3. a2. a1. a0
1 = a3. a2. a1. a0
1
a0
2 = a3. a2. a1. a0
2
a1
3 = a3. a2. a1. a0
.
Dcodeur
a2
4 = a3. a2. a1. a0
.
.
5 = a3. a2. a1. a0
a3
9
6 = a3. a2. a1. a0
Fig. 20
7 = a3. a2. a1. a0
8 = a3. a2. a1. a0
9 = a3. a2. a1. a0
3- Transcodeur BCD-7 segments
Code
D
C
B
A

Dcodeur

D
C
B
A

Afficheur

g
f
e
d
c
b
a

Binaire naturel

7 segments

b
g

c
d

Fig. 21

4- Table de vrit
Dc
0

D
0

C
0

B
0

A
0

a
1

b
1

Sorties
c
d
e
1
1
1

7
8

0
1

1
0

1
0

1
0

1
1

1
1

1
1

0
1

0
1

0
1

0
1

67

f
1

g
0

Aff

Logique Combinatoire
F. Evaluation

I- Contrle de connaissances

Exercice 1

Fig. 22

##
##
##
k1

k2

Aff

1-
2-
1-

OUTPUTS (max 40 mA)

2-

Vcc

16

15

14

13

12

11

10

f
B
1

C
2

INPUTS
68

7447
4

LT BI/RBO RBI

Fig. 23

A
6

INPUTS

GND

Logique Combinatoire
II- Exercice rsolu
nonc

a
c d b
e
f
g
Fig. 24: Carte lectronique du d

Fig. 25: diffrentes


f fre
ff
r ntes combinaisons
com
mbin
i ais
i ons d
da
daffichage
ff
f fichage du
d d lect
lectronique
tro
tr
onique

1-

a.
b.
c.
2-
Solution
1- a - Table de vrit
C
0
0
0
0
1
1
1
1

?
B
0
0
1
1
0
0
1
1

A
0
1
0
1
0
1
0
1

a
0
0
1
1
1
1
1
0

b
0
0
0
0
1
1
1
0

c
0
0
0
0
0
0
1
0

d
0
1
0
1
0
1
0
0

e
0
0
0
0
0
0
1
0

f
0
0
0
0
1
1
1
0

g
0
0
1
1
1
1
1
0

1- b - Expressions simplifies des sorties a, b, c, d, e, f et g


C BA

C BA

00

01

11

Fig. 26

10

a g

00

01

11

Fig. 27

69

10

b f

Logique Combinatoire
a = g = A.B + B.C + B.C
C

BA

00

01

11

b = f = A.C + B.C
C

10

BA

00

01

11

10

c e

Fig. 28

c = e = A.B.C
1- c - Logigramme
C

B
1

Fig. 29

d = A.B + A.C

A
1

&
&

a
g

&

&

&
&
&
&

b
1

d
Fig. 30

2- Pour commander le d lectronique, il faut intercaler des rsistances de limitation de courant entre le circuit de commande et le d.

A
B
C

a
b
c
d
e
f
g

R
R
R
R
R
R
R

c
f

Fig. 31

70

b
d

e
g

Cathodes
communes

Logique Combinatoire
III- Exercices rsoudre

1-

Fig. 32

2-
3-
4-
5-
Exercice 2

1-
D
C
0
0

B
0

A
0

a
1

b
1

c
1

d
1

NB :
2-
3-
4-

71

e
1

f
1

g
0

tat de lafficheur

OBJECTIFS
DU PROGRAMME

CONTENU
DU PROGRAMME

Logique Squentielle
I-
1-
2-
3-
4-
a.
b.
c.
d.
II-
1-
2-
3-
4-
5-
III-
1-
2-
3-
4-
IV-
1-
a.
b.
c.
2-
a.
b.
c.

))
))
))
))

))
))

Logique Squentielle

LES SYSTMES SQUENTIELS


A.
1-

2-

linformation

Entres

Sortie

1
2

0
0

0
1

0
1

a = 0 ET m = 1 M = 1

a = 0 ET m = 0 M = 1

Fig. 2

3-

P
73

Logique Squentielle
B.

I-

II-

SYSTME
SQUENTIEL
t

Fig. 3

III-
1-

27

74

2-

Fig. 4

3-

##
##
##
##

74

Logique Squentielle
a. Table de vrit
etats presents de

etats futurs de

Qn

Qn+1

Fig. 6

b.
SR

Qn

00

01

11

10

Qn

SR

00

01

11

10

Qn+1
Fig. 6

Qn+1
Fig. 7

c. quations

Qn+1 = RS+ RQn

Qn+1 = S+ RQn

Qn+1 = R(S+ Qn )

d.

&

&

&

&

Fig. 8

Fig.9

75

Logique Squentielle
e. Chronogramme
1
0
1
0
1

0
1

Fig. 10

f.

Fig. 11

g.

S =1
R =0
S =0
R=

1
S =0
R =1

76

S=
R =0

Fig. 12

Logique Squentielle
IV-
1-

2-

H
R

Fig.13

3-

4-

H

H
Fig. 15

Fig.14

5- Chronogramme
1

Niveau HAUT

Niveau BAS
t

Fig. 16

Fig. 17

6-

H
R

H
Q

Fig. 19

Fig. 18

77

Logique Squentielle
7- tude dune bascule RSH
a. Table de vrit
CLK

Qn

Qn+1

Fig. 20

b. Tableaux de Karnaugh
- Groupement des (1)
SR
HQn

- Groupement des (0)

00

01

11

10

00

01

11

10

HQn

SR

00

01

11

10

00

01

11

10

Fig. 21

Qn+1

c. quations : - Groupement des (1)

Fig. 22

- Groupement des (0)

Qn+1 = S.H+ R.Qn+Qn.H

Qn+1 = R.H + S.Qn+ Qn.H

Qn+1 = S.H+ Qn( R + H )

Qn+1 = ( R+H ).(Qn+ H.S)

78

Qn+1

Logique Squentielle
d. Logigramme

Qn+1 = (R ) (H ) (Qn (H ) (S ))

Qn+1 = (S H) (Qn (R H)
S

&

&

H
R

&

&

Fig. 24

Fig. 23

e. Table de vrit simplifie


H

Qn

Qn+1

SYMBOLES

Fig. 25

f. Diagramme de fluence

H=1
S =1
R =0

S =0

H= R=

S=
R =0

H=

S =0
R =1

H=1

Fig. 26

V-

Rfrence : Magazine de conception


lectronique (EDN) Date de larticle: 13 juin 1968

79

Jack Kilby (1923-2005)


Inventeur des circuits intgrs en 1958.
Prix Nobel de physique en 2000
Fig. 27

Logique Squentielle
1-

1J

1CLR

1Q

1K
VCC
2CLK
2CLR
2J

CI 7473

1CLK

74

73

a.

SIGNIFICATION

CLK: Horloge
CLR : entre de forage 0
J : entre de mise 1
K : entre de mise 0
Q : sortie

1Q
GND
2K
2Q
2Q

Fig. 28

b. Chronogramme

##
##
##
80

Logique Squentielle
##
##
2-

3-

Fig. 30

Fig. 31

Front MONTANT
1

Front DESCENDANT
t

Fig. 32

Fig. 33

4-

S

S
Q

J
H
K

J
Fig. 34

Fig. 35

H
K

Q
R

Q
R

5-

Qn+1 = J . Qn + K . Qn
81

Logique Squentielle

6- Table de vrit simplifie


J

Qn

Qn+1

SYMBOLES

Fig. 36

7- Diagramme de fluence (bascule JK front montant)


J =1
K=

H= J =0
K=

J=
K =0

1
J=
K =1

H=

Fig. 37

8-

##
##
9-
##

SD

J
H
K

Fig. 38

RD

##

SDet RD

SD

74

11
2

H
Q
RD

Fig. 39

82

Logique Squentielle
VI- Bascule D
1-

VDD

1Q
1CP

2Q
2Q

1R
1D
1S

CI 4013

1Q

VSS

2CP

40
13

a.

CP

Qn

Qn+1

2D

2S

2R

CP : Clock Pulse (Horloge)


R : Reset Direct entre de forage 0
S : Set Direct entre de forage 1
D : Data (donne), entre de commande
Q : Sortie

1S

Fig. 40

L: Low = 0 ; H: High = 1
t

0
1

1R
t

0
1

1CP
t

1D
t

0
1

1Q
t

0
1

1Q
t

83

Fig. 42

Logique Squentielle
b.
##
##
c.

2-
3-
Q

D
H

Qn+1 = D . H + Q n . ( H +D)

Fig. 43

4- Table de vrit simplifie


D

Qn

Qn+1

SYMBOLES

5- Diagramme de fluence
D= 1
D=0

D= 1

D=0
Fig. 45

6- Autres circuit
Q

Q
R

13

40

74

74

S
Q

Q
R

Fig. 46

84

Fig. 47

Logique Squentielle
VII-
1-

2-

Q
H
Q
Fig. 48

3- quation

Qn+1 = Qn . H + H . Qn
4- Chronogramme
1

H
t

Fig. 49

5- Table de vrit symbolique simplifie


T

Qn

Qn+1

SYMBOLES

Fig. 50

6- Diagramme de fluence

H=1
H=0

H=0

H=1
Fig. 51

85

Logique Squentielle
7-

VCC
J
T

H
K

Fig. 52
Exemple

Fig. 53
VIII- Bascule JK quivalente la bascule D

H
K

Fig. 54

86

Logique Squentielle
C. Rsum

SYSTME SQUENTIEL
1-
##
##

2-

3-
a.
b.
c.
d.
e.
4-
##
##
5-
##
##
6-
##
##

Q en permanence.

87

Logique Squentielle
D. VALUATION
I-

a.
##
##
##
##
b.
##
##
##
##
1-
2-
3-

1-
##
## Qn = 1 ; S = 1 ; R= 0;
## Qn = 0 ; S = 0 ; R= 1;
## Qn = 1 ; S = 0 ; R= 1.

Exercice 4

Quel est le nom et la fonction de chacune des bascules suivantes:


S
D

Q
R

H
K

Fig. 55

Fig. 56

88

Q
Q

Logique Squentielle

Exercice 5

H
t

H
t

Fig. 57

Exercice 6
SD
D

J
H
K

Q
H

RD

Fig. 58

Fig. 59

II- Exercices rsolus

Exercice 1

1-
2-
3-


89

Logique Squentielle
Solution

1- Le circuit squentiel est une mmoire arrt prioritaire.


2- Dtermination de lquation de la mmoire.

Qn

Qn+1

ab

Qn

00

01

11

10

1
Qn+1

Fig. 61

## quation

Qn+1 = ba + bQ n

Qn+1 = b(a+Q n )

## Logigramme

a
R

4,5V

AV

M
AR

Fig. 62

Exercice 2

On donne un chronogramme de description du fonctionnement du circuit intgr


(fig. 63 et 64) :
1J

1CLR

1Q

CLK: Horloge

1Q

CLR: entre de forage 0

1K
VCC

CI 7473

1CLK

GND

J: entre de mise 1

2K

K: entre de mise 0

2CLR

2Q

Q: sortie

2J

2Q

2CLK

Fig.63

90

Logique Squentielle
Chronogramme
1

0
1

1CLR
t
CLK
t

0
1

1J
t

0
1

1K
t

0
1

1Q
t

0
1

1Q
t

Fig. 64

1-
2-
3-
4-
CLK

CLR

Qn

Qn+1

L: Low = 0 ; H: High = 1
Fig. 65

Solution

1- Basule JK

Q
CLK

Q
CLR

Fig. 66

2- Lhorloge
est front descendant: le changement dtat est aux transitions de 1 0.
91

Logique Squentielle
3- La commande CLR est asynchrone : le forage 0 est ralis immdiatement
(ds laction de CLR, il est indpendant de H).
III- Exercices rsoudre

Exercice 1

On donne le chronogramme dune bascule D.


1

H
t

D
t

Q
t

Fig. 67

Questions
1- Quel est le type du signal dhorloge?
2- Reprsenter le symbole de cette bascule.
3- Donner sa fonction.

Exercice 2

On donne un tableau de description du fonctionnement de la bascule figure cidessous :


SD

D
H

Q
Q
RD

Fig. 68

CP

Qn

Qn+1

L: Low = 0 ; H: High = 1

Fig. 69

92

Logique Squentielle

1-
2-
3-
4-

SD

CP Q

CP

Qn

Qn+1

RD

Fig. 70

L: Low = 0 ; H: High = 1
1-
2-

vcc
C

1J

1K
VCC
2CLK
2CLR

C
+

Convoyeur bande

CI 7473

1CLR

Fig. 73

93

1Q
GND
2K
2Q
2Q

2J

Fig. 72

1Q

Logique Squentielle
1CLR
1
0
1

t
1J
t

0
1

4
t

CLK

0
1

1K
t

Fig. 74

1-
a.
b.
c.
d.
e.
2-
3-

Exercice 5

94

Logique Squentielle

24V

GAZ
GAZ

lectrovanne (E)

Sonde (1)

Four

CLK

H
K

Sonde (2)

Q
Q
RD

R
RAZ

5V

Fig. 76

1-
2-
3-
4-
1
0

1CLR
t

CLK

0
1

1J
t

1K
t

Fig. 77
95

Logique Squentielle

1-
##
##
##
##
##
2-
3-
4-
5-

96

Logique Squentielle

APPLICATIONS A BASE DE BASCULES


A.

VCC

Fig. 1

a
1

t F: Instant de fermeture de (a)

t
t O :Instant douverture de (a)

Rebondissements

tON

Fig. 2

tOFF

a
1

vcc

Rebondissements au niveau de S

S
1

R R

Rebondissements au niveau de R

R
1

tats de la sortie Q de la bascule RS

Fig. 3

Fig. 4

97

Logique Squentielle
B. Comptage
I-

Fig. 5

Des essais sur le systme de tri ont permis:

- Logigramme 1
D

VCC
I

Bascule A
R

Bascule B

Fig. 6

98

QB

QA

Logique Squentielle
## Tableau de fonctionnement
n
1
2
3
4
5
6

Fig. 7

QB
0
0
1
1
0
0

QA

quivalent dcimal

0
1
0
1
0
1

0
1
2
3
0
1

n: numro de la pice dtecte par I3

CC
D

C3

B
Q

C
Q

QC
R

Fig. 8

## Tableau de fonctionnement (Fig.9)


n
1
2
3
4
5
6
7
8
9

QC
0
0
0
0
1
1
1
1
0

QB

QB
0
0
1
1
0
0
1
1
0
99

QA
0
1
0
1
0
1
0
1
0

D
0
1
2
3
4
5
6
7
0

QA

Logique Squentielle
1-
a.
b.

2-
a.

b.

3-

M= 2

M : modulo du compteur.
2 : base du systme binaire.
n: nombre de bascules.

4- Domaine dutilisation des compteurs


Les compteurs sont trs utiliss dans les systmes industriels pour grer la production en quantits dun mme produit.

P
100

Logique Squentielle
II- Compteurs asynchrones modulo 2n
1-

2-

a.

CLK

Q
H

QC

Fig. 10

b.

QB

QA

Exemple

Compteur asynchrone modulo 8 base de 3 bascules T front montant:

CLK

Q
H

Q
H

C
Q

QC

Fig. 11

101

QB

QA

Logique Squentielle
III- Compteurs asynchrones cycle incomplet (M < 2n)
1-

2-

3-
##
##
##
## tracer un chronogramme.
Exemple 1:

RAZ = QB.QA ; RD1= RAZ ; RD2 = RAZ


CLK
1

CLK

A
Q

RD

QA
Q

RD

&

Fig. 12

Forage 0

QB

QA

QB

00

01

10

00

01

10

2
Fig. 13

102

Logique Squentielle

a.
##
##

(Hi =Qi-1 ) car les

##

b. Table de comptage et logigramme


D

QC

QB

QA

0
1
2
3
4
5
6

0
0
0
1
1
1
1

0
0
1
1
0
0
1

0
1
0
1
0
1
0

CLK

H R Q
D

H R Q
D

H R Q
D

&
QC

QB
R

Fig. 14

QA
R

QA.
c.
1

CLK
t

QA
1

QB
t

QC
t

000

001

010

011

100

101

000

001

UN CYCLE

010

011

UN CYCLE

103

100

101
Fig. 15

Logique Squentielle
IV-
1-

2-
a.

CLK

Q
H

Q
H

Q
H

QC
Fig. 16

b.

QB

QA

Exemple

CLK

Q
H

Q
H

C
Q

QC
Fig. 17

104

QB

QA

Logique Squentielle
3- Table de comptage

Exemple
Dcompteur modulo 8 base de bascules JK front descendant (fig. 19)
D

QC

QB

QA

7
6
5
4
3
2
1
0

1
1
1
1
0
0
0
0

1
1
0
0
1
1
0
0

1
0
1
0
1
0
1
0

Fig. 18

a. Logigramme
Vcc
J

CLK

H
K

J
H

J
H

C
Q

QC

Fig. 19

QB

QA

b. Chronogramme
1

CLK
t

QA
1

QB
t

QC
t

0
UN CYCLE

Fig. 20

105

Logique Squentielle
V-
1-
a. Logigramme 1
H

QB

QA

A
CLK

B
Q

QB
Fig. 22

Fig.21

QA

b. Logigramme 2
D

=1

A
H

B
Q

CLK

QB
Fig. 23

c.

##
##
106

QA

Logique Squentielle
2-


3-
a.
?

B
Q

QB

CLK

Fig. 24

QA

QB

QA

b. Schma de principe base de bascules JK


?

J
H

J
H

CLK

Fig. 25

4-
##
##
##
##
##

107

B
Q

Logique Squentielle
Exemple 1
a.
b.
tat prsent

Qn

tat futur

Qn+1

Q2

Q1

Q0

Q2

Q1

Q0

B2

B1

B0

tats des bascules

Fig. 26

c. Tableaux de Karnaugh et quations simplifies


Bascule B0

Q1 Q0

Equation de D0

Q1 Q0

Q2

00

01

11

10

Q2

00

01

11

10

B0

Bascule B1

Q1 Q0

Q1 Q0

Equation de D1

Q2

00

01

11

10

Q2

00

01

11

10

B1

Bascule B2

Q1 Q0
Q2

00

01

11

10

B2

Q1 Q0

Equation de D2

Q2

00

01

11

10

Fig. 27

108

D0= Q2.Q0

D1= Q1+ Q0

D2= Q1.Q0

Logique Squentielle
d. Logigramme

&

B0
H

=1

B1
H

&

B2
H

Q2
Fig. 28

Q1

Q0

e. Chronogramme
CLK
(H)
1

Q0
1

Q1
1

Q2
1

0
UN CYCLE

UN CYCLE

109

Fig. 29

Logique Squentielle
Exemple 2 :
a.
b.
tats prsent

Qn

tats future

Qn+1

tats des bascules

Q3

Q2

Q1

Q0

Q3

Q2

Q1

Q0

B3

B2

B1

B0

c. Tableaux de Karnaugh et quations simplifies


Bascule
Q1
Q3 Q0 00 01
11
Q2
00

B0

Q1 Equation de J0
Q3 Q0 00 01
11
10
Q2
00 1
1

10

Q1 Equation de K0
Q3 Q0 00 01
11
10
Q2
00
1 1

01

01

01

11

11

11

10

10

10

B0
Bascule
Q1
Q3 Q0 00 01
11
Q2
00

0

B1

0 1

11

10

Fig. 31

Q1 Equation de J1
Q3 Q0 00 01
11
10
Q2
00 0
0

10

01

J0

J0=1

Q1 Equation de K1
Q3 Q0
11
10
Q2 00 01
00

01

01

11

11

10

10

B1

J1=Q0.(Q2+Q3)

110

K0

K0=1

J1

K1=Q0

K1

Logique Squentielle
Bascule
Q1
Q3 Q0 00 01
11
Q2
00

0

B2

Q1 Equation de J2
Q3 Q0 00 01
11
10
Q2
00 0
0 0 0

10

01

1 1 1

11

11

10

10

01

B2
Bascule
Q1
Q3 Q0 00 01
11
Q2
00

0

01

11

10

J2

0 0 0 0

K2

K2=Q1.Q0

Q1 Equation de J3
Q3 Q0 00 01
11
10
Q2
00 1
0 0 0

10

Q1 Equation de K3
Q3 Q0
11
10
Q2 00 01
00

01

01

11

10

11

11

10

10

B3

Fig. 32

01

J2=Q3.Q0

B3

Q1 Equation de K2
Q3 Q0 00 01
11
10
Q2
00

J3=Q2.Q1.Q0

J3

K3

K3=Q0

d. Logigramme

Vcc
J
H
K

B0
Q

&

J
H
K

&

B1

J
H

&

B2
Q

&

J
H
K

B3
Q

Q3

Q2
R

Fig. 33

111

Q1
R

Q0
R

Logique Squentielle
VI-
1-

2-

##
##
3-
##
##
##
a.


VCC

Q0
C

LOAD: Entre de chargement

B0

B1

Q2

Q1

B2
Q

Signal dhorloge

H
R
RAZ

Remise 0
Fig. 35

b.

TAPE

RAZ

Charger le bit n1

Charger le bit n2

RAZ

Charger le bit n3

Q0

Q1

Q2

Fig. 36

112

Logique Squentielle

4-
##
##
##
##
5-

Q6 Q5

16

+Vcc Q8 Q7

RAZ

Sorties //

Horloge

##
##
##
##

OA OB OC OD

Q1

Entres Serie

Q2

Q3

74164

CLOCK

A
B

74

OH OG OF OE CLR

Q4 GND

Fig. 37

Sorties //

a. Brochage
b. Table de vrit
Entres

Sorties

CLR

CK

Q1

Q2

Q3

Q4

Q5

Q6

Q7

Q8

0
1
1
1
1

x
0

x
x
1
0
x

x
x
1
x
0

Pas de chargement
1

Q1n

Q2n Q3n

Q4n

Q5n

Q6n

Q7n

Q1n

Q2n Q3n

Q4n

Q5n

Q6n

Q7n

Q1n

Q2n Q3n

Q4n

Q5n

Q6n

Q7n

Table de vrit du circuit intgr 74164 (Fig. 38)

113

Logique Squentielle
C. Rsum
Compteur ou dcompteur asynchrone modulo 2n base de bascules

Front dhorloge

Compteur modulo 2n

Dcompteur modulo 2n

Montant

Hi est branche Qi-1

Hi est branche Qi-1

Descendant

Hi est branche Qi-1

Hi est branche Qi-1

##
##
##
##
##

114

Logique Squentielle
D. valuation
I-

##
##
##
##

##
##
##
##

##
##
Exercice 5
##
##
##
1-
2-

s:
Q

H
K

H
Q
RD

J
H

RD

Fig. 39

115

Q
RD

Logique Squentielle
1-
2-
3-
Exercice 8

J
H
K

J
H

Q
RD

H
Q
RD

Fig. 40

1- Quelle est la fonction de ce circuit ?


2- Dterminer le modulo de ce circuit dans les cas suivants :
## RAZ = 0 en permanence?
## RAZ = 1 en permanence?
## RAZ = Q1Q2 ?
## RAZ = Q3Q2 ?
## RAZ = Q1Q3 ?
II- Exercices rsolus
Exercice 1

Fig. 41

116

Q
RD

Logique Squentielle
Questions
1-
2-
3-
a.
b.
## Brochage
1D
1CLK

SD Q

CI 7474

1PRE
H

1Q

RD Q

1Q
GND

Vcc
2CLR
2D

A1

Vcc

B1

A4

2CLK

A2

2PRE

B2

2Q

Y2

2Q

GND

Y1

Fig. 43

Fig. 42

CI 7400

1CLR

B4
Y4
A3
B3
Y3

Y1=A1.B1

## Plan de pose

QC

QB

CI 7400

CI 7474

CLK

CI 7474

v cc

QA
Fig. 44

117

Logique Squentielle
Solution
a. Logigramme

VCC
D

SD Q

A
C

H RD Q

SD Q

B
H

SD Q

RD Q

H RD Q

&
QC

Fig. 45

QB
R

QA

b. Schma

QC

QA

QB
R

CI 7400

CI 7474

CI 7474

vcc

Fig. 46

118

Logique Squentielle
Exercice 2

Fig. 47

1-
2-
1CLK

VCC

1K

1CLR

CI 74112

3-
4-

1J
1PRE

Solution
1- Quatre bascules car (23<10<24 )
2- Bascules JK front descendant
3- tude du compteur
a. Tableaux de comptage
tats prsent Qn
tat futures Qn+1

1Q
1Q

2CLR
2CLK
2K
2J

2Q

2PRE

GND

2Q

Fig. 48

tats des bascules

Q3

Q2

Q1

Q0

Q3

Q2

Q1

Q0

B3

B2

B1

B0

119

Logique Squentielle
Fig. 50

b. Tableaux de Karnaugh et quations simplifies


Bascule
Q1
Q3 Q0 00 01
11
Q2
00

B0

Q1 Equation de J0
Q3 Q0 00 01
11
10
Q2
00
1 1

10

Q1 Equation de K0
Q3 Q0 00 01
11
10
Q2
00 1
1

01

01

01

11

11

11

10

10

10

B0
Bascule
Q1
Q3 Q0 00 01
11
Q2
00

0

B1

J0

J0=1
Q1 Equation de J1
Q3 Q0 00 01
11
10
Q2
00 0
1

10

Q1 Equation de K1
Q3 Q0
11
10
Q2 00 01
00

01

01

01

11

11

11

0 0

10

10

10

B1
Bascule
Q1
Q3 Q0 00 01
11
Q2
00

10

1 1

01

11

0 0

10

11
10

Q1 Equation de J2
Q3 Q0 00 01
11
10
Q2
00 0
0 1 0

01

B2

01

01

11

10

J2

J2=Q1.Q0

Q1 Equation de K3
Q3 Q0
11
10
Q2 00 01

Q1 Equation de J3
Q3 Q0 00 01
11
10
Q2
00 0
0 0 0

10

K2

K2=Q1.Q0

00

0 0

01

01

11

11

10

10

11
10

B3

K1

K1= Q0
Q1 Equation de K2
Q3 Q0 00 01
11
10
Q2
00

B2

Bascule
Q1
Q3 Q0 00 01
11
Q2
00

J1

J1=Q3.Q0

K0

K0=1

Fig. 51

B3

J3=Q2.Q1.Q0

120

J3

K3=Q0

K3

Logique Squentielle
c. Logigramme

V CC
J SD Q
H

B0

K RD Q

&

J SD Q
H

J SD Q

&

B1

K RD Q

B2

K RD Q

&

J SD Q
H
K

B3
RD

Q3

Q2
R

Fig. 52

Q1
R

Q0
R

III- Exercices rsoudre


Exercice 1

CI 7448

CI 74112

Afficheur 7 segments
cathode commune

Fig. 53

N. B.: le mode de fonctionnement des composants utiliss dans cet exercice sont
disponibles dans un mmotech ou sur internet: www.datasheets.com
121

Logique Squentielle
Exercice 2

1-
2-
3-
VCC
D

SD Q

A
CLK

SD Q

H RD Q

SD Q

RD Q

H RD Q

QC

QB
R

Fig. 54

QA

Qc

QB

QA

CI 7400

CI 7400

CI 7474

CI 7474

4- Tracer sur la mme feuille le schma de ce compteur base des CI 7474.

Fig. 55

122

Logique Squentielle
Exercice 3

1-
2-
3-

## Chronogramme
CLK
(H)
1

Q0
1

Q1
1

Q2
1

Fig. 56

UN CYCLE

VDD

1Q
1CP

2Q
2Q

1R
1D

CI 4013

1Q

CI 4011

- Circuits intgrs

2CP
2R

1S

2D

VSS

2S

Fig. 57

123

Logique Squentielle
Exercice 4

Exercice 5

##
##
Q3 Q2 Q1 Q0
H
S
Utiliser quatre bascules JK front montant et commande asynchrone par RD.

124

Logique Squentielle

LE GRAFCET
A. Mise en situation
tude dun systme de manutention
I- Prsentation
Les deux chariots lectriques C1 et C2 sont utiliss dans une usine de fabrication
industrielle des pices pour les manutentions entre deux quais A et B.

Quai (A)

Quai (B)

+V

0V

a1

C1

b1

a2

C2

b2

+V

0V

Fig. 1

II- Choix technologiques


Actions

Actionneurs

Practionneurs

Le bouton poussoir (m) est un bouton de dpart du cycle.

125

Capteurs

Fig. 2

Logique Squentielle
III-
a.

b.

1-
2-

IV- Solution
1- Exploitation dun seul chariot
a. Le grafcet dun point de vue systme

0
(Chariot C1 en position initiale) ET (DCY)

Dplacer le chariot C1 droite


Chariot C1 dplac

Attendre (50s)
Temps coul

Dplacer le chariot C1 gauche


Chariot C1 dplac

126

Fig. 3

Logique Squentielle
b. Grafcet dun point de vue partie oprative
* Grafcet PO (variante 1)

* Grafcet PO (variante 2)

0
(Chariot C1 en position initiale) ET (DCY)

a1.DCY

Moteur M1 (sens 1)
Chariot dplac

b1

Attendre (50s)

Attendre (50s)

Temps coul
3

DR1

Temps coul

Moteur M1 (sens 2 )
Chariot dplac

GA1

3
a1

Fig. 4

c. Grafcet dun point de vue partie commande


0
a1.m
KM1

1
b1

t / 2 / 50s
KM2

3
a1
2- Exploitation des deux chariots
Problme:

127

Fig. 6

Fig. 5

Logique Squentielle

0
Chariots en position
initiale ET (Dpart cycle)

a1

C1

b1

a2

C2

b2

?
1

DR1

11

b1
2

DR2
b2

Attente

12

Attente

a1

b1

C1

a2

b2

C2

Attendre (50s)
Temps coul

a1

C1

b1

a2

C2

b2

GA1
a1

a1

b1

C1

a2

C2

GA2
a2
Fig. 7

Fig. 8

128

b2

Logique Squentielle

B. Le Grafcet
I-
1-

2-

Action 3

3
R3

14 Ac 4

Ac 4

Divergence en ET

R4

R 14

R m-1
m
(T)

R n-1
n

Attente

Rmn

Attente
Convergence en ET
Fig. 9

129

Logique Squentielle
3- Application de la solution au systme de manutention
La solution propose dans la figure (7) est complte par les traits parallles de la
divergence et convergence en ET.

0
Chariots en position
initiale ET (Dpart cycle)

11

DR1
b1

a1 .a2 .m

DR2

b2

Attendre (50s)
Temps coul

KM2
a1

a1

GA2
a2

T
t / 3 / 50s

GA1

12 Attente

Attente

KM3

b2

b1

12 Attente

Attente

11

KM1

KM4
a2

Fig. 10

Problme

##
##

130

Fig. 11

Logique Squentielle
La figure ci-dessous montre que le slecteur (s) permet de faire le choix du chariot
utiliser.
Comment relier les deux branches de ce grafcet?
0
a1 .m.s
1

a2 .m.s
11

KM1

b2

b1
2

T1

12

t1 /3 /50s
3

KM3

T2
t2 /3 /50s

KM2

13

KM4
a2

a1
?

Fig. 12

II- GRAFCET slection de squence

1-

Action 4
Divergence en OU

R (4;5)
5

Ac 5

R (4;14)
14 Ac 14

R4

R4

R n-1
n

Ac n

Rn

R(4;14) .

R m-1
m

Ac m

Rm
Convergence en OU

Fig. 13

131

Logique Squentielle
2- Saut dtapes

T (2;5)

R (2;3)

R(2;5)

Ac 2

Exemple

Ac 3
R3

Ac 4
R4

5
R5

Fig. 14

3-

Ac 5

Ac 3
R3

Exemple

Ac 4
R4

R(5;4)

Ac 5
R (5;6)

4-

Fig. 15

0
a1 .m.s
1

Remarque

a2 .m.s

KM1

b2

b1
2

##

t / 3 / 50s

##

T
t / 3 / 50s

KM2

KM4
a2

a1
Fig. 16

132

KM3

Logique Squentielle
III- Rgles dvolution
1-

0
Fig. 17

2- Rgle n2: Franchissement dune transition


3- Rgle n3: volution des tapes actives


Att

(T7;18)

Att

19

Ac19

Exemple:

18

Ac8

Fig. 18

4-
8
T8

c.X18
9

18

Att

T18

Fig. 19

5-

133

c.X8
19

Ac 8

Att

Ac 19

Logique Squentielle
IV- Mise en quation dun GRAFCET

n-1
Tn-1

##
##
##
##

Rn-1

Ac Xn

n
Tn

Rn
n+1

1-
a.

Ac Xn-1

Ac Xn+1

Fig. 20

Xn = Xn-1 Rn-1 + Xn Xn+1

Xn = (Xn-1 Rn-1 + Xn )Xn+1

Remarque

N.B:
b.

An = Xn-1 Rn-1
c.
Dn = Xn+1
d.
Acn = Xn
2- Exemples dapplication
a. Exemple 1
Les quations suivantes dfinissent ltape 3 :
quations logiques de ltape (3)
tape

X3 = X2 R2 + X3 X4

Activation

A3 = X2 R2

Dsactivation

D3 = X4

Action associe

Ac3 = X3

Ac(2)

2
R2

Ac(3)

3
R3

Ac(4)
Fig. 21

134

Logique Squentielle
b. GRAFCET convergence et divergence en OU
quations logiques de ltape (0)
tape

X0 = X3 R3 + X0 (X1 + X11)

Activation

A0 = X3 R3

Dsactivation

D0 = X1 + X11

quations logiques de ltape (1)


tape

X1 = X0 R01 + X1 X2

Activation

A1 = X0 R01

Dsactivation

D1 = X2

Divergence en OU
R0(2)

R0(1)

11

Ac 1
R1

Action associe Ac1 = X1

Ac 11
R11

12

Ac 2

Ac 12
R12

R2

quations logiques de ltape (3)

Convergence en OU

tape

X3 = X2 R2 + X12R12 +X3 X0

Activation

A3 = X2 R2+ X12 R12

Dsactivation

D3 = X0

Ac 3
R3

Fig. 22

Action associe Ac3 = X3


c. GRAFCET convergence et divergence en ET
quations logiques de ltape (0)
tape

X0 = X3 R3 + X0 ( X11 X1)

Activation

A0 = X3 R3

Dsactivation

D0 = X1 X11

0
R0

quations logiques de ltape (1)


tape

X1 = X0 R0 + X1 X2

Activation

A1 = X0 R0

Dsactivation

D1 = X2

Divergence en ET

11

Ac 1
R1

Ac 11
R11

12

Action associe Ac1 = X1

R(2;12) Convergence en ET

quations logiques de ltape (3)


tape

X3 = X2 X12 R(2;12) +X3 X0

Activation

A3 = X2 X12 R(2;12)

Dsactivation

D3 = X0

Action associe

Ac3 = X3

135

Ac 3
R3

Fig. 23

Logique Squentielle
d. GRAFCET saut dtapes et reprise de squence
quations logiques de ltape (0)
tape

X0 = X6 R60 + X0 ( X1 + X3)

Activation

A0 = X6 R60

Dsactivation

D0 = X1 + X3

quations logiques de ltape (1)


tape

X1 = X01 R0 + X1 X2

Activation

A1 = X0 R01

Dsactivation

D1 = X2

R1

quations logiques de ltape (2)


X2 = X1 R1 + X2 X3

Activation

A2 = X1 R1

Dsactivation

D2 = X3

Ac 1

Ac 2
R2

Action associe Ac2 = X2

Saut dtapes

Action associe Ac1 = X1


tape

R03

R01

Ac 3
R3

quations logiques de ltape (3)


X3 = X 2 R2 + X0 R03 +X3 X4

Activation

A3 = X2 R2+ X0 R03

Dsactivation

D3 = X4

Ac 4
R4

Action associe Ac3 = X3

Ac 5
R5

quations logiques de ltape (4)


tape

X4 = X3R3 + X6 R64 +X4 X5

Activation

A4 = X3 R3 + X6 R64

Dsactivation

D6 = X5

Action associe

Ac 4 = X4

Ac 6
R60

quations logiques de ltape (6)


tape

X6 = X5 R5 + X6 (X0+X4)

Activation

A6 = X5 R5

Dsactivation

D6 = X0 + X4

Action associe

Ac6 = X6

136

R64

Reprise de squence

tape

Fig. 24

Logique Squentielle
C. Rsum
1- GRAFCET
##
##
##
2- Structures de base
##
##
##
3-
##
##
##
##
##
4-

##
##
##
##

137

Logique Squentielle
D.

I-
1-
2-

Ajustement
de la temprature

t
en age
m
f
f

El hau
c
de

Fig. 25

C:= 0
m

Dsignation
C: = 0
[C = 4 ]
[C < 4]
C:=C+1
[ > 45C]

Signification
RAZ compteur
C= 1
C= 0
Incrmenter compteur
Linformation donne par la
sonde est 1 logique

KM
t/1/10s

KA
[ > 45C ]

3
[ C=4 ]

Fig. 26

138

C:=C+1
[ C<4 ]

Logique Squentielle
Questions:
1-
2-
3-
4-
II-
1-

##
##

Fig. 27

2-

0
Dpart cycle ET nouveau colis

Amener colis
Colis amen

Emballer colis
Colis emball

Transfrer colis Compter


Colis transfr ET nombre
infrieur 10

10 colis transfrs
OU absence
nouveau colis

4
Colis vacu manuellement
ET nouveau colis
Fig. 28

139

Logique Squentielle
3- Constitution

Actions

lments de la PO

lments de la PC
Variables dentre

Variables de sortie

m : bouton poussoir

Dcy
Amener
Transfrer

Moteur M

a: capteur
b: capteur

KM1

Emballer

Vrin lectrique 2 sens :


- Fermer les mchoires : V+ f: capteur
- Ouvrir les mchoires : V- o: capteur

KM2

vacuer

e: capteur

Nouveau colis

p: capteur

KM3

Initialiser

C : = 0 (Raz Compteur)

Compter

C : = C+1 (compter)
Fig. 29

N.B.: Pour la mise en quation , remplacer (C= 10) par n ; (C<10) par (n) C:=0 par
(Raz C) et (C:=C+1) par C.
Questions
1- tablir le grafcet PO et le grafcet PC de ce systme.
Solution
GRAFCET PO
0

GRAFCET PC

Initialiser compteur

Nouveau colis ET dpart cycle

m.p

Entraner tapis (M)

Colis amen

Tige en bas (mchoires ferms)

Tige en haut (mchoires ouverts)


Entraner tapis (M)

Colis transfr

Fig. 30

Colis transfr ET nombre


infrieur 10
Colis vacu ET nouveau colis

140

KM3
o

Compter

ET nombre =10
OU absence colis

KM2
f

Monter la tige du vrin (V-)

KM1
a

Descendre tige du vrin (V+)

C:=0

KM1 C:=C+1

b.[C=10]+p

b.[C<10]

5
Fig. 31

e.p

Logique Squentielle
Exercice 2
Ayant le grafcet PC du systme de manutention (fig.11). Dterminer:
1- lquation dactivation de chaque tape;
2- lquation de dsactivation de chaque tape;
3- les quations des tapes X0, X1, X3, et X11;
4- lquation de chaque action associe aux tapes de ce grafcet.
Solution
## quations logiques dactivation
tape 0

tape 1

tape 2

tape 3

tape 4

A0=X5. a2

A1=X0.m.a1.a2

A2=X1.b1

A3 =X2. X12

A4=X3.t

A5=X4.a1

A11=X0.m.a1.a2

A12=X11.b2

tape 5

tape 11

tape 12

## quations logiques de dsactivation


tape 0

tape 1

tape 2

tape 3

tape 4

D0=X1. X11

D1=X2

D2=X3

D3 =X4

D4=X5

tape 5

tape 11

tape 12

D5=X0

D11=X12

D12=X3

## quations logiques des tapes


tape 0

tape 1

tape 3

X0= X5.a2 +X0.(X1.X11)

X1= X0.m.a1.a2 + X1. X2

X3= X2 X12+X3.X4

tape 11

X11= X0.m.a1.a2 + X11. X12


## quations logiques des action associes au tapes

KM1 = X1

T = X3

KM2 = X4

KM3 = X11

KM4 = X12

141

Logique Squentielle
III- Exercices rsoudre
Exercice 1

Z
Rail

Chariot 2
g

Fig. 32

Questions
1-
2-
3-
4-
142

Chariot 1

Capteur

Fig. 33

Logique Squentielle
Exercice 2

Fig.34


Laction sur un bouton (m), fait avancer le robot:
## Si le capteur avant dtecte un obstacle le robot sarrte;
## Si le capteur CD =1 le moteur MG sarrte pendant 2s;
## Si CG= 1 alors MD sarrte pendant 2s.
tablir le grafcet dun point de vue partie commande.

143

Logique Squentielle

LES SQUENCEURS
A. Mise en situation

Systme tudier: Bras manipulateur

1- Prsentation
Le bras manipulateur, ci-dessous, peut tre utilis dans une chane de fabrication
industrielle. Il est destin dplacer des pices une par une suivant un cycle dcrit
par le grafcet dun point de vue partie commande (fig. 2).
C4: prhension
0

C2

DCY

C1

14M1

l11
12M4

l40

Fig. 1

C3 : rotation de
de la pince

l41
12M1

2- Choix technologiques
Fig. 2
Les lments de la partie oprative et de la partie commande sont :
- quatre vrins double effet;
- quatre practionneurs;
- deux capteurs de fin de course par vrin;
- un squenceur pneumatique;
- un distributeur 2/2 poussoir dsign par DCY.

14M4

l10

roblme: Comment mettre en oeuvre ce systme ? De quoi est constitue

alors sa partie commande et comment raccorder cette dernire la partie


oprative ?

B.

I-
II-
##
144

Logique Squentielle
##

14M1

DCY

DCY

12M1

12M1

C1
l10

12M1

L11

14M1

M1
3 1 5

14M1

L10
1

l11

Fig. 3

Remarque
Les squenceurs sont exploits en plusieurs technologies : pneumatique;
lectronique; lectrique; etc. Dans ce chapitre, on se limite ltude des squenceurs
pneumatiques et des squenceurs lectroniques.
III- Squenceur pneumatique
1-

Fig. 4
2- Module dtape
Un module dtape matrialise une tape du GRAFCET. Il est base dune mmoire.
145

Logique Squentielle

a. Mmoire
Une mmoire pneumatique comporte un coulisseau. Celui-ci permet la mmoire
dtre active (fig. 5) ou inactive (fig. 6).

Coulisseau

Coulisseau

Tiroir

Tiroir

Fig. 5
Entre de
dsactivation

Sortie
Sortie
complmente

Fig. 6

Entre
dactivation

Entre de
dsactivation

Entre
dactivation

Sortie
Sortie
complmente

b. Symboles
Un module est compos dune mmoire sur embase et de deux plaques
dextrmits. Il existe une grande varit de modules dtapes. On distingue :
## Exemple 1: Technoilogie Tlmecanique
Mmoire

Plaque dentre

5
6

7
8

5
6

&

3
4

3
4

Plaque de sortie

Module dtape

1
2

3 4

1: entre de remise zro


2: dsactivation du dernier module
du squenceur
3: entre de la pression
4: boucle de redmarrage

1: dsactivation de ltape n-1


2: entre dactivation de ltape n
3: entre de remise zro
4: entre dalimentation de ltape n
5: entre de dsactivation de ltape n
6: activation de ltape n+1
7: sortie de ltape n

3: activation du premier module


du squenceur
4: dsactivation du dernier
module du squenceur

Fig. 7

2
P
1

1: entre de la pression (P)


2 et 4 : validation du premier
module
3 : activation du premier module

Fig. 8

1
2
3

8
3

7
6
5

Plaque de sortie

4
3

Module dtape

Plaque dentre

Mmoire
## Exemple 2: Technologie Climax

1
2
1

4
1: validation de ltape n
2: activation de ltape n
3: dsactivation de ltape n-1
4: entr de la rceptivit
5: dsactivation de ltape n
6: activation de ltape n+1
7: validation de ltape n+1
8: sortie associe ltape n

146

1: sortie du dernier module


2: dsactivation du dernier module
du squenceur
3: rceptivit
4: activation du premier module

Logique Squentielle
3- Actionneurs pneumatiques
Un actionneur pneumatique est destin convertir lnergie pneumatique (air
comprim) en un mouvement. Les actionneurs suivants sont frquemment exploits
dans les systmes automatiss:
Dsignation
Vrin double
effet

Symbole

Photo

Vrin simple
effet

Un vrin
pneumatique
transforme
lnergie
pneumatique
en nergie
mcanique.
Il peut soulever
pousser, tirer
serrer, tourner
percuter, etc.

Vrin
piston
magntique

Fonction

Vrin rotatif

Entraner des
machines telles
que perceuse
pneumatiques
etc.

Moteur
pneumatique

Ventouse

Prhension

fig. 9

147

Logique Squentielle
4- Les practionneurs
Les practionneurs sont des distributeurs utiliss pour la commande des actionneurs
pneumatiques. Un practionneur est quip dun dispositif pneumatique ou lectrique
de pilotage.
a. Electro-distributeurs 5/2
Ils sont utiliss pour commander les vrins pneumatiques. Le pilotage est assur
par des lectro-aimants (fig. 11).
X14

X14

M1

X12

Coulisseau

X12
3

3 1 5

Fig. 10

Fig. 11

C
b. Distributeurs pneumatiques 5/2
Ils sont utiliss pour commander les vrins pneumatiques. Le pilotage est assur
par dispositif pneumatique (figures 13 et 14 ).

Position travail : 14M=1


Coulisseau

14
3

M1

Position repos: 12M =1


14

12
5

Coulisseau

12

12M1

14M1

3 1 5

Fig. 12

148

Fig. 13

Fig. 14

Logique Squentielle
c. Les cellules pneumatiques
Les cellules pneumatiques sont utilises dans les circuits des rceptivits.
## Cellule NON

&

Fig. 16
1

## Cellule OU

Fig. 15

Fig. 18

## Cellule ET

Fig. 17
1
2

&

Fig. 20
Fig. 19

5- Distributeurs pneumatiques
## Exemple
La boite de commande, figure ci-dessous, est compose de quatre voyants et
quatre distributeurs pneumatiques:
Distributeur 2/2 NO commande par poussoir
2/2 N. O.

Voyant pneumatique

1
2

Fig. 21

149

Logique Squentielle
a. Les diffrents types
Les distributeurs donns dans le tableau suivant sont frquemment utiliss dans
les systmes automatis :
Type

Symbole

Observations

2/2 N.O.
galet

Dtection de fin de
course de vrin.
Laisser passer ou bloquer la circulation de lair
sous pression.

1
2

2/2 N.F.
galet

1
2

2/2 N.O.
levier

2/2 N.0.
pdale

Commande manuelle
des
systmes
pneumatiques
Laisser passer ou bloquer la circulation de lair
sous pression.

1
2

3/2 N.O.
poussoir

Distributeur 4/2 monostable pilotage pneumatique

3
Fig. 22

Organiser
mouvement
actionneurs.

les
des

b. Exemples dapplication
## Exemple 1
La sertisseuse (fig. 23) est utilise pour fixer des cosses (fig. 24) aux extrmits
des cbles lectriques. Cette machine est entrane par deux vrins double effet:
C1 pour le guidage et C2 pour le sertissage. Le fonctionnement est dcrit par le
150

Logique Squentielle
grafcet PC (fig. 25). La commande est assure par le squenceur de la figure 26.
14M1

Guidage

DCY

M1

14M1

l
10

12M1

12M2

C1

l21

Fig. 23

14M2

Sertissage

3 1 5

l11

l20
12M1

l11

l10

Fig. 24

Fig. 25

l20

C2

M1

&

RAZ
2

14M2

l21

12M2

3 1 5

&

&

&

DCY
1

Fig. 26

151

&

Logique Squentielle
Exemple 2
## Exemple 2
La machine, ci-dessous, est utilise pour marquer des feuilles en tle . Elle est
commande par deux vrins double effet.
Le fonctionnement est dcrit par le grafcet PC (fig. 28). Le circuit de commande est
base du squenceur pneumatique de la figure 29.

Tte de marquage

14M1

C2 C1

M1
C1
2

l10

12M1

Fig. 27

3A

Tle

3 1 5

12

DCY

l21

l11

l20

C2

l11

14M1

14M2

l21

14M2

12M2

12M2

l20

M2

12M1

3 1 5

l10
Fig. 28
0

DCY
1

Fig. 29

152

Logique Squentielle
IV- Squenceurs lectroniques
1-

2-
a.

b. Symbole
Bloc dactivation

Mmoire

Entre de validation
&

Fig. 31

Condition de rceptivit
Entre de remise zro
Entre de dsactivation

&

Bloc de dsactivation

Fig. 32

3-

4-

12V

Bobine du relais
Diode de roue libre

Phototransistor
1
2

3
4

Photodiode

Fig. 33

Optocoupleur
SFH628A

Sortie dun module


dun squenceur

Fig. 34

153

5V

Fig. 35

Logique Squentielle
5- Les capteurs
Le tableau suivant rsume les capteurs frquemment utiliss dans les systmes
automatiss:
Capteur galet
Capteur capacitif
Capteur inductif
Symbole
Fonction
Symbole
Fonction Symbole
Fonction

Fig. 36-a

Dtecter La
fin de course
dun vrin

Capteur ILS
Interrupteur Lame
Souple
Symbole
Fonction

Fig. 36-d

Dtecter
des pices
magntiques

Dtecter
des
matriaux
solides

Fig. 36-b

Dtecter
des pices
mtalliques

Fig. 36-c

Dtecteur de proximit Dtecteur deffleurement


Symbole

Fonction

Fig. 36-e

Sensible
une
proximit

Symbole

Fonction
Sensible
leffleurement

Fig. 36-f

(contact direct)

Fig.36

6- Exemple dapplication

La machine (fig. 37) est utilise pour marquer des cartons. Elle est commande par
un squenceur lectronique (fig. 39). Elle est entrane par deux vrins double effet
dcrivant un cycle donn par le grafcet P.C. (fig. 38).
0
DCY
1X14

l11
2X14

l21
2X12

l20
1X12

l10

Fig. 38

Fig. 37
154

Logique Squentielle
## Schma de cblage du squenceur

l21
5V

l10
12V

3 1 5

&

&

5V

Dcy

&

&

RAZ

5V
&

155

Fig. 39

12V

2X12

Init

M1

5V

1X12

3 1 5

1X14

M2

l20

l11

12V

12V

5V

2X14

C1

C2

Logique Squentielle
C. Rsum

SQUENCEUR
1-

2-
a.
b.
3-

4-
##
##
##
##

156

Logique Squentielle
D. valuation
I-

1-
##
##
##
##
2-
##
##
##
##

Exercice 2
1-
2-

##
##
##

Exercice 4

Ayant la figure 40. Relier chaque capteur son symbole :

## capteur capacitif

## capteur de proximit

## capteur galet

## capteur 2/2 NF

Fig. 40

157

Logique Squentielle
Exercice 5

Ayant le symbole dun module dtape (fig. 41) : quels sont les repres des
orifices suivants:
4
8
## entre dactivation de ltape
3
0 3
(n);
## entre de dsactivation de
a
A
7
1
4
1
ltape (n);
6
2
3
B
b
## sortie de laction associe
2
5
3
2
ltape( n);
1
1
P
## entre de rceptivit.
3
1
4
Fig. 41

Exercice 6

Quel est le nom et la


fonction de chaque composant
donn ci-dessous ?

C1

l10
4

1X14

1X12

M1

3 1 5

&

Fig. 42

II- Exercices rsolus

Exercice 1

158

l11

Logique Squentielle

0
DCY
V
1

DCY
V

l11

HR

h + b. DCY
12M1

l10

C
2

14M1

12M1

L10
14M1

3 1 5

L11

Fig. 44

&

&

DCY
1

b
h
1

Fig. 45

159

Logique Squentielle
## Questions
1-
a.
b.
2-

Solution
1- a

l10

l11

HR
2

14M1

3 1 5

12M1

&

&

DCY
1

b
h
1

160

Logique Squentielle
Exercice 2
##

C1
C4: prhension

C2

Fig. 47

C3 : rotation de
de la pince

1-
2-

3-

DCY
12M4

4-

l40
12M1

l10

5-

14M2

l21
14M4

6-

l41
5

14M1 12M2

l11 l20

7-

161

Fig.48

Logique Squentielle
Schma de cblage du squenceur:

.........

14M4

L21

S5: sortie du module n 5

1
2

3 1 5

12M4
S1

C2

12M2

C4

3 1 5

S5

L20

L40

14M2

S5

14M1

M1

RAZ
2

&

12M1

L41

L11

.........

.........
.........

&

.........

.........

&

&

.........

&

Fig. 49

DCY
1

L10

3 1 5

12M4

&

.........

L40

.........

162

......

.........

...............

Logique Squentielle
Solution

1- On utilise 4 actionneurs (4 vrins double effet)


2- Les lments de la PO sont les quatre vrins et les capteurs des fins de courses
(distributeurs 2/2 galets).
3- Les lments de la PC sont les capteurs, DCY, les modules dtapes et les distributeurs 5/2.
Les rponses aux questions 4; 5; 6 et 7 : sont donnes dans la figure 50.
S4

S3
S5

14M2

14M4

C2
2

12M4

L20

S1

S5

3 1 5

3 1 5

12M2

C4

L40

L21

2
2

S5

14M1

M1
12M4

&

RAZ
2

&

12M1

L11

S2
12M2

3 1 5

12M1

&

14M2

&

14M4

14M1

&

&

L41

L11 L20

Fig. 50

DCY
1

L10

L41

L40

L10

163

L21

Logique Squentielle
Exercice 3
m

0
DCY
1X14

l11
2X14

##

Fig. 51

l21
2X12

l20
1X12

l10

Fig. 52

C1

5V

Init
12V

&

1X12

M1

3 1 5

l21

5V

5V
R

5V
&

164

l20

M2

Fig. 53

12V

2X12

&

3 1 5

&

12V

2X14

Dcy

RAZ

l11

12V

1X14
&

5V

l10

C2

Logique Squentielle
Solution

Schma de cblage du squenceur:

l21
5V

l10
2

12V

3 1 5

&

&

5V

Dcy

&

&

RAZ

5V
&

165

Fig. 54

12V

2X12

Init

M1

5V

1X12

3 1 5

1X14

M2

l20

l11

12V

12V

5V

2X14

C1

C2

Logique Squentielle
III- Exercices rsoudre

Exercice 1

##
##

1-
2-
3-
4-
5-
6-

14M1

M1

L10

L11

12M1

14M2

M2

3 1 5

B
R

12M2

3 1 5

P
A

Fig. 55

166

L20

L21

Logique Squentielle
Exercice 2

##

C2

C1

Tte de la perforatrice

Papier

Fig. 56

l21
5V

l10
2

12V

3 1 5

&

&

5V

Dcy

&

167

Fig. 57

12V

2X12

Init

M1

5V

1X12

3 1 5

1X14

M2

l20

l11

12V

12V

5V

2X14

C1

C2

LLeLeLes

CONTENU
DU PROGRAMME

I-
1-
2-
3-
4-
II-
1-
2-
III-
1-
2-

OBJECTIFS
DU PROGRAMME

IV-
1-
2-
3-
4-
5-
6-

))
))
))
))

Micronctr

LLeLeLes

Micronctr

PRSENTATION DES MICROCONTRLEURS


A. Introduction

##

##

PARTIE COMMANDE
Pilote les actionneurs,
reois les informations
des capteurs.

INTERFACE

ORDRES
RDRE

PARTIE OPERATIVE

Actionneurs:
obissent aux ordres
de la partie commande.

COMPTES-RENDUS

nergie
e

Capteurs:
surveillent ltat
de la partie oprative

Fig.1

P
169

LLeLeLes

Micronctr

B. Prsentation des microcontrleurs


I-

II-

##
##
##
##
##

170

LLeLeLes

Micronctr

III- Principaux fabricants des microcontrleurs

Fabricant

Microchip

Atmel

Texas-Instrument

Logo
Familles

PIC et dsPIC

AVR, AVR32 et ARM

MSP430

IV-

Fig.2

Exemple: structure interne dun microcontrleur PIC 16F877a

Les lments de base dun microcontrleur sont:


## le processeur;
## la mmoire (sous plusieurs formes) ;
## les connecteurs dextension.
La communication entre ces lments est assure par des bus.
171

LLeLeLes

Micronctr

##

##

##
##

##

V- Les microcontrleurs de type PIC

Nde la famille
12 : Base line
16 : Mid-Range
17, 18 : High-End

Sans L :
Alimentation standard
de 3 5,5V
Avec L:
Alimentation tendue

Type de botier
P= PDIP
SO= SOIC
SS= SSOP

de 2 5,5V

x
PIC xx LX xxx- yy I /
Gamme de
temprature
sans I: 0 +70C
avec I :-40 +85C

Type de mmoire
C: EPROM
CR:ROM
F: Flash

Fig. 3

Rfrence du
circuit au sein
de la famille

172

Gamme de
frquence
04 =4MHz
20 =20MHz

LLeLeLes

Micronctr

Exemple : 16 F 84 -04 I/P


16 : famille Mid range
84 : modle du circuit;
( sans L) : tension dalimentation de 3
04 : gamme de frquence 0 4 MHz;
5,5V;
I : gamme de temprature de -40
F : mmoire flash;
+85 C;
P : botier PDIP;
## Exemples de botiers
Botier PDIP

Botier SSOP

VI- Brochage dun microcontrleur


Le brochage dun microcontrleur de type PIC diffre selon la rfrence.
Exemples:
## 16F628 (Fig. 4);
## 16F84A (Fig. 5).
18

17

16

4
5
6
7

15
14
13
12

11

10

RA1/AN1
RA0/AN0
RA7/OSC1/CLCKIN
RA6/OSC2/CLKOUT
VDD
RB7/T1OSI
RB6/T1OSO/T1CKI
RB5
RB4/PGM

Fig. 4

RA2
RA3
RA4/TOCKI
MCLR
VSS
RB0/INT
RB1
RB2
RB3

18

17

PIC 16 F84A

PIC 16 F628

RA2/AN2/VREF
RA3/AN3/CMP1
RA4/TOCKI/CMP2
RA5/MCLR/VPP
VSS
RB0/INT
RB1/RX/DT
RB2/TX/CK
RB3/CCP1

3
4
5
6
7

16
15
14
13
12

11

10

RA1
RA0
OSC1/CLCKIN
OSC2/CLKOUT
VDD
RB7
RB6
RB5
RB4

Fig. 5

VII- Rle des diffrentes broches


1- Broches de polarisation : VDD et VSS
Ce sont les broches dalimentation du circuit.
## VSS Masse (0 V)
## VDD peut varier :
de 3V 5.5V pour la gamme standard F;
de 2 5.5V pour la gamme tendue LF.
N.B. : certains microcontrleurs tels que 16F877 possdent
deux broches VDD et deux broches VSS.
173

VSS

VDD

Fig. 6

LLeLeLes

Micronctr

2-

Vcc
R

##
##

MCLR

3-

Fig. 7

XT

OSC1

##

OSC2

C1

C2

Fig. 8
Vcc

##

R
OSC1
OSC2

Fig. 9
GBF
OSC1

##

F/4

OSC2

Fig. 10

174

LLeLeLes

Micronctr

VIII- Les ports dentres/sorties

##
##

##
##

Exemple 1

## On dsire configurer le PORTA et du PIC 16F84A selon les affectations


suivantes avec ( NC: broche Non Connecte , E: Entre et S: Sortie):
SENS
NC
NC
NC
E
S
E
PORTA NC
NC
NC
RA4
RA3
RA2
TRISA
1
0
1
Le mot binaire correspondant au registre TRISA est:
TRISA= ( 00010100)2 = ( 14)16= ( 20)10

S
RA1
0

S
RA0
0

## On dsire configurer le PORTB et du PIC 16F628 selon les affectations


suivantes:
SENS
E
S
S
S
E
E
PORTB RB7
RB6
RB5
RB4
RB3
RB2
TRISB
1
0
0
0
1
1
Le mot binaire correspondant au registre TRISB est:
TRISB= (1000 1100)2= (8C)16= (140)10

S
RB1
0

S
RB0
0

Remarque
Une broche peut avoir plus dune fonction: la broche 18 du Pic 16F628, peut tre
utilise:
## soit en une E/S logique (RA1);
## soit en une entre analogique (AN1).

175

LLeLeLes

Micronctr

Exemple 2

Broche

Dsignation

Utilisation

Rles

176

LLeLeLes

Micronctr

IX- Entre du convertisseur analogique/numrique (CAN)

X- Choix dun microcontrleur


a.
##
##
##
##
b.
##
##
##
c.
##
##
##

177

LLeLeLes

Micronctr

Le tableau suivant rsume les caractristiques de quatre microcontrleurs:


Caractristiques

16F84A

16F628A

16F88

16F877A

Nombre de broches

18

18

18

40

Mmoire programme (mots)

1024

2048

4096

8192

Frquence dhorloge max.

20 MHz

20 MHz

20 MHz

20 MHz

Oscillateur interne

Oui

Oui

Mmoire SRAM (octets)

68

224

368

368

Mmoire EEPROM (octets)

64

128

256

256

Entres/Sorties

13 (2 ports)

16 (2 ports)

16 (2 ports)

33 (5 ports)

Sources dinterruptions

10

12

15

Timer/Compteur

Timer 0 (8 bits) Timer 0 (8 bits)


Timer1 (16 bits)
Timer2 (8 bits)

Timer 0 (8 bits)
Timer1 (16 bits)
Timer2 (8 bits)

Timer 0 (8 bits)
Timer1 (16 bits)
Timer2 (8 bits)

CCP

Comparateur analogique

Tension de rfrence interne

Oui

Oui

Oui

1 CAN 10 bits

1 CAN 10 bits

7 canaux

8 canaux

Convertisseur analogiquenumrique (ADC)

XI-
1-

628

6F
IC M1

HIP

OC
ICR

- Tension dalimentation allant de 2 5,5V

- Tension dalimentation 12V

- Courant max dbit < 25 mA

- Courant nominal = 300 mA

178

LLeLeLes

Micronctr

2- Diffrents montages dinterfaage


a. Par relais et transistor
18

17

16

4
5
6
7

PIC 16F628

Etage de puissance
(5 30V)

14

13

11

10

Relais

2,2K

12

Utilisation

1N
914

15

( titre d'exemple)

2N2222

Utilisation d'un transistor amplificateur pour commander le relais

b. Par circuit intgr


18

17

3
4
5
6
7

PIC 16F628

ULN 2003

16

16

15

14

13

15

12

14

11

10

13

Vers les quatre phases


d'un moteur pas pas
par exemple

+12 24 V
-

12

11

10

- Pour une commande en +5 V (standard TTL), choisissez le ULN2003 ou ULN2803.


- Pour une commande en +3 V +15 V (standard CMOS), choisissez le ULN2804.

c. Par optocouplage des entres

Entre opto-isole

+ 5V

Optocoupleur

4,7 10K R

18

17

16

isolation

L'optocoupleur transmet des informations logiques ou analogiques sous forme de


signal lectrique, via une liaison optique qui isole lectriquement l'entre de la sortie.

179

PIC 16F628

Optocoupleur
SFH628A
( titre d'exemple)

15
14
13
12

11

10

LLeLeLes

Micronctr

C. Rsum

##
##
##
##

##
##
##

D. Evaluation
I-

1-
2-
3-
4-
1-
2-
3-
4-

180

LLeLeLes

Micronctr

1-
2-
II-

1-

PIC

2-
3-
4-
5-

III- Exercices rsoudre

##
##
##
##

181

F
8L

45

0/

2
0-

LLeLeLes

Micronctr

Exercice 2

182

Les Microcontrleurs

NOTIONS DINTERRUPTION
A. Problme pos
1-

2-

3-

B. Interruption
I-

183

Les Microcontrleurs
II-
##
##
##
##

Programme
principal
Instruction
quelconque
vnement
dclencheur

Instruction X

Instruction
suivante (X+1)

Procdure
interruption
Traiter
le(s) instruction(s)
de l interruption
Retour
dinterruption

184

Les Microcontrleurs
III- Sources et types dinterruptions
1- Sources dinterruptions

2-
##
##

##

##

18

17

RA4/TOCKI
MCLR
VSS
RB0/INT
RB1
RB2
RB3

##
##
IV-

185

4
5
6
7
8
9

PIC 16 F84A

RA2
RA3

16
15
14
13
12
11
10

RA1
RA0
OSC1/CLCKIN
OSC2/CLKOUT
VDD
RB7
RB6
RB5
RB4

Les Microcontrleurs
1- Exemple : Registre INTCON pour PIC16F877


##


##


##


##


##


##


##


##


186

Les Microcontrleurs

2-

Lorsque linterruption a eu lieu, le registre INTCON = $12

C. Rsume
##
##
##
##

D.

I-
1-
2-
3-
4-
187

Les Microcontrleurs

1-
2-
3-
II-

1-
2-
3-

Solution
1-

2-
##
##
3-

## Pour le 2

me

INTCON= $90 et TRISB.0=1;


cas, on doit autoriser linterruption RBIE

INTCON= $88 et ( TRISB.4=1 ou TRISB.5=1 TRISB.6=1 TRISB.7=1)


188

Les Microcontrleurs
III- Exercices rsoudre

Exercice 2

Exercice 4

1-
2-
3-
4-
189

Les Microcontrleurs

LES TIMERS
A. Introduction
##
##

N.B. : Dans cette leon on se limite ltude du TIMER0.

roblme: - Quest ce quun Timer?


- Pourquoi utilise-t-on les Timers?
- Quelles sont les caractristiques dun Timer?
- Comment identifier le nombre de Timers?
- Comment configurer un Timer?
- Comment Mettre en uvre un Timer?

B. timer 0
I-

CHARGE COMPTAGE INITIALE


8
Entre
dimpulsions

COMPTEUR
(8BITS)
ASCENDANT

TMRO

190

Indicateur
de dbordement

Les Microcntroleurs
II- Le nombre de Timers dans un microcontrleur

Microcontrleur 16F84A

16F628A

III- Diffrents modes de fonctionnement



##
##
IV- Slection du mode de fonctionnement
##
##

191

16F88

16F877A

Les Microcntroleurs
V- Structure interne du Timer0
8 bits

Oscillateeur
1/4

Prdiviseur
2,4,8....256

TOCS
TOSE

PS2 PS1 PS0

TMR0

Dbordement

Synchronisation
avec oscillateur
interne

RA4

PSA
TOIF

VI-
##
##
1-
##
##
##
##

192

Les Microcntroleurs

NB :

VII-
1-

##
##
##
##
193

Les Microcntroleurs

Saisie de lvnement: passage dune bouteille


Faisceau
lumineux

Capteur
photolectrique
Signal: image informationnelle
du passage dune bouteille

RA4
Comptage
PIC

Mot
binaire

INFORMATION:
nombre de bouteilles
TRAITEMENT

194

Les Microcntroleurs
Start 16F84a
TRISA=
B00011111

TRISB=
B00000000

PORTB=
B00000000

OPTION_REG=

B00101000

TMR0=
B00000000

2-

195

PORTB=
TMR0

Saut module:
N 7

Les Microcntroleurs

Th = 4*Pr-diviseur*(256-N)*(nombe dbordement/Fosc)
Avec :
N : valeur initiale prcharge dans registre Timer0
Th : en s
Fosc : Frquence du quartz en Mhz

196

Les Microcntroleurs

C. Rsume
##
##

D.

I-

197

Les Microcntroleurs
II- Exercice rsolu

III-

##
##
##


##
##
##
##

198

Les Microcontrleurs

PROGRAMME EN LANGAGE GRAPHIQUE

A. Introduction

Attendre

Dpart de cycle, presence de l'antenne


et reservoir plein

Dpart de cycle
et reservoir vide
Remplir le rservoir

:020000000328D3
:100006008312051C
0A28851C0A280614
0B280610CC
:0400160003280C28
87
:02400E00FA3F77
:00000001FF

rservoir rempli
Deplacer le pistolet
vers la droite
pistolet dplac

Positionner le pistole

Pistolet Positionn
Commancer la peinture
Faire tourner l'antenne
parabolique
Fin de peinture

Remplir le rservoir
rservoir rempli

retourner le pistolet
vers le haut
pistolet en position haute
Deplacer le pistolet
vers la Gauche

LCD2
LM032L

1
2
3

VSS
VDD
VEE

Pistolet deplacer

1.2MHz

19
18

1
2
3
4
5
6
7
8

U1
XTAL1

A[8..15]
ALE
EA
PSEN

RST

P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7

AD[0..7]

AD[0..7]

XTAL2

P3.0/RXD
P3.1/TXD
P3.2/INT0
P3.3/INT1
P3.4/T0
P3.5/T1
P3.6/WR
P3.7/RD
80C51

AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7

GND
VDD

X1

AD7
AD6
AD5
AD4
AD3
AD2
AD1
AD0

FONCTION GLOBALE ET DESCRIPTION :

Le systme ci dessous est constitu de :


* Un compresseur entran par un moteur
lectrique Mo,
* Un rservoir contenant le produit de peinture
(niveau fix
par deux positions b=1"niveau minimal " et h = 1 "
* Une moto-pompe pour le remplissage
...................................

D0
D1
D2
D3
D4
D5
D6
D7

RS
RW
E

Exiter alarme et dclencher


temporisateur T2
Ecoulement de 2 min

4
5
6

Niveau bas atteint avant


d'achever la peinture
7

7
8
9
10
11
12
13
14

30
31
29

10
11
12
13
14
15
16
17

U2
3
4
7
8
13
14
17
18
1
11

D0
D1
D2
D3
D4
D5
D6
D7

Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7

2
5
6
9
12
15
16
19

Programme Cod

OE
LE
74LS373

U3

NAND_2

Cahier des charges

Programmation
graphique

dition

Assemblage et Compilation

Programmation
textuelle

##
##
##

199

Simulation
Fig. 1

Transfert

Les Microcontrleurs

B.
##
##
##
##
##
##

I- Notions dalgorithme et dalgorigramme

Dbut
Mesurer Tf

Tf < Tp
Arrter
micro-ondes

.
200

fin

Activer
micro-ondes

Les Microcontrleurs
Symboles utiliss
Symbole

Dsignation
Dbut, Fin
Dbut, fin dun programme ou interruption.

Symbole

Traitement interne
Opration ou calcul
sur des donnes dont
le rsultat est stock
dans le microcontr
leur.

Sous-programme
Portion de programme
considre comme
une simple opration.

Prparation
Pour excuter une
activit ultrieure, parexemple une interrup
tion.
II- Les structures algorithmiques
Structure
Organigramme
Traitement 1
Traitement 2
Traitement 3

201

Dsignation
Lecture ou criture dune donne externe.
Branchement
Test, exploitation
de conditions variables impliquant
le choix dune
parmi deux. Symbole utilis pour
reprsenter une
dcision.
Limite de
boucle
Ce symbole en
deux parties reprsente le dbut
et la fin dune
boucle.
Les deux parties
du symbole ont le
mme idntificateur.
Symbole de
renvoi
Ce symbole reprsente une sortie vers une autre
partie du mme
organigramme
Algorithme

Les Microcontrleurs

Organigramme

Condition

Traitement 1

Traitement 2

Condition

Traitement

Traitement

Condition

N=x

N=0
Traitement
N=N-1

202

Algorithme

Les Microcontrleurs
C. Rsum

##
##
##
##
##
##
##
##
##
##
##

D.

I-
1-
2-
3-

203

Les Microcontrleurs

II- Exercices Rsolus

a.
b.
c.
d.
e.
f.
g.
h.
i.

##
##

204

Les Microcontrleurs
Solution

Dbut

Compresseur
larrt
T> Tmax

Non

Oui
Compresseur sous
tension
Non

T< Tmin

Oui

Fig. 3

205

Les Microcontrleurs
Exercice N4

DEBUT
Boucle

Tant Que
1

Entre

A0->a
Entre

A1->b
Dcision

Si
a=1
?
Sortie

1 ->B0

Non

Dcision

Si
b=1
?

Non
Sortie

Sortie

1 ->B0

0 ->B0

Boucle

Fig. 4

Fin
1-
2-

206

Les Microcontrleurs
Exercice N5

Voie B

B5
B4
B3

B0 B1 B2

Voie A

Voie A
B3
B4
B5

B2 B1 B0

Fig. 5

Voie B
Le capteur Jour/nuit est connect RA0.

Mode Jour ( J=1)

1-

2-

Mode nuit (J=0)


207

Les Microcontrleurs

APPLICATIONS BASE DE MICROCONTRLEURS


A. Problme

##
##
##

B. Programmation des diffrentes fonctions


I-

##
##

1- Tables des affectations


Entres/Sorties

Dsignation

2- Table de vrit
j
a
b KM

E/S Microcontrleur

3- Tableau de karnaugh

ab 00

01

11

10

KM = j.b + j.a
208

KM

Les Microcontrleurs
a. Organigramme
1re Solution :
En faisant des tests sur les
diffrentes variables.

BEGIN
While
Input

A0->a
Input

A1->b
Input

A2->j
if
j=1
?

Yes

if
a=1
?

No

if
b=1
?

Yes

No

Output

Output

END

While
Input

A0->a
Input

A1->b
Input

A2->j
Calcul

Output

KM = (NOT(j) AND b) OR (j AND a)

Km ->B0

END
Fig. 3

209

Output

0 ->B0

0 ->B0

BEGIN

Km=(Not(j)...

Output

1 ->B0

1 ->B0

2me Solution :
avec licne Calcul.

Yes

No

Fig. 2

Les Microcontrleurs
3me Solution :
En faisant un test sur un port entier condition
dassocier toutes les entres ce mme port.
j
b
a KM
0
0
0
0
0
1
0
0
1
0
(Km=2)
2
0
1
0
1
or
3
0
1
1
1
(Km=3)
or
4
1
0
0
0
(Km=5)
5
1
0
1
1
or
6
1
1
0
0
(Km=7)
7
1
1
1
1

BEGIN
While
Input

PortA->Km
If
(Km=2)
or
No

Yes
Output

Output

1 ->B0

00 ->B0
->B0

Fig. 4
END
4me Solution :
En faisant un test sorties multiples sur un port entier condition dassocier
toutes les entres ce mme port.

j
0
0
0
0
1
1
1
1

0
1
2
3
4
5
6
7

BEGIN
While
Input

b
0
0
1
1
0
0
1
1

a
0
1
0
1
0
1
0
1

KM
0
0
1
1
0
1
0
1

PortA->Km
Switch
Km
No

Output

0 ->B0

=5

=3

=2

Output

1 ->B0

Output

1 ->B0

END

=7

Output

1 ->B0

Fig. 5
210

Output

1 ->B0

Les Microcontrleurs
II-

3-

Fig.6

Colonne 1

Colonne 2 Colonne 3

T1

T2

T3

T4

T5

T6

T7

T8

T9

T10

T0

T11

Ligne 1

Ligne 2

Ligne 3

Ligne 4

Fig. 7

211

Les Microcontrleurs
4- Schma de la carte lectronique
10p

C1

C3
1uF

2
3
4
5
6
7

OSC1/CLKIN
OSC2/CLKOUT
MCLR/Vpp/THV

10k

RB0/INT
RB1
RB2
RB3/PGM
RB4
RB5
RB6/PGC
RB7/PGD

RA0/AN0
RA1/AN1
RA2/AN2/VREFRA3/AN3/VREF+
RA4/T0CKI
RA5/AN4/SS
RC0/T1OSO/T1CKI
RC1/T1OSI/CCP2
RC2/CCP1
RC3/SCK/SCL
RC4/SDI/SDA
RC5/SDO
RC6/TX/CK
RC7/RX/DT

21
22
23
24
25
26
27
28

LED-BIRG

D2

R2
10k

LED-BIRG

11
12
13
14
15
16
17
18

Fig. 8

9
10
1

D1

R1

10p

4MHz

10k

X1
R5

5-

BEGIN
Code=1964

##

While 1
Routine 1
If
n<>255
?

##

No

Yes
If
n=10
?

Yes

No

m=m*10+n

If
m=code
?

m=0

Yes

No

1 ->Port A
Whilen
While
n<>255

Routine 2

END

212

Fig. 9

2->Port A

Les Microcontrleurs
Proprits de la Routine 1 et de la Routine 2

Composant
Macro
Variables

Macro1

Macro2

KeyPad(0)

KeyPad(0)

GetKeypadNumber

GetKeypadNumber

III- Gestion de louverture de la porte


Louverture et la fermeture de la porte sont dcrites par les deux grafcets cidessous.
0

X0
Prsence visiteur

RB1
X1

Ouvrir la porte

RB2

Porte ouverte
2

X2

Attente
Absence visiteur

Attente
RB1

X3

Fermer la porte
Porte ferme

RA0

RA1
RB3

Fig. 12

Table des affectations

213

Les Microcontrleurs

a.
BEGIN
While 1

Input

B1->a
If
a=1
?

Yes

tn-1

Output

1 ->A0

No

Xn

Input

B2 ->Ou

Action n

While
Ou=0
Output

0 ->A0

Input

if
tn-1=1
?

B1 ->a
If
a=0
?

Yes

Yes

Output

1 ->A1

No

Action n

Input

B3 ->Fr
While
Fr=0

Fig. 14
Output

0 -> A1

END

No

Fig. 13

214

Les Microcontrleurs
b. 2me mthode: Utilisation des icnes calculs
Cette mthode consiste :
## Mettre en quation le grafcet
## Utiliser les blocs calcul.

X0= X3.Fr + X1.X0


X0 = (X3 AND Fr) OR( NOT(X1) AND X0)
X1= X0.a + X2.X1

BEGIN
X0=1
X1=0

X1 = (X0 AND a) OR ( NOT(X2) AND X1)


X2= X1.Ou + X3.X2

Calculation

Loop

While 1
Input

X2 = (X1 AND Ou) OR ( NOT(X3) AND X2 )

B1 ->a
Input

B2 ->Ou

X3= X2.a + X0.X3


X3 = (X2 AND NOT(a)) OR (NOT(X0) AND X3)

Input

B3 ->Fr
Calculation
X0=(X3 AND...
X1=(X0 AND...
Output

X1 ->A0
Output

X3 ->A1
Loop

END

215

Fig. 16

Les Microcontrleurs
IV-

Dbut du
programme
principal

BEGIN
Interrupt

Enable
INT RBO

Calculation

X0=1
X1=0

Dbut
du
programme
dinterruption

5 -> PORTA

Ouvrir la porte
et allumer Led
Dfaut

Autoriser
linterruption RB0
Initialiser les
tapes Grafcet

Loop

BEGIN

B2 -> Ou

While 1
Input

Until
Ou=1

B1->a
Input

Affecter les
entres

B2 ->Ou
Input

B3 <- Fr

4 ->PORTA

Calculation

X0 = (X3 AND....
X1= (X0 AND....

quations des
tapes GRAFCET

X1 -> A0

Until
Dcy=1

Commander
les sorties

Output

X3 -> A1

X0=1
X1=0

Loop

0 ->PORTA

END

Fig. 19

216

Led Dfaut
reste allume

B4 ->Dcy

Output

END

Jusqua
ce
que la porte soit
ouverte

Jusqua ce que le
bouton Dcy soit
actionn
Initialiser les
tapes Grafcet

Les Microcontrleurs
V- Comptage du nombre de visiteurs

##
##
##
0

Start 16f84a
2

TRISA=
B00010000

TRISB=
B00000000

PORTB=
B00000000

TMR0=
B00000000

5
OPTION_REG=

B00101000

PORTB=
TMR0

1
Saut de module:
N6

VI-
1-

##
##
##
2-

217

Les Microcontrleurs
LCD1

RS
RW
E

7
8
9
10
11
12
13
14

##

4
5
6

1
2
3

VSS
VDD
VEE

##

D0
D1
D2
D3
D4
D5
D6
D7

LM016L

RS
E

Fig. 22

3-

D1
D2
D3
D4

4-
Nom de la macro

Rle de la macro

5-

6-

BEGIN

##

LCDDisplay
Start
LCDDisplay
Cursor(0,0)

##
##
##

LCDDisplay
PrintStringTe

END
Fig. 23

218

Les Microcontrleurs
7-

C. valuation
Exercice N1
.
BEGIN
While 1
A0->a
A1->b
A2->c
A3->d
If
a=1
?

If
c=1
?

If
b=1
?
1->B0

0->B0

If
d=1
?
1->B0

Fig. 27
END

219

0->B0
0->B0

Les Microcontrleurs
Exercice N2

Dduire lquation de RB0 en fonction de RA0,RA1 et RA2.


BEGIN
While 1
PortA -> S

Switch
S
0->B0

END

Exercice N3
##
##

=5

=6

1 ->B0

1 ->B0

Fig. 28

BEGIN
1 While
A0 ->a
A1 ->b

a.
b.

A2 ->c
A3 ->d
If

R=1

.........
R=0

R->B0

Fig.29
END

220

Les Microcontrleurs

1-
2-
3-
X0
RA0
X1

RB0

X5

RA1
X2
RA3

RA5
RB1

X6

RA2
X3

RB3
RB4
RA6

RB2

X7

RA4
X4
=1

M
0
0
0
0
1
1

C
0
0
1
1
0
0

P
0
1
0
1
0
1

Ligne 1
***
***
***
***
Attacher ceinture
Attacher ceinture

1
1

1
1

0
1

Bonne route
Fermer portes
221

Fig. 30

Linge 2

Fermer portes

Les Microcontrleurs
a.
b.
BEGIN
LCDDisplay
......................

1 While
LCDDisplay
......................

Affectation
If
M=1
?

No

If
P=1
?

No

9
No

If
C=1
?

8
LCDDisplay
......................

LCDDisplay
......................
LCDDisplay
......................
LCDDisplay
......................

If
C=1
?

No

LCDDisplay
......................

6
7

Fig.31
END

222

3
LCDDisplay
......................

LCDDisplay
......................

Les Microcontrleurs

BEGIN

Cpt =1
While 1
If
Cpt=256
?

Cpt=1

No

Cpt ->PortB

Cpt=Cpt*2
500 ms

Fig. 32
END

223

MMoteuMMotMMMMotMMMMoteurMMoteur pa

I-

OBJECTIFS
DU PROGRAMME

CONTENU
DU PROGRAMME

1-
2-
3-
II-
1-
2-
3-
4-
5-
6-
7-
III-
1-
2-

))
))
))

MMoteuMMotMMMMotMMMMoteurMMoteur pa
MOTEUR PAS PAS AIMANT PERMANENT
A. Problme pos

Les photos ci-dessous reprsentent quatre systmes techniques :

Fig. 1

##
##
IV-
##
##

V-

##
##

225

MMoteuMMotMMMMotMMMMoteurMMoteur pa
VI-
V

t
Fig. 2

Commande

nergie lectrique
(Tension discontinue
Ou
Impulsions lectriques)

WE

Tension discontinue

Rglage

CONVERTIR
Moteur Pas Pas

nergie mcanique
(Rotation discontinue
Ou
Pas angulaire)

Fig. 3

##
##

P
Partie
commande

Practionneur

Actionneur

Circuit de
commande

Circuit de
puissance

Moteur
pas pas

Ordre ou signal de
commande

Impulsions lectriques
de puissance

226

Impulsions angulaires
(Pas angulaire)

Fig. 4

MMoteuMMotMMMMotMMMMoteurMMoteur pa
B. Moteurs Pas Pas aimants permanents
I- Constitution et symbole
lments du
stator

Bobines

Rotor

1-
##
##

2-

M
Fig. 6

3-

##
##
##
##
## ect.
227

Fig. 5

MMoteuMMotMMMMotMMMMoteurMMoteur pa
## Principe de fonctionnement
1-

C
Position 1
A

C
Position 2
A

C
Position 4

Fig. 7

##
##
##
##

228

C
Position 3

MMoteuMMotMMMMotMMMMoteurMMoteur pa
2-

a.

+
i
b.

Fig. 8

##

S
N

##

Fig. 9

N
c.
S

Fig. 10
229

MMoteuMMotMMMMotMMMMoteurMMoteur pa
II- Diffrents modes de commande dun moteur pas pas
1-

a.
##
##

Cas N1: Alimentation dune seule bobine chaque pas:


##
##
##

##

##

Fig. 11

##
##
p =

360 360

=
= 90 = rd
Np/t
4
2

230

MMoteuMMotMMMMotMMMMoteurMMoteur pa
Cas N2: Alimentation de deux bobines en mme temps chaque pas:
Comme dans le cas prcdent:

Position 1

Position 2

Position 4

Fig. 12

Position 3

##
##

p =
##
##

##
##
##

231

360 360
= 90
=
4
Np/t

MMoteuMMotMMMMotMMMMoteurMMoteur pa
b.

Cas N1: Alimentation dune seule bobine


a1

a2

a2

b1

N
3

b2

a1
N

a2

b1

b2

Position 2

a2

b1

Position 1

a1

1
N

a1

1
S

Position 4

Fig. 13

S
3

b1

b2

1
N

b2

Position 3

##
##
##
##
##
##

p =

360 360
= 90
=
4
Np/t

La squence dalimentation est la suivante:


Bobine alimente

Entre du courant

a1

b2

a2

b1

232

MMoteuMMotMMMMotMMMMoteurMMoteur pa

Dans le cas de ce moteur, ladoption dune commutation


bidirectionnelle multiplie par 2 le nombre de pas et ceci par rapport
la commutation unidirectionnelle.

##
##
##

a1

1
S

a2

##
##
##

Fig. 14

p =

b1

b2

360 360
= 90
=
4
Np/t

2-

a.
##
##

On remarque que ce type de commutation combine les deux


cas tudis en B-III-1-a.
233

MMoteuMMotMMMMotMMMMoteurMMoteur pa

3
5

Fig. 15

A partir de la figure ci-dessus et du tableau prcdent, on remarque que:


## Le stator comporte 4 phases et le rotor a une paire de ples (2 ples);
## Np/t = 8;
## Le pas angulaire:
p =

360 360

=
= 45 = rd
Np/t
8
4

##

Cette dernire remarque nous permet de dduire que ladoption du


mode asymtrique multiplie par deux le nombre de pas par tour et
ceci par rapport au mode symtrique.
b.

##
##
On remarque que ce type de commutation combine les deux cas
tudis en B-III-1-b.

234

MMoteuMMotMMMMotMMMMoteurMMoteur pa

a1

i
8

7
6

a2

Fig. 16

##
##
##

p =

360 360

=
= 45 = rd
Np/t
8
4

III- caractristiques dun moteur pas pas


1- Le nombre de pas par tour (Np/t)
##
##
##
##

Np/t =m.p.K1.K2
##
##
235

b1

N
5

b2

MMoteuMMotMMMMotMMMMoteurMMoteur pa
partir du nombre de pas par tour, on calcule le pas angulaire :
p =

360
2
=
Np/t
Np/t

2- La vitesse
La vitesse dun moteur pas pas dpend de la frquence des impulsions dhorloge:


f
Avec n la vitesse en tr/s et f la frquence en Hz.
n=
Np/t

3-

+Vcc
IV-

Phase
du moteur

Diode
iB

T
NPN

Vbe

La diode protge le
transistor

1-

Fig. 17

+ Vcc

a.
Bobines du
moteur pas pas

QA
CIRCUIT
DE COMMANDE

QB
QC

T1

T2

QD
T3

Practionneurs
ou tage de puissance

236

T4
Fig. 18

MMoteuMMotMMMMotMMMMoteurMMoteur pa
b.

##
##

2- Cas du moteur bipolaire:


a. Schma de principe
+Vcc

Q1

T1

+Vcc
T3

Q3

Q5

T5

Phase A
a1

Q7

Phase B
a2

Q4

b1
Q2

T4

T7

b2

Q8

T2

Q6
T8

Fig. 19

b. Analyse du fonctionnement

237

T6

MMoteuMMotMMMMotMMMMoteurMMoteur pa
V- Circuits de commande

1-
a.

SAA

14

1027

VCC2

RX

VCC1

13

SAA 1027
C 15

HNIL/CML

HNIL/CML

CIRCUIT DE COMMANDE

X/Y

1+ 1-

M1

1/2

0/1

OUTPUT
DRIVERS
STAGES

2/3

CT=0

Fig. 20

Q1

Q2

Q3

11

Q4

0/3

CT

SAA 1027

CTR2
HNIL/CML

CIRCUIT DE PUISSANCE

b.

##

##

238

VEE1

12

VEE2

MMoteuMMotMMMMotMMMMoteurMMoteur pa
2- Commande par microcontrleur: exemple 16F628
a. Schma de principe
+ Vcc1

MARCHE / ARRET
SENS DE ROTATION

PIC 16F628
1 RA2/AN2/VREF

RA1/AN1 18

2 RA3/AN3/CMP1

RA0/AN0 17

+ Vcc2

3 RA4/T0KI/CMP2 RA7/OSC1/CKIN 16
4 RA5/*MCLR/VPP RA6/OSC2/CK 15
5

14

6 RB0/INT

RB7/T1OSI/PGD 13

7 RB1/RX/DT

RB6/T1OSO/T1CKI/ 12

8 RB2/TX/CK

RB5 11

9 RB3/CCP1

RB4/PGM 10

QA

QB

C
R

QC

D
R

QD
Fig. 21

b. Description

mettre en marche le moteur ou larrter.

C. Rsum

##
##
##
##

##
##
239

MMoteuMMotMMMMotMMMMoteurMMoteur pa
D. Evaluation
I-
1-

2-

3-
a.
b.
c.
4-

5-
a.
b.
c.
6-
a.
b.
7-

Quel est le mode de fonctionnement de ce moteur?


240

MMoteuMMotMMMMotMMMMoteurMMoteur pa
8-
.
II- Exercices rsolus

Exercice n1
8

1-

3
6

2-

Fig. 22

3-
a.
b.
c.
4-
a.
b.
c.

a1

Exercice n2

3
6

a2

1-
Fig. 23

241

b1

b2

MMoteuMMotMMMMotMMMMoteurMMoteur pa
2-
3-
4-
5-
a.
b.

Exercice n3
Le moteur de lexercice n2 est aliment par le circuit de puissance suivant:
+Vcc

Q1

T1

+Vcc
T3

Q3

Q5

T5

Phase A
a1

Q7

Phase B
a2

Q4

b1
Q2

T4

T7

b2

Q8

T2

Q6
T8

Fig. 24

1-
2-
3-
a.
b.
4-
242

T6

MMoteuMMotMMMMotMMMMoteurMMoteur pa

I-
1-
2-
3-
4-
5-
6-
7-
8-

1-
2-
3-
a.
b.
c.

4-
243

a.

MMoteuMMotMMMMotMMMMoteurMMoteur pa

b.
c.

1-
2-
3-
4-
5-
a.
b.
1-
2-
3-
a.
b.

4-

244

LLeLeLes AmplificaLeLes AmplLeLes

OBJECTIFS
DU PROGRAMME

CONTENU
DU PROGRAMME

I-
1-
2-
3-
4-
II-
5-
6-
7-
8-
9-
III-

))
))
))
))

Amp

LLeLeLes AmplificaLeLes AmplLeLes

Amp

A.

Systme

Son faible

Son fort

Fig. 2

ELECTRONIQUE

1- Fonction du systme
A l

Ainsi, amplifier un signal cest augmenter son amplitude.


Le systme tudi est un amplificateur de son.
2-

Marche/Arrt

Signial lectrique
de faible amplitude

WE

AMPLIFIER
Amplificateur Electronique

246

Ampli

Signial lectrique
Amplifi

LLeLeLes AmplificaLeLes AmplLeLes

Amp

B. Les Amplificateurs Linaires Intgrs


I-
1-
a.

Puce

Botier

Broches
Fig. 3

Q8

Q12

Q9

Q13
Q14

Non-inverting
input

Q1

Q2

Inverting
input

4.5 k

2
Q3

Q4

39 k

Q16

30 pF
7.5 k

50

Q15
Q22

Q10
1
Offset
null

Q5
1 k

Q17
25

Q7

Q6

50 k
1 k

Offset
null

VS +

6
Output

Q20
Q19

Q11
5 k

Fig. 4

b.

247

50 k

50

4
V
S

LLeLeLes AmplificaLeLes AmplLeLes

Amp

2- Symboles

+V

-V
Symbole n 1

+V

Fig. 5

-V
Symbole n 2

##
##
##
3-

Exemple: La figure 7 prsente le brochage du circuit intgr A741.


1

Non connecte

Entre inverseuse(-)

+V

Entre non inverseuse(+)

Sortie S

-V

Offset

74
A

ELECTRONIQUE

Offset

Fig. 7

A741

4- Polarisation
Pour raliser la fonction amplification, lA.L.I. ncessite une source dalimentation
en nergie lectrique. Deux variantes sont possibles:

+ Vcc

+
-

+V

-V

Polarisation asymtrique

Fig. 8

248

+ Vcc

- Vcc

+V
S
-V

Polarisation symtrique

LLeLeLes AmplificaLeLes AmplLeLes

Amp

##

##

II- Schma quivalent et commentaires


Schma quivalent dun A.L.I. rel

E+

I+
+
ud
E-

I-

E+

Vs

ud

Zs

+
-

Is

Ze

Ze

E-

AAdsdssxx uudd

Vs

Fig. 9

N.B: pour simplifier le schma, les bornes -V et +V ne sont pas reprsentes.


Le schma quivalent, figure 9, montre que:
## ud = E+ - E-, ud est appel tension diffrentielle dentre;
## LA.L.I., vu entre les bornes (+) et (-), est quivalent une impdance
Ze appele impdance dentre;
## LA.L.I., vu entre les bornes de sortie, est quivalent une source de tension
en srie avec une impdance Zs appele impdance de sortie.
Do Vs = Ads.ud Zs.Is.
Vs
## La source de tension a pour valeur Ads x ud, avec:
Ads =
ud
Ads est lamplification diffrentielle de lA.L.I.
## I+ et I- sont des courants lentre de lA.L.I. appels courants de dcalage.
1- Caractristiques dun A.L.I.
A.L.I. rel
Ze leve
Ads lev
Zs trs faible

A.L.I. idal
Ze =
Ads =
Zs = 0

A titre dexemple, les caractristiques relles du circuit A741 sont les suivantes:

Ze = 2.106
A = 105
Zs = 75
ds

249

LLeLeLes AmplificaLeLes AmplLeLes

Amp

2-

CARACTRISTIQUES DE TRANSFERT

A.L.I. rel
Vs

Vs

+Vsat

A.L.I. idall

+Vsat
ud

-uds

ud

uds

Fig. 10

-Vsat

-Vsat

Zone de saturation
Zone linaire

a.
##
##

ELECTRONIQUE



b.
##
##


3- Fonctionnement en boucle ferme et en boucle ouverte
R
Fig. 11

R
S

Fig. 12

Fonctionnement en boucle ferme


la sortie est lie l'entre inverseuse

Fonctionnement en boucle ferme


la sortie est lie l'entre non inverseuse

250

LLeLeLes AmplificaLeLes AmplLeLes

Amp

a.

b.

4-
a.

Ve
Av =

Vs

Av

Vs
Ve

Fig. 13

Av est une valeur sans unit.

Exemples:
##
##
b.

Caractristiques de transfert
d'un montage base d'A.L.I. idal
vs

##

+VCC

##

ve

-ves

ves

Fig. 14
-VCC

Ves=Vcc/Av

Zone de saturation
Zone linaire

251

LLeLeLes AmplificaLeLes AmplLeLes

Amp

Exemple:

vs (v)
+12
ve (v)

-2
2

Fig. 15

##

- 12
Zone de saturation
Zone linaire

##
c.
##
##
##
III- Montages base dA.L.I.

1-
a.

ELECTRONIQUE

I2
I1
R1.I1

R2.I2

I-

ud

Ve
1

Vs
2

Fig. 16
b.

252

Ve=2v

LLeLeLes AmplificaLeLes AmplLeLes

A partir de l'quation

: Ve = R1.I1= - R1.I2 d'o I


2

En remplaant dans

Vs

Avec Av =

R2 . (-

Ve
)
R1

R2
Ve
R1

Amp

V
- e
R
1

A v . Ve

Vs
R2
appel amplification en tension du montage.
=Ve
R1

##
##
##

Exemple

R2 = 10 K et R1 = 2 K,

V (v)

VS
Ve

A v = Vs = - R2 = - 10 = - 5
Ve
R1
2

##

Fig. 17

##
2-
a.

Ud
Ve

I1

I-

I2

Vs
R2.I2

R1.I1

Fig. 18

253

LLeLeLes AmplificaLeLes AmplLeLes

Amp

b. Calcul de lamplification Av
##
##
##
##

R + R 1 .V
Vs = R2.I1 + R1 .I1 = (R2 + R1 ).I1 , Vs = 2
e
R1
L'amplification en tension du montage est:

Av = V = R 2 + R 1 = R 2 + 1
Ve
R1
R1
s

R2.I2

V s R 2 + R1 R 2
Faisant le rapport
=
+1
=
Ve
R1
R1

ELECTRONIQUE

Vs R2 + R1 R2 1
Il s'ensuit que Av =
=
=
+
Ve
R1
R1

Ve

I2
I1

Vs

R1.I1
Fig. 19

3- Montage sommateur inverseur


a. Schma de montage

I1 I3
R.I1

R.I2
V1

V2

I2

I-

ud

R.I3
+

Fig. 20

254

Vs

LLeLeLes AmplificaLeLes AmplLeLes

Amp

b. Etude thorique

Do ;

I3 = -

V1 + V 2
R

En remplaant I3 par son expression dans on aura:


Vs = -(V1+ V2), Av = -1

4- Montage sommateur non inverseur


a. Schma de montage
R.I1
1

R.I2

I1
A

I2

I+

ud
-

V1

V2

Ve

R
R

Fig. 21

b.

Ve =

V1 + V 2
2

255

Vs

LLeLeLes AmplificaLeLes AmplLeLes

Amp

5-
-

ud
+
Ve

Vs

Fig. 22

IV- Application: C.N.A rsistances pondres


1-

2- Schma de montage

K0

ELECTRONIQUE

K1
K2

R
R/2
R/4

I0
I1
I2

I3
A

I-

Vref

Vs

Fig. 23

3- Analyse du fonctionnement
LA.L.I. utilis est suppos idal avec polarisation symtrique. Il est mont en
sommateur inverseur avec trois tensions additionner.
 Le courant dans la rsistance R est:
V ref
V ref
, I0 =
si K0 = 1 (interrupteur K0 est ferm) et I0 = 0 si K0 = 0
I0 = K 0 .
R
R
En raisonnant de la mme manire on obtient:
V ref
V ref
V ref
V ref
, I2 = K 2 .
;
I 1 = K 1.
= 2.K 1 .
= 4.K 2 .
R /2
R
R/4
R
256

LLeLeLes AmplificaLeLes AmplLeLes

Amp

 nud A : I0 + I1 + I2 = - I3;
 maille de sortie : Vs = R'.I3 = - R'(I0 + I1 + I2), d'o
Vref
V
V
R'
2.K 1 . ref 4.K 2 . ref ) - .V ref .(K 0 2.K 1 4.K 2 )
R
R
R
R
0
L'expression K 0 + 2.K 1 + 4.K 2 est gale 2 .K 0 + 21.K1 + 2 2.K 2 , cette dernire est
l'expression d'un nombre binaire N sur 3 bits (K0 , K1 et K2)
R'
Alors VS = - .Vref .N , la tension de sortie de l'A.L.I. est fonction de N.
R
VS

-R' (K 0 .

Exemple
R = 2 K, R = 10 K, Vref = 5 V
La tension la sortie du C.N.A. est, VS = - 2 .5. N = - N
10

Valeurs en dcimale
0
1
2
3
4
5
6
7

K2
0
0
0
0
1
1
1
1

K1
0
0
1
1
0
0
1
1

K0
0
1
0
1
0
1
0
1

Vs (V)
0
-1
-2
-3
-4
-5
-6
-7

Ainsi le C.N.A. dlivre sa sortie une tension proportionnelle au nombre binaire


son entre.

C. Rsum

1- Polarisation dun A.L.I.


Polarisation asymtrique

Polarisation symtrique

+V = + Vcc , -V = 0

+V = + Vcc , -V = - Vcc

0 Vs + Vcc

- Vcc Vs + Vcc
257

LLeLeLes AmplificaLeLes AmplLeLes

Amp

2- Caractristiques dun A.L.I.


A.L.I. rel

Ze leve

Zs trs faible

Ads lev

A.L.I. idal

Ze =

Zs = 0

Ads =

3- Montage base dA.L.I.

AMPLIFICATEUR

AMPLIFICATEUR

INVERSEUR

NON INVERSEUR

R2

I2
R1

I1

Ud

I-

ud

A V=

Vs

I2

R2

Vs

R1

Vs
R2
=Ve
R1

AV=

Vs
R1+ R2
=
Ve
R1

AMPLIFICATEUR

SOMMATEUR INVERSEUR

SOMMATEUR NON INVERSEUR

ELECTRONIQUE

I1

I-

AMPLIFICATEUR

V1

Ve

Ve

V2

I1 I3
I2

ud

I1
A

I2

I+

ud

V1

V2

Vs

Ve

R
R

Vs= - (V1+V2)

Vs= V1+V2
SUIVEUR DE TENSION
-

ud
+
Ve

Vs=Ve
258

Vs

Vs

LLeLeLes AmplificaLeLes AmplLeLes

Amp

D. Evaluation

Dans toute la suite on suppose que LA.L.I. est idal.

I- Contrle de connaissances
1-

+V

2-

a.
b.
c.
3-
a.
b.
c.
4-
a.
b.
c.
5-

2K
R

-V

+
-

Ve= 5v

Fig. 24

+V

12v
Vs

-V

Fig. 25

a.
b.
c.
6-
a.
b.
c.
7-
a.
b.
c.
8-

R2

10K

i1
10v

i2
i3

R1 10K

5K R3

Vs

Fig. 26

a.
b.
c.
9-

10K

1K

+
Ve=1v

a.
b.
c.

1K

Vs

Fig. 27

259

LLeLeLes AmplificaLeLes AmplLeLes

Amp

II- Exercices rsolus

Exercice n1

R2
-

R1
1-

Ve

2-

is

Rs Vs

Fig. 28

a.
b.
3-
4-

Exercice n2
+
I I2
I1
-

Ve
VR1

vs (v)
+15

R2

R1

Fig. 29

ELECTRONIQUE

ve (v)

-3

Vs

1-
a.
b.
c.
d.
e.
f.
2-
a.
b.
c.
d.
e.
f.
260

- 15

Fig. 30

LLeLeLes AmplificaLeLes AmplLeLes

Amp

Exercice n3
3

R2
R1

Ve

VS

Ve

Vs
Fig. 31

-1
-2

Fig. 32

-3

1-
2-
3-
4-
5-
III- Exercice rsoudre

R2
R1

ue

+
R
Rs

1-
2-
3-
261

us

LLeLeLes AmplificaLeLes AmplLeLes

Amp

E. Corrigs

I- Contrle de connaissances
1- asymtrique
2- b
3- a
4- c
5- b
6- c
7- c
8- c
9- c

Exercice1

ELECTRONIQUE

1- Le montage est un amplificateur inverseur


Vs= - (R2/R1).Ve
2- En remplaant les rsistances par leurs valeurs on obtient:
a.
Vs= - (3000/1000).Ve = -3.Ve
a. En appliquant la loi dOhm on a: Vs= Rs.is do is= Vs/Rs=Vs/1000.
a. Si Ve= -2V on obtient Vs= -3 x (-2) = 6V et is= 6/1000 =0.006A = 6mA
b. Si Ve= 2V on obtient Vs= -3 x (2) = -6V et is= -6/1000=-0.006A=-6mA
3- On a : Vs= -3.Ve donc :
Ve= Vs/(-3)
a. Si Vs= 12V on obtient Ve= 12/(-3)= -4V
b. Si Vs=-12V on obtient Ve=-12/(-3)= 4V
4- Daprs la question prcdente la zone linaire du fonctionnement est obtenue
si: -4V Ve 4V

Exercice2

262

LLeLeLes AmplificaLeLes AmplLeLes

Amp

1- Daprs la maille on a:
a. Ve - Vd - VR1=0
Le montage fonctionne en rgime linaire donc Vd=0
Do Ve = VR1
b. En appliquant la loi des nuds on obtient: I2= I1+I- or I-=0 Do I2= I1
c. En appliquant la loi dOhm la rsistance R1 on a: VR1=R1.I1
Or Ve = VR1
Do Ve = R1.I1
d. En appliquant la loi des mailles (maille ) on a: Vs R2.I2 - R1.I1 =0
Or I2= I1
Do Vs R2.I2 - R1.I2 =0 Vs (R2 + R1).I1 =0 Vs = (R2 + R1).I1
e. Daprs les questions prcdentes on a: Ve = R1.I1 et Vs = (R2 + R1).I1
Av = Vs/Ve = [(R2 + R1).I1] / R1.I1 = (R2 + R1) / R1 = 1+ (R2 / R1)
Do Av =1+ (R2 / R1)
f. On a: Av = 1+ (R2 / R1) 1
Donc le montage est un amplificateur non inverseur.
2- La polarisation
a. La polarisation du montage est symtrique car la tension Vs varie entre -15V et
+15V et Vsmax = Vsat Vcc.
b. +Vcc=15V et -Vcc= -15V
c. Le montage fonctionne en rgime linaire si: -3V < Ve < 3V
d. Dans la zone linaire de la caractristique de transfert on a: Vs = 5.Ve
e. Av = Vs/Ve = 5
f. on a Av =1+ (R2 / R1) et Av = 5
Do 1+ (R2 / R1) = 5 R2 / R1 = 5 -1 = 4 R2 = 4.R1
Application numrique: R2 = 4 x 1000 = 4000= 4 K

Exercice3
1- Le montage est un amplificateur inverseur: Av= - (R2/R1)
2- La polarisation du montage est symtrique, car pour une tension dentre
sinusodale on a obtenu en sortie une tension sinusodale.3- Pour Ve= 1V on obtient Vs= -3V donc Av= -3
4- On a Av =-(R2 / R1) et Av = -3
Do -(R2 / R1) = -3 R2 / R1 = 3 R2 = 3.R1
Application numrique: R2 = 3 x 3000 = 9000= 9 K
5- Vcc=12V et Av = -3
Le montage fonctionne en rgime linaire si -Ves<Ve < Ves
Avec Ves = Vcc / Av= 12/3 = 4V, -4<Ve < 4.
Donc le rgime de saturation est obtenu si Ve < -4V ou Ve > 4V.

263

BIBLIOGRAPHIE
## Circuits logiques et squentiels, M Hichem Trabelsi
## Les automatismes logiques squentiels SCM, C.LAURGEAU
## Manuel de cours, 3me anne de lenseignement secondaire, Centre National
Pdagogique
## Manuel dactivits, 3me anne de lenseignement secondaire, Centre National
Pdagogique
## Llectroniques et ses fonctions, Pierre SALETTE, Andr BIANCIETTO, Pierre
BOYE, DELAGRAVE.
## LE GRACET, Groupe de rdaction (appel G7W), AFCET-ADEPA.
## MEMOTECH, Claude Barlier, R. BOURGEOIS, R. COGNET, ELEDUCALIVRE.
## Electricit, collection Jean NIARD, M. NIARD, P. NIARD, J. NIARD, J. CLAUDE
GALLOIS, GUY SAVEL, M. SYBILENSKY
## MEMOTECH ElECTRONIQUE COMPOSANTS, 3me dition, G; CHEVALIER,
J. C. CHAVEAU, B. CHEVALIER, ELEDUCALIVRE
## Les activits de maintenance, P. DENIS, D. MURAIL, A. BIANCIETTO, P.
BOYE, DEELAGRAVE.
## Electronique, DUNOD, Srie coeur dacier, ancien lve de lE.N.S.E.T.
1. les composants discrets non linaires,
2. amplification basse frquence,
3. amplification haute frquence

WEBOGRAPHIE
## http://www.cours.polymtl.ca/ele1300
## www.gecif.net
## http://www.ac-orleans-tours.fr/
## http://www.aurel32.net/elec/codes_barres.php.fr
## http://www.premiumorange.com/daniel.robert9/
## http://sitelec.org/index.php
## http://automafip.e-monsite.com/pages/cours/logique-sequentielle/logique-sequentielle-1-la-modelisation-des-systemes-sequentiels.html
## http://desvigne.org/cours/NSY-103/biblio/Modelisation_Sys_Sequentiel_
threads--LinuxMag_N50--mai_2003.pdf
## http://fr.wikipedia.org/wiki/Wikip%C3%A9dia:Accueil_principal
## http://fr.wikipedia.org/wiki/Grafcet
## http://www.fabricant-verins.com/
## http://geea.org.pagesperso-orange.fr/PNEUM/Distributeurs.htm
## http://www.alldatasheet.com/
Imprimerie LE LIVRE - ZAGHOUAN 2014