Organizacin del Computador I Verano

Aritmtica
Construccin de una ALU
Basado en el apndice C del libro de Patterson y Hennessy

Verano 2014

Profesora Borensztejn

ALU de 1 bit
ALU de un bit con operaciones de:
Suma y Resta
And
Or
Nor
Setear si Menor (SLT)
Flag de Z
Flag de Overflow

Elementos bsicos:

a
b

a
b

Sumador de 1 bit
Full Adder (Sumador Total)

Tabla de Verdad para sumador de

1 bit

Funcin CarryOut
Valores de las entradas cuando CarryOut=1

Funcin CarryOut
Hay acarreo (de salida) si:
a y b son 1 (independientemente del acarreo de
entrada)
Hay acarreo de entrada y alguno de los
operandos (a o b) son 1

Funcin CarryOut

Funcin Suma
Funcin OR Exclusiva de n entradas:
nmero impar de unos.

Sum = a xor b xor CarryIn

Multiplexores
Necesitamos seleccionar la operacin:
suma
and
or

S
A
B

En funcin de S,
seleccionamos
A o B.

2
A
B
C
D

ALU de 1 bit

ALU de 32 bits

Sumador de 32 bits
con propagacin de
acarreo

ALU con resta

ALU con NOR

Aplicando de Morgan
Solo nos falta una
seal para invertir A y
la entrada 0 del
multiplexor se
convierte en NOR

ALU con SLT

Set Less Than:
si A<B entonces Result=1 sino 0
Resultn-2..0=cero
Resultn-1=signo de la salida del sumador
Si a<b, a-b dar negativo
Si a<b, al restar el bit mas alto ser 1
Los nmero son sin signo.

ALU con SLT

Necesitamos agregar una entrada al
multiplexor. Esta entrada sera less, y valdr
cero para todos los bits menos para el de
menor peso.
La entrada less de la ALU0 es el bit de signo
del sumador de la ALUn-1
Tambin necesitamos una salida mas: el bit
de signo del resultado de la ALU (ojo, no es
result). Sera set.

ALU con SLT

ALU del bit n-simo

ALU de 32 bits

ALU con detector de Cero

Control de la ALU
4 Lneas de Control : Anegate, Bnegate y Operacin(2)

ALU

ALU 32 en Verilog

Conclusin
Hemos construido una ALU que soporta el juego de
instrucciones MIPS
usamos un multiplexor para seleccionar la salida
replicamos la ALU de 1 bit para conseguir la de 32 bits

Cosas importantes del hardware

todas las puertas estan siempre trabajando
la velocidad de una puerta est afectada por el nmero de
entradas de la puerta
la velocidad del circuito est afectada por el nmero de
puertas en serie

FIN
Construccin de una
ALU