Vous êtes sur la page 1sur 2

Section : AII1

Anne de formation : 2016/2017

SYSTEMES LOGIQUES ET NUMERIQUES :


TP simulation ISIS : Compteurs intgrs
Exercice1 :
On dsire construire un compteur asynchrone affichant les tats BCD : 0, 1,2,3,4,9. On
dispose du circuit compteur dcimal 74LS90 comportant deux compteurs : Diviseur par 5
et diviseur par 2. Afin de visualiser les tats, on emploie le dcodeur BCD / 7 segments
74LS47 associ un afficheur anode commune. Lhorloge du systme est un
multivibrateur astable base de linverseur entre type Trigger de Schmitt 74LS14.
Complter le montage ci-dessous et simuler votre solution.
+5V
+5V

7 X 330R
3
4
5
7
1
2
6

LT
BI
RBI
A
B

11

10

e
f

12

15
14

QA

CKB

12

7
4
L
S
4
7

13

QB

QC

11

QD

Vcc

74LS90

14

CKA

10

74LS14
1

R0(1)

R0(2)

R9(1)

R9(1)

GND

Exercice2 :
On remplace le compteur 7490 par le circuit 74160. Cest un compteur synchrone dcimal
4 bits.
U1
3
4
5
6
7
10
2
9
1

QA
QB
QC
QD
RCO

A
B
C
D

14
13
12
11
15

ENP
ENT
CLK
LOAD
CLR
74LS160

1- Brancher le circuit intgr 74LS160 et les signaux CLOCK, ENABLE P,


ENABLE T, LOAD et RESET sur des interrupteurs.
2- Brancher les sorties du compteur Qa, Qb, Qc et Qd sur les DELs afin de
visualiser ltat de ces broches (ne pas oublier les rsistances !). Sinon
vous pouvez essayer lensemble afficheur dcodeur : 7SEG-BCD

Quel niveau logique doit tre sur la broche CLEAR pour que le compteur
effectue une remise zro ?

Quels niveaux logiques doit-on appliquer sur les broches de contrle des
entres pour que le compteur excute une squence normale ?
Broche

Niveau

ENABLE P
ENABLE T
CLEAR
LOAD

Quelle est la transition (progressive ou rgressive) de lentre CLOCK


permettant au compteur davancer dun bit ?

Dterminez le rle de la broche de contrle LOAD.

Raliser ainsi un compteur progressant de 3 (0011) 9(1001).

Exercice3 :
Dans les systmes base de logique, il nest pas rare de retrouver des fonctions
permettant de diviser une frquence afin dobtenir la frquence dsire.
Cette tape vous permet de raliser un diviseur de frquence, permettant de simuler
la frquence pour les minutes dune horloge.
Montez uniquement le premier 7490 U1 et ajustez pour linstant la frquence dentre
10kHz.
Vrifiez loscilloscope la frquence la sortie QA.
Quel est le rapport entre la frquence dentre et celle de la sortie QA.
Souvenez-vous que le circuit interne du 7490 est form dune bascule T entre
lentre A et la sortie QA. Nous pouvons donc conclure quune bascule T est
galement un diviseur de frquence par 2.
Mesurez maintenant la frquence la sortie QD. Quel est le rapport entre cette
frquence et celle de lentre. Expliquez.
Montez le reste du circuit et assurez-vous du bon fonctionnement de celui-ci.
Noubliez pas dajuster le gnrateur 120 Hz. Dterminez thoriquement et par la
suite pratiquement la frquence des sorties QD pour les diffrents compteurs.

U1

14
1

Clock 120Hz

VCC

2
3
6
7

A
B
R0(1)
R0(2)
R9(1)
R9(2)
74LS90

U2

QA 12
QB 9
QC 8
QD 11

14
1

VCC

6
7

A
B
R0(1)
R0(2)
74LS92

U3

QA
QB
QC
QD

12
11
9
8

14
1

VCC

2
3
6
7

A
B
R0(1)
R0(2)
R9(1)
R9(2)
74LS90

VCC

QA 12
QB 9
QC 8
QD 11

U4

14
1

VCC

6
7

A
B

QA
QB
QC
QD

12
11
9
8

1 minute

R0(1)
R0(2)
74LS92

Reset

Finalement, modifiez ce dernier afin quune impulsion dune minute soit toujours
prsente la sortie mais cette fois-ci en injectant une frquence de 100 Hz au circuit.