Malla asegurada en fase

(Phase Locked Loops)

Pr. Ivan Eduardo Diaz

Introduccin
El PLL (Phase Lock Loop, o Lazo de Enganche de Fase) es un
dispositivo muy verstil, que se utiliza en muchas aplicaciones
tales como discriminacin de frecuencia, conversin de voltaje a
frecuencia, control de velocidad de motores, sincronizacin de
datos, sntesis y multiplicacin de frecuencia, etc.;
La aplicacin ms comn es la demodulacin de seales de
frecuencia modulada (FM), estando el PLL presente en la
inmensa mayora de receptores de radio modernos.
Desarrollado en los aos 30 y se trata de una malla cerrada que
en esencia genera una seal proporcional a la diferencia de
frecuencia o fase entre la seal de entrada y la seal interna
que proviene de un oscilador controlado por voltaje.

Diagrama de bloques de un PLL

Modo de Operacin
El oscilador controlado por voltaje (VCO) es un simple oscilador cuya
frecuencia es proporcional a un voltaje externo aplicado.
Cuando la malla est enganchada con la seal peridica de entrada la
frecuencia del VCO es exactamente igual a la de la seal de entrada.
El detector de fase produce un DC o seal de baja frecuencia
proporcional a la diferencia de fase entre la entrada y la seal de
salida del VCO.
La seal sensitiva de fase pasa a travs de un filtro de malla (loop), un
amplificador, y luego aplicada a la entrada de control del VCO.
Si la frecuencia de la seal de entrada est desfasada ligeramente de
la del VCO, la seal de entrada incrementara la seal de control del
VCO hasta que el VCO tome el mismo valor que la seal de entrada.
La malla se mantiene enganchada cuando el voltaje de entrada al
VCO es proporcional a la frecuencia de la seal de entrada.

Terminologa empleada
RANGO DE SEGUIMIENTO: Rango de frecuencias de la seal de
entrada sobre el cual la malla puede mantenerse enganchada.
Tambin es llamado: LOCK RANGE.
FRECUENCIA DE OSCILACION LIBRE (Frecuencia central):
frecuencia a la que corre el VCO en condicin de desenganche y
que corresponde al voltaje de control DC aplicado de 0 voltios.
PROCESO DE CAPTURA: proceso mediante el cual la malla va
desde el desenganche o condicin de oscilacin libre (FREE
RUNNING), al enganche de la seal de entrada. Cuando se tiene
una frecuencia cercana a la frecuencia de oscilacin libre la malla
puede o no engancharse dependiendo de un nmero de factores.
El proceso de captura es de naturaleza no lineal.

Terminologa empleada (Cont.)

RANGO DE CAPTURA (Capture range): es el rango de
frecuencias de entrada para la cual la malla pasa del
desenganche a una condicin de enganche.
TIEMPO DE CAPTURA (Pull - in): es el tiempo requerido para
que la malla capture la seal de entrada. El rango y tiempo de
captura dependen de la ganancia de la malla y el ancho de
banda del filtro de malla.

Salida tpica del detector de fase durante el transiente de captura

PLL en condicin de enganchado (Locked)

Bajo condicin de ENGANCHADO existe una relacin lineal
entre la salida del detector de fase y la diferencia de fase
entre el VCO y la seal de entrada.
Una representacin del sistema en diagrama de bloques es:

Funcin de transferencia del PLL (1)

Funcin de transferencia del PLL (2)

Regularmente interesa la respuesta de la malla a las variaciones de frecuencia en

la entrada, de tal forma que la variable de entrada es frecuencia en lugar de fase .

Funcin de transferencia del PLL (3)

Malla de primer orden

Lugar de las races y respuesta en frecuencia

de un PLL de primer orden
El lugar de las races y la respuesta en frecuencia de un PLL de
primer orden es el siguiente:

Respuesta de la malla a variaciones de la

frecuencia de entrada

0 = frecuencia de oscilacin
libre
KD = ganancia del detector de
fase
Kv = Ancho de Banda de la
malla

Malla de segundo orden

Es la configuracin ms comn para circuitos integrados PLL
donde F(s) es un filtro pasabajos de 1 polo simple (una
resistencia y un condensador):
Filtro F(s): Es un filtro RC como se muestra en la Figura:

Funcin de transferencia del PLL de 2do

orden

Cuyas races son:

Lugar de las races y respuesta en frecuencia

de un PLL de 2 orden

Funcin de transferencia en el caso del PLL

de 2do. orden

Mxima respuesta plana

Diseo con un Filtro F(s) con polo simple y

cero simple
Funcin de transferencia de este filtro que
ahora contiene 1 polo y 1 cero:

Lugar de las races y respuesta en frecuencia

del PLL de 2 orden
Lugar de las races y respuesta en frecuencia del PLL de 2
orden con un cero adicional se muestran en la Figura:

Rango de seguimiento de la malla = L

(LOOP LOCK RANGE = TRACKING RANGE = HOLD IN RANGE)
Es el rango de frecuencias de entrada alrededor de la
frecuencia central para la cual la malla se mantiene
enganchada.
En la mayora de los casos, L es limitado por el comparador
de fase. Una vez que la diferencia de fase entre la seal de
entrada y el VCO alcanza ms de 90 el comparador de fase
cesa de tener un comportamiento lineal.

Caracterstica de transferencia de un
comparador de fase tpico

Este es un parmetro que solo depende de la ganancia de la malla y es

independiente de las propiedades del filtro de malla.

PLL - Circuitos Integrados

El NE 560/561/562: primeros PLL monolticos prcticos que
llegaron a ser comercialmente disponibles en 1970 1971.
Caractersticas:
El detector de fase: es del tipo celda de Gilbert
El VCO es un multivibrador astable emisor acoplado y compensado
en temperatura.
El Filtro de malla es un circuito RC externo.

El 4046 es un PLL con tecnologa CMOS

Caractersticas:
Dispone de 2 detectores de fase:

La Compuerta OR EXCLUSIVA genera un sistema de deteccin

en cuadratura.

OR-EXCLUSIVA como comparador de

fase
La Figura muestra las caractersticas de la compuerta: la tabla
de la verdad y las seales de entrada y salida.

Memoria FF como comparador de

fase
La Memoria FF: mantiene una diferencia de fase de 0 entre la
seal de entrada y el VCO. Ver Figura:

Sintetizador de frecuencias con PLL

La caracterstica ms relevante del PLL que lo hace
insustituible en diversas aplicaciones es su capacidad de
generar seales de frecuencia superior a la seal de entrada
que se le introduce. Ac se utilizar el PLL para construir un
multiplicador de frecuencia

Sintetizador de frecuencias
Una vez elegido el rango de frecuencias, a partir de fmin se fijan
los valores de R2 y C1, utilizando la figura de la hoja de datos.
En este ejemplo, fmin=10kHz. Suponiendo una polarizacin
VDD=5V, una posibilidad sera R2=100k y C1=50 pF.
(Obsrvese que la eleccin de R2 y C1 no es nica).
A partir del cociente fmax/fmin se fija el cociente R2/R1,
utilizando la figura de la hoja de datos. Puesto que R2 ya est
fijada, se obtiene el valor de R1. En nuestro ejemplo,
fmax/fmin=3. De la curva correspondiente a VDD=5V, se
obtiene R2/R12.7. Por lo tanto R1=R2/2.7=37k.