Académique Documents
Professionnel Documents
Culture Documents
ESCUELA DE INGENIERIA
DISEO Y CONSTRUCCIN DE UN
INVERSOR TRIFSICO MULTINIVEL
Profesor Supervisor:
JUAN W. DIXON ROJAS
DISEO Y CONSTRUCCIN DE UN
INVERSOR TRIFSICO MULTINIVEL
JUAN DIXON R.
NGEL ABUSLEME H.
JOS RODRGUEZ P.
ii
AGRADECIMIENTOS
Quiero agradecer a mi Familia por el apoyo brindado en todo sentido
durante estos aos de estudio. Gracias por su paciencia y amor.
Mencin especial merece el profesor Juan Dixon por su gua y apoyo en
este interesante proyecto que hemos emprendido juntos.
No puedo dejar de lado a mi Novia y amigos que siempre estuvieron ah
cuando ms lo necesitaba. Gracias.
Agradezco tambin la disposicin y ayuda de los funcionarios del
departamento de ingeniera elctrica, que brindaron su apoyo incondicional en todo
momento. Entre ellos menciono a Eduardo Cea, Betty Andonaegui, Elena Garrido,
Sra. Virginia Meza y don Carlos lvarez.
iii
INDICE GENERAL
Pg.
AGRADECIMIENTOS ................................................................................................ iii
INDICE DE TABLAS ................................................................................................. vii
INDICE DE FIGURAS..................................................................................................ix
RESUMEN...................................................................................................................xvi
ABSTRACT............................................................................................................... xvii
I.
INTRODUCCIN.................................................................................................1
1.1. Los Inversores Multinivel .............................................................................2
1.1.1. Inversor Acoplado por Diodos (Diode-Clamped Inverter).................5
1.1.2. Inversor Acoplado por Capacitor (Capacitor-Clamped Inverter).......8
1.1.3. Inversor con Puentes H en Cascada (Cascade H-Bridges
Inverter) ............................................................................................11
1.2. Los inversores Multinivel versus otros tipos de inversores ........................18
1.3. Objetivos de la memoria .............................................................................22
II.
III.
IV.
VI.
BIBLIOGRAFA...........................................................................................................81
Anexo A: Lista de Componentes Principales Utilizados en la Construccin del
Inversor................................................................................................................86
Anexo B: Programa de Control del Inversor ................................................................89
Anexo C: Diseo de las Fuentes DC por medio de Reguladores de Voltaje ..............101
Anexo D: Clculo de los Transformadores de las Fuentes DC...................................108
Anexo E: Hoja de Datos Mosfet IRF 540 ...................................................................124
Anexo F: Hoja de Datos Mosfet IRFP 250 .................................................................127
Anexo G: Hoja de Datos Driver IR 2113....................................................................131
Anexo H: Hoja de Datos Optocupla 6N 137...............................................................135
Anexo I: Hoja de Datos Regulador LM 78XX ...........................................................140
Anexo J: Hoja de Datos Regulador LM 317...............................................................144
v
vi
INDICE DE TABLAS
Pg.
Tabla 1.1: Voltaje de salida para cada conmutacin.....................................................13
Tabla 1.2: Voltajes y correspondientes estados de los semiconductores de un
Inversor Puente H Acoplado por Diodos de 5 Niveles ....................................14
Tabla 1.3: Voltajes y correspondientes estados de los semiconductores de un
Inversor Acoplado por Capacitor de 5 Niveles ...................................................15
Tabla 1.4: Voltaje de salida para Vdc1 = Vdc2 = E ....................................................20
Tabla 1.5: Voltaje de salida para Vdc1 = 2*Vdc2 = 2E ...............................................20
Tabla 1.6: Voltaje de salida para Vdc1 = 3*Vdc2 = 3E ...............................................20
Tabla 1.7: Voltaje de salida para Vdc1 = 4*Vdc2 = 4E ...............................................20
Tabla 2.1: Tabla de estado de los puentes para obtener todos los voltajes...................34
Tabla 4.1: Voltajes, Corriente continua media, y Potencias Aparentes de cada
puente...................................................................................................................49
Tabla 4.2: Caractersticas de los reguladores usados....................................................62
Tabla 4.3: Diseo trmico de los reguladores...............................................................66
Tabla 5.1: Resumen de las bobinas empleadas en las pruebas .....................................75
Tabla A.1: Componentes necesarios para el inversor ...................................................86
Tabla C.1: Valores de las resistencias para las distintas fuentes. ...............................104
Tabla C.2: Resumen de resistencias y rangos de voltaje ............................................105
Tabla D.1: Resumen de los transformadores ocupados ..............................................122
vii
viii
INDICE DE FIGURAS
Pg.
Figura 1.1: Esquema de un Inversor de (a) dos niveles, (b) tres niveles y (c) m
niveles....................................................................................................................3
Figura 1.2: Ejemplo de una onda de voltaje multinivel, usando 11 niveles ...................4
Figura 1.3: Inversor tipo Acoplado por Diodos de m niveles.........................................5
Figura 1.4: Configuracin de un Inversor Acoplado por Diodos de 3 niveles. ..............6
Figura 1.5: Inversor tipo Acoplado por Capacitor de m niveles.....................................8
Figura 1.6: Configuracin de un Inversor Acoplado por Capacitor de 3 niveles. ..........9
Figura 1.7: Puente H Generalizado, con n fuentes y m = 2n+1 niveles. ...................11
Figura 1.8: Configuracin de un puente H de tres niveles. .......................................12
Figura 1.9: Configuracin de un Puente H Acoplado por Diodos de 5 niveles. .......13
Figura 1.10: Configuracin de un Inversor Puente H Acoplado por Capacitor
de 5 niveles. .........................................................................................................14
Figura 1.11: Formacin de una onda de voltaje en un Inversor Multinivel del
tipo puentes H en cascada de 9 niveles (4 etapas). ..........................................16
Figura 1.12: Salida de un Inversor PWM de dos Niveles.............................................18
Figura 1.13: Esquema de un inversor multinivel usando slo dos puentes H...........19
Figura 2.1: Inversor de tipo puentes H en cascada, de 4 etapas y 81 niveles
(una fase). ............................................................................................................25
Figura 2.2: Frecuencias de conmutacin de los 4 puentes en el inversor de 81
niveles..................................................................................................................26
ix
xiv
xv
RESUMEN
Las tcnicas de modulacin PWM (Pulse-Width Modulation), usadas
actualmente en casi todos los convertidores estticos, como compensadores de
reactivos, accionamientos para mquinas elctricas, rectificadores de cuatro
cuadrantes o filtros activos de potencia, no generan una onda de voltaje y corriente
perfectas. Una de las principales causas de este efecto es la frecuencia de
conmutacin a la que trabajan los semiconductores.
Los inversores multinivel son inversores de ltima tecnologa que pueden
generar corrientes o incluso voltajes sinusoidales con mucho menor contenido
armnico. Si el nmero de niveles es lo suficientemente alto, se puede obtener un
voltaje (o corriente) casi perfecto. Ms an, se puede modular en amplitud en vez de
ancho de pulso (PWM), por lo que las prdidas generadas por las armnicas de
corriente pueden ser eliminadas. Adems, la frecuencia de conmutacin y el nivel de
potencia de los semiconductores se reducen considerablemente. Dentro del contexto
de utilizar los inversores multinivel para obtener un bajo contenido armnico, se
dise y construy un inversor trifsico de 81 niveles para controlar motores de
corriente alterna. Este inversor consta de cuatro puentes (un Maestro, y tres
Esclavos), con sus voltajes escalados en potencia de tres, lo que permite obtener el
elevado nmero de niveles ya mencionado.
El inversor diseado es capaz de manejar corrientes de aproximadamente
14 A por fase, con un voltaje de salida de 66 Vaceff, dando una potencia nominal de
casi un kVA por fase. Para llevar a cabo este proceso, se tuvo que disear un sistema
de potencia muy compacto con inversores individuales aislados galvnicamente, con
sus sistemas de control de encendido y fuentes de alimentacin independientes.
En sntesis, en esta Memoria se describe el proceso de diseo y
fabricacin de un inversor trifsico multinivel. Una vez terminado y probado,
satisfizo todos los requerimientos especificados.
xvi
ABSTRACT
PWM techniques used today to control modern static converters such as
machine drives, power factor compensators or active power filters, do not yield
perfect waveforms, which strongly depend on switching frequency of the power
semiconductors.
Multilevel converters are a state-of-the-art converter technology, its way
of operation allows having almost perfect currents, and very good voltage
waveforms, eliminating most of the undesirable harmonics. If the number of levels is
high enough, the voltage (o current) waveform become almost perfect. Even more,
multilevel converters work more like amplitude modulation rather than pulse
modulation, and this fact makes the outputs of the converter very much cleaner.
Also, the switching frequency and power level of each semiconductor are reduced. In
the context of using multilevel converter to obtain low harmonic contamination, a
81-level converter prototype was designed to operate a three phase motor drive. This
converter has four bridges or stages (one Master and three Slaves), with its dc
supplies scaled with levels of voltage in power of three, to obtain the 81-level.
The converter designed is able to handle currents of 14 A per phase, with
an ac voltage output of 66 Vaceff, thus yields a 1 KVA of nominal power per phase.
To put into practice this converter, a compact design is necessary, with four
independent H-bridge converters, their control systems and independent dc power
supplies.
In this work, the process of design and implementation of a three-phase
multilevel converter, is described. The work has been satisfactorily ended, and
laboratory experiments have demonstrated the excellent characteristics of this type of
converter.
xvii
I.
INTRODUCCIN
pueden ser modulados en amplitud, lo que produce salidas mucho ms limpias. Este
mtodo de operacin permite obtener muy buenas ondas de voltaje y corriente,
eliminando la mayora de las indeseadas armnicas. Mejor an, cada puente del
convertidor funciona a baja frecuencia de conmutacin, lo cual da la posibilidad de
poder trabajar con semiconductores de menor velocidad, generando menos prdidas
por conmutacin y haciendo ms eficiente el convertidor esttico. Estas
caractersticas han dado pie a numerosas investigaciones en este campo, entre las
cuales est el trabajo realizado en esta memoria.
Por estas razones, los inversores multinivel estn siendo investigados en
los ltimos aos por sus ventajas en la calidad de las ondas de voltaje y corriente, por
sus bajas prdidas de conmutacin y por su capacidad de trabajar en alto voltaje.
Algunas aplicaciones de los inversores multinivel incluyen compensadores de
reactivos, control de velocidad en motores elctricos, filtros activos de potencia y
rectificadores de cuatro cuadrantes.
Adems, los inversores multinivel pueden ser usados para enlazar
sistemas de distinta frecuencia y enlazar tensiones de corriente continua con
tensiones alternas de cualquier frecuencia. Tambin, y al igual que los convertidores
PWM convencionales, pueden controlar flujos de potencia activa y reactiva.
Las principales desventajas de este tipo de tecnologa son la gran
cantidad de semiconductores requeridos y la necesidad de contar con fuentes de
tensin independientes para cada puente inversor.
1.1.
Vc (m)
Vc
Vc (m-1)
a
Vc
Vc
Va
Va
0
(a)
.
.
.
Va
Vc (1)
0
(b)
(c)
Figura 1.1: Esquema de un Inversor de (a) dos niveles, (b) tres niveles y (c) m niveles.
Como se dijo anteriormente, los inversores multinivel constan de
pequeas fuentes DC, las que son usadas para formar una onda AC escalonada que
se parezca a la onda deseada. Por ejemplo, si se tienen diez fuentes DC de
magnitudes iguales a 20 V cada una, se puede obtener una onda compuesta de 11
niveles (cinco positivos, cinco negativos y cero, con respecto a un punto intermedio
entre las diez fuentes) que se aproxima a una onda sinusoidal de amplitud 100V
como muestra la figura 1.2:
+
S a1
D a1
Vdc
m -1
C (m -1 )
Vdc
m -1
C (m -2 )
S a2
D a2
.
.
.
.
.
.
.
.
.
D a (m -3 )
S a (m -2 )
D a (m -2 )
C ( m - 1 ) /2
S a (m -1 )
V dc
a
C m /2
.
.
.
.
S a 1
D a (m -2 )
S a 2
D a (m -3 )
.
.
.
.
.
Vdc
m -1
C2
Vdc
m -1
C1
D a 2
D a1
S a (m -2 )
S a (m -1 )
Sa1
C1
Vdc
Da1
Vdc
a
Da1
Vdc
Sa2
S
=
Sa1
C2
Sa2
Desventajas:
cada
Este inversor (conocido tambin como capacitor volante o flyingcapacitor) tiene una estructura similar al inversor acoplado por diodos. Al igual que
la topologa de inversores acoplados por diodos antes descrita, los condensadores en
serie actan como fuentes DC, dividiendo el voltaje comn en partes iguales. Sin
embargo, esta topologa permite mayor flexibilidad en la formacin de la onda
sinusoidal y en el balance de voltaje en los condensadores en paralelo a Vdc. En la
Figura 1.5 se presenta un inversor de m niveles con esta topologa:
+
S a1
S a2
.
.
.
..
C1
S a (m -2 )
S a (m -1 )
V dc
C a (m -2 )
C a (m -3 )
C a2
C a1
a
S a (m -2 )
S a (m -1 )
C2
..
.
.
.
S a 2
S a 1
Sa1
C1
Vdc
Vdc
Sa2
Ca1
S
=
Sa2
Vdc
C2
Sa1
10
Ventajas:
Desventajas:
11
CARGA
12
S1
S2
+
Vdc
S3
Vab
S4
13
S2
S3
S4
Vab
+VDC
-VDC
Sa1
C1
Vdc
Da1
Vdc
Sa2
Db1
a
Da1
Vdc
Sb1
Sb2
VOUT
b
Sa1
Db1
Sb1
C2
Sa2
Sb2
14
Sa2
Sa1
Sa2
Sb1
Sb2
Sb1
Sb2
Vab
-Vdc
-Vdc
Vdc
Vdc
Vdc
Sb1
Sa2
Sb2
C1
Vdc
Vdc
Sa1
Ca1
Cb1
VOUT
Sa2
Sb2
Sa1
Sb1
C2
15
Sa2
Sa1
Sa2
Sb1
Sb2
Sb1
Sb2
Vab
-Vdc
-Vdc
-Vdc
-Vdc
Vdc
Vdc
Vdc
Vdc
16
mdulos del inversor. Puede observarse que la tensin de salida generada resulta de
9 niveles: cuatro positivos, cuatro negativos y cero.
4Vdc
Vdc
Vdc
-4Vdc
Vac
Vdc
Vdc
Vdc
Figura 1.11: Formacin de una onda de voltaje en un Inversor Multinivel del tipo
puentes H en cascada de 9 niveles (4 etapas).
Los inversores puentes H en cascada usan fuentes DC independientes
para cada etapa, como se muestra en la Figura 1.11. Como se dijo anteriormente, la
salida de cada puente H genera tres voltajes diferentes, que combinados con el
resto de los puentes H, genera una onda de salida sinusoidal escalonada.
Las fuentes DC independientes de cada etapa pueden ser de dos tipos:
iguales o escaladas. Un ejemplo de etapas con fuentes iguales (o no escaladas) fue
presentado en la figura 1.11, donde cada puente H est alimentado por una fuente
de igual magnitud. La opcin de puentes con fuentes escaladas presenta la ventaja de
17
poder obtener una mayor cantidad de niveles. Por ejemplo, si las fuentes DC de la
figura 1.11 fueran escaladas en potencias de dos, se obtendran hasta 31 niveles de
voltaje, si se opta por un escalonamiento en potencias de tres, se pueden obtener
hasta 81 niveles. Sin embargo, el escalonamiento elegido para las fuentes no es al
azar y requiere de un estudio previo que ser presentado en la seccin 1.3 de esta
memoria.
A continuacin se presenta un resumen de las ventajas y desventajas de
este tipo de topologa [9]:
Ventajas:
Desventajas:
18
1.2.
VDC
Vdc
-Vdc
19
los inversores construidos con ramas de tres niveles, obtenindose cinco niveles de
voltaje en la carga en relacin al neutro: +VDC, +VDC, Cero, -VDC y -VDC. Ello
representa una mejora pero dista mucho de tener la capacidad de generar una onda
sinusoidal sin la ayuda de la modulacin PWM. Si el nmero de niveles puede
llevarse a valores elevados manteniendo cierta simplicidad en la topologa, entonces
se puede pensar en modular en amplitud, dejando de lado el PWM. Aqu entonces
aparece otra ventaja: baja frecuencia de conmutacin para los semiconductores.
Como se dijo anteriormente, los inversores multinivel utilizando puentes
H en cascada, pueden ocupar fuentes con voltajes iguales o escalados. Para ver la
importancia que tiene la eleccin de estos voltajes, se har un anlisis sobre un
puente en cascada de dos etapas (slo dos puentes H), en funcin de los valores
relativos de sus fuentes Vdc1 y Vdc2. El puente de dos etapas se muestra en la figura
1.13 y los resultados de este anlisis, para diferentes escalamientos de voltaje, se
muestran en las Tablas 1.4, 1.5, 1.6 y 1.7.
S1
S2
Vdc2
V2
S3
S4
Vout = V1 + V2
S1
S2
Vdc1
V1
S3
S4
20
Vout
V1
V2
Vout
V1
V2
2E
3E
2E
2E
2E
2E
-E
-E
-E
-2E
-E
-E
-E
-2E
-2E
-E
-E
-3E
-2E
-E
-E
-2E
E
0
-E
Vout
V1
V2
Vout
V1
V2
4E
3E
5E
4E
3E
3E
4E
4E
2E
3E
-E
3E
4E
-E
2E
-E
-E
-2E
-3E
-E
-E
-3E
-3E
-2E
-4E
-3E
-E
-3E
-4E
-4E
-4E
-5E
-4E
-E
21
ni 1
Vdc i , i = 1,3,....( N 1)
ni (ni 1 1)
donde,
(1.1)
N : nmero de puentes "H" del inversor
ni : nmero de niveles de voltaje que puede entregar el i-esimo puente
Vdc i : Fuente DC del i-esimo puente
De acuerdo con la ecuacin anterior, para un inversor compuesto slo de
mdulos de tres estados (+Vdc, 0 y Vdc) en cascada, como los puentes H, ni = 3,
ni-1 = ni, el nmero de niveles puede ser maximizado si 3Vdc(i-1)= Vdci, es decir,
22
1.3.
Objetivos de la memoria
23
hacen comparaciones con la modulacin PWM para apreciar las enormes ventajas
que presenta esta nueva topologa.
En el Captulo IV se describen las diferentes etapas de diseo y
construccin del inversor antes mencionado, mostrando cada etapa de su elaboracin
con figuras y fotografas.
En el Captulo V se muestran los resultados experimentales obtenidos, y
se comparan con simulaciones bajo las mismas caractersticas de operacin.
Finalmente, en el Captulo VI se presentan las conclusiones del trabajo
realizado y se proponen trabajos a futuro con la tecnologa multinivel.
24
II.
2.1.
25
Esclavo 3
V dc
Esclavo 2
3V dc
V ac
Esclavo 1
M aestro
9V dc
27V dc
26
27
3Niveles
11Niveles
150,00
150,00
100,00
100,00
THD=24,6%
50,00
0,00
0,00
-50,00
0,01
0,01
0,00
0,02
0,00
-50,00
0,02
THD=4,6 %
50,00
-100,00
-100,00
-150,00
-150,00
0,01
0,02
0,02
31Niveles
21Niveles
150,00
150,00
100,00
100,00
THD=1,9 %
50,00
0,00
0,00
-50,00
0,01
0,01
0,01
0,02
THD=1,1 %
50,00
0,02
0,00
0,00
-50,00
-100,00
-100,00
-150,00
-150,00
0,01
0,01
0,02
81Niveles
150
100
THD=0,3 %
50
0
-50
0,005
0,01
0,015
0,02
-100
-150
0,02
28
100 %
VAC [%]
75 %
50 %
25 %
29
a:1
a:3
Vac
a:9
a:27
Vdc
30
2.2.
Figura 2.6: Distribucin de potencias para una carga puramente resistiva (Cos=1)
31
32
20000
Total Power
Master
Slave 1
Slave 2
Slave 3
Power (Watts)
15000
10000
5000
0
0
10
20
30
40
50
60
70
80
90
100
-5000
Frecuency (Hz)
a:1
Salida DC
para Esclavo
Entrada DC
del Maestro
33
2.3.
A pesar que este tema est fuera del alcance de esta memoria, se har una
pequea explicacin del control que se desarroll para poner en funcionamiento el
inversor. Para esto se program un DSP (Digital Signal Processor) de Texas
Instruments, modelo TMS320F241, el cual se encarga de generar las seales de
encendido de los transistores en los puentes H, para sintetizar la onda sinusoidal
deseada.
El control se basa en sacar una tabla predeterminada de 16 bits (uno para
cada uno de los cuatro transistores de los cuatro puentes H), grabada en la
memoria del DSP, por los puertos de salida de ste, a una frecuencia fija, dada por
interrupciones de timer. Debido a que los puertos del DSP son de 8 bits, se tuvo que
ocupar dos de estos para sintetizar la onda.
Como los puentes tienen tres estados (+Vdc, 0 y Vdc) y estn escalados
en potencia de 3, la tabla grabada en la memoria fue diseada tal como muestra la
Tabla 2.1. Los valores de voltaje de salida que se observan en la tabla son porque se
ha elegido para el Maestro una fuente de voltaje DC de 63 volts. De all resulta el
escalamiento de 63, 21, 7 y 2,33 volts. Los peldaos de la tensin resultante son
iguales a la tensin ms pequea que corresponde al Esclavo 3, es decir, de 2,33
volts. Tambin el valor 2,33 es el valor ms pequeo de tensin que se puede generar
despus del cero. El valor mximo de tensin en la salida, es igual a la suma de las
tensiones continuas de los cuatro puentes, es decir, 63+21+7+2,33=93,33 volts. El
mismo valor mnimo negativo se alcanza cuando los cuatro puentes entregan las
tensiones continuas invertidas hacia la carga. Con la configuracin de tensiones en
base tres (potencia de tres) implementada, cualquier valor de voltaje a la salida,
entre 93,33 y -93,33 volts, con escalones de 2,33 volts puede ser generado. Por lo
tanto, lo que hace el DSP es aproximar el valor anlogo de una referencia al valor
escalonado ms cercano posible. Por ejemplo, si la referencia instantnea es 54%,
este porcentaje corresponde a un valor de 93,330,54=50,4 volts. El escaln ms
cercano a este valor es el 51,33, que es igual a 63-21+7+2,33 y tiene una diferencia
con la referencia de slo 0,93 volts. Por lo tanto, el DSP generar una seal de salida
instantnea en la que se ordena al Maestro generar 63 volts, al Esclavo 1 -21 volts,
al Esclavo 2 7 volts y al Esclavo 3 2,33 volts.
34
Tabla 2.1: Tabla de estado de los puentes para obtener todos los voltajes.
Voltaje de Salida (V)
Maestro
Esclavo 1
Esclavo 2
Esclavo 3
2,33
4,66
-1
9,33
11,66
-1
-1
14
-1
16,33
-1
18,66
-1
21
.
.
.
.
.
.
.
.
.
.
51,33
-1
93,33
En base a esta tabla, se construye a su vez, la tabla binaria del DSP para
encender o apagar los semiconductores de cada puente H. La figura 2.9 muestra
nuevamente uno de los cuatro puentes H de la cascada, en donde los
semiconductores aparecen como S1, S2, S3 y S4. Para obtener una salida positiva en el
puente respectivo, se deben cerrar slo las vlvulas S1 y S4; para obtener una salida
cero, se deben cerrar S1 y S2 ( S3 y S4) y para obtener una salida negativa se deben
cerrar slo las vlvulas S2 y S3. En el ejemplo del prrafo anterior, el DSP ordenar
al Maestro, al Esclavo 2 y al Esclavo 3 cerrar sus respectivas vlvulas S1 y S4, en
tanto que ordenar al Esclavo 1 a cerrar (o encender) sus vlvulas (o transistores) S2
y S3.
35
S1
S2
+
Vdc
S3
Vab
S4
2.4.
36
V1S3
V1S2
V1S1
V1M
V2S3
V2S2
V2S1
V2M
Esclavo 3
Esclavo 2
Esclavo 1
Motor
Maestro
Esclavo 3
Esclavo 3
Esclavo 2
Esclavo 2
Esclavo 1
Esclavo 1
Maestro
Maestro
V3S3
V3S2
V3S1
V3M
37
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Esclavo 3
Esclavo 2
Esclavo 1
Motor
Maestro
Esclavo 3
Esclavo 3
Esclavo 2
Esclavo 2
Esclavo 1
Esclavo 1
Maestro
Maestro
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Figura 2.11: Sistema para alimentar motores con fuentes DC-DC bidireccionales.
Efectivamente se puede apreciar que con esta configuracin slo es
necesaria una fuente DC para todo el sistema, siendo reemplazadas todas las fuentes
DC independientes de la Figura 2.10, por fuentes DC-DC bidireccionales, aisladas
galvnicamente. Sin embargo, el uso de fuentes DC-DC bidireccionales en los
Maestros no debe permitirse, pues como ya se ha visto, ellos manejan ms del 80%
de la potencia, lo que significara construir enormes y costosas fuentes
bidireccionales. Una forma de eliminar estas fuentes es utilizando motores con sus
devanados trifsicos independientes, como se observa en la figura 2.12, lo que
permite que los Maestros de las tres fases sean directamente alimentados de la
misma fuente de tensin, sin necesidad de aislacin galvnica.
38
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Esclavo 3
VMaster
Esclavo 2
Esclavo 1
Motor
Maestro
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Esclavo 3
Esclavo 3
Esclavo 2
Esclavo 2
Esclavo 1
Esclavo 1
Maestro
Maestro
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
Fuente DC-DC
Bidireccional
39
III.
Figura 3.1: Modulacin de voltaje de los cuatro puentes H del inversor multinivel.
40
41
Figura 3.3: Corrientes de los puentes H para una carga (a) resistiva e (b) inductiva.
La potencia de cada uno de los puentes H, tiene la misma forma de
onda que la figura 3.3 con la diferencia que cada una de las corrientes est
amplificada por un valor constante, que corresponde al valor de la fuente de
alimentacin DC del puente respectivo. Se puede demostrar que las potencias de los
puentes H cambian de forma con la carga, pero los porcentajes de participacin de
cada puente sobre la potencia total no. El puente Maestro coopera con casi el 81%, el
42
Esclavo 1 con casi el 16%, el Esclavo 2 con menos del 3% y el Esclavo 3 con menos
del 0,5%.
La forma de la corriente resultante para cada caso de la Figura 3.3 se
puede apreciar en la figura 3.4.
Figura 3.4: Corrientes de salida del inversor para una carga (a) resistiva e (b)
inductiva.
A pesar de que el intervalo de graficado es el mismo, se puede apreciar
que hay diferencias esperadas entre las corrientes: 1) el retraso de fase que presenta
la corriente inductiva y 2) el alisamiento de la corriente en el segundo caso por
efecto de filtrado de la carga inductiva.
Para ver las ventajas del inversor construido en relacin a tcnicas ms
convencionales, se realiz una comparacin bajo las mismas caractersticas, entre un
43
inversor monofsico PWM y una fase del inversor de 81 niveles construido. Ambos
diagramas de simulacin generados para el PSIM se muestran en la Figura 3.5.
Figura 3.5: Diagrama en PSIM de los inversores usados para las simulaciones.
La Figura 3.6 presenta una comparacin entre los voltajes de salida de
ambos inversores. La curva de voltaje de color rojo, corresponde al inversor PWM y
la azul al inversor Multinivel.
Se puede apreciar claramente que no hay ninguna comparacin posible
en cuanto a calidad, entre la onda del inversor PWM y la del inversor multinivel.
Adems, mirando la forma del voltaje de salida del inversor PWM, se puede concluir
que las frecuencias de conmutacin de los semiconductores son mucho mayores en
esta topologa. El PWM se ve prcticamente como una gran mancha roja en la figura,
lo que puede compararse con la baja conmutacin apreciada para cualquiera de los
puentes H del multinivel en la Figura 3.1. Es por esta razn que las prdidas por
conmutacin resultan menores en el inversor multinivel.
44
Figura 3.6: Voltajes de Salida de los Inversores; en rojo: PWM; en azul 81 niveles.
A continuacin, en la Figura 3.7, se comparan las corrientes para una
carga R-L del inversor PWM y del inversor Multinivel. En ambos casos la carga R-L
es la misma. Se aprecia una obvia diferencia en la calidad de la corriente generada
por el inversor de 81 niveles, la cual aparece a la vista como una sinusoide perfecta.
Adems, las simulaciones muestran que el nmero de niveles elegido es ms que
suficiente para lograr corrientes casi exentas de contenido armnico, por lo que
agregar un quinto puente a la cascada (para generar 243 niveles) no tendra ningn
sentido prctico. Por lo tanto, tal complejidad adicional no se justificara. Con este
tipo de corriente, se elimina el torque pulsante de un motor, mejorando su eficiencia
y evitando su desgaste. En la simulacin, el inversor PWM trabaja con una
frecuencia de la onda portadora de 10 kHz.
45
46
Figura 3.8: Modelo del motor de induccin utilizado para las simulaciones.
47
Corriente
Voltaje
a)
b)
Figura 3.10: Formas de onda generadas por el Inversor PWM: a) voltaje y corriente
del motor de induccin, b) potencia del motor en una fase.
Se puede apreciar con claridad la diferencia en calidad de las ondas entre
ambos inversores. Por lo tanto, luego de estas comparaciones se puede ver la gran
ventaja de las formas de onda de la corriente y el voltaje del inversor multinivel
versus un tpico inversor PWM, y se puede entender por qu es tan atractivo este tipo
de topologa.
En el captulo siguiente se describirn los detalles del diseo y
construccin del prototipo de 81 niveles ya explicado.
48
IV.
4.1.
Diseo y
Construccin de un
Inversor Multinivel
Construccin del
Disipador
Construccin del
Inversor
Construccin de las
Fuentes DC
Instalacion en Base
y Conexiones
49
Actual
Corriente (A)
Definitivo
Lado C.C.
Potencia (VA)
Actual
Definitiva
Esclavo 3
2,33
3,33
10
Esclavo 2
10
42
60
Esclavo 1
21
30
10
210
300
Maestro
63
90
16
1008
1440
93,33
133,33
1.267
1.810
Total
Por lo tanto, el inversor tiene ahora una capacidad de 3,8 kVA, lo que
permite controlar motores de hasta 3 kW a cos=0,8. Una vez completadas las
diferentes etapas de su implementacin, y con las fuentes bidireccionales definitivas,
podr controlar motores de hasta 4,5 kW operando a cos=0,82.
50
51
33 Amperes
200 Volts
Retardo de encendido: 18 nS
Retardo de apagado: 70 nS
Encapsulado: TO-247
2. IRF540: Los tres puentes H Esclavos de cada una de las tres fases
utilizan este mismo semiconductor. Esto da un total de treinta y seis de
estos semiconductores, cuyas caractersticas principales son:
28 Amperes
100 Volts
Retardo de encendido: 15 nS
Retardo de apagado: 40 nS
Encapsulado: TO-220
52
4.2.
Retardo de apagado: 94 nS
53
RJC
TJ
RCD
TC
RDA
TD
PDIS
TA
(4.1)
(4.2)
54
(4.3)
PDIS = 24W
De la potencia disipada y las ecuaciones anteriores se puede concluir que
la resistencia trmica entre el disipador de calor y el ambiente debe ser menor que
3,3 C/W, para poder mantener todas las temperaturas dentro de los niveles
establecidos por el fabricante (Anexo M).
55
Disipadores
Drenador Comn
S1
S2
VDC
Vout
S3
S4
Surtidor Comn
+2,33V
+
+7V
+21V
+63V
56
Figura 4.6: Fotografa del sistema disipador terminado, para una fase.
Los detalles del diseo del disipador y del por qu de las conexiones
entre los disipadores, se encuentran en el Anexo P.
4.3.
57
Vdc
Circuito
de
Disparo
o
Driver
S1
S3
Circuito
de
Disparo
o
Driver
S2
VOUT
S4
58
Vcc
5V
Control MOSFET
Superior
10k
150p
10k
680
Optocupla
6N137
10u
1000 -1500 uF
Driver
IR-2113
0.1u
47p
15V
10u
5V
Control MOSFET
Inferior
150p
10k
680
Optocupla
6N137
0.1u
59
60
61
4.4.
62
Voltaje
(V)
Regulador
Rango de Voltaje
(V)
Corriente Mxima
(A)
Esclavo 3
2,333
LM 317
1,2 - 37
1,5
Esclavo 2
LM 338
1,2 - 32
Esclavo 1
21
LM 338
1,2 - 32
Driver 1
LM 7805
Driver 2
15
LM 7815
15
63
Regulador
2,33; 7
21 VDC
Alimentacin
Esclavos
AC 1
Regulador
15 VDC
AC 2
Alimentacin circuitos
del Driver
Regulador
5 VDC
64
65
66
Potencia Media
(W)
Potencia Disipada
(W)
Resistencia Trmica
(C/W)
Esclavo 3
LM 317
9,3
6,9
6,7
Esclavo 2
LM 338
42,5
6,6
10,2
Esclavo 1
LM 338
114.8
28,7
1,5
Driver
LM 7805
1,2
0,8
89,55
Driver
LM 7815
3,7
0,7
109,43
4.5.
Distribucin de Componentes
67
Tarjetas de
disparo
Fase a
Disipadores
de perfiles
de aluminio
Fase b
Paquete de
Transformadores
que alimentan las
fuentes DC de
drivers y Esclavos
Fase c
Tarjetas
Fuentes DC
Entrada
220V
Figura 4.17: Vista en planta del prototipo completo.
Detalles sobre la distribucin de las componentes y sobre las conexiones
necesarias para el funcionamiento del inversor pueden ser encontrados en el Anexo
O de esta memoria. Algunas fotografas del sistema ya montado y armado pueden ser
observadas en las Figuras 4.18, 4.19 y 4.20:
68
69
70
71
transformadores), por lo que no puede ser usado en la etapa de inversin del sistema
AC-AC, mientras que el inversor construido en esta memoria no tiene ese tipo de
limitaciones. Este sistema puede operar en los cuatro cuadrantes de P y Q.
En el prximo captulo se mostrarn algunos resultados experimentales
obtenidos con el prototipo construido, en los cuales podr apreciarse la calidad de la
operacin de estos convertidores.
72
V.
5.1.
RESULTADOS EXPERIMENTALES
Introduccin
73
74
75
5.3.
L [mH]
X[]
Bobina 1
65,32
20,52
Bobina 2
65,20
20,48
Bobina 1 + Bobina 2
130,52
41,0
RTOTAL []
ZTOTAL []
67,7
79,1531,2
76
77
78
79
VI.
80
81
BIBLIOGRAFA
[1]
[2]
[3]
[4]
[5]
[6]
Bell, S and Sung, J (1997) Will your motor insulation survive a new
adjustable frequency drive?, IEEE Trans. Industry Applications, vol.
33, no. 5, Sep. 1997, pp. 1307-1311.
[7]
82
[8]
[9]
[10]
[11]
[12]
[13]
[14]
[15]
83
[16]
[17]
[18]
[19]
[20]
[21]
[22]
84
ANEXOS
85
ANEXO A
LISTA DE COMPONENTES PRINCIPALES UTILIZADOS EN LA
CONSTRUCCIN DEL INVERSOR.
86
Componente
Por Puente
Por Tarjeta
Sist. Completo
12
36
12
IR 2113 (Driver)
24
6N137 (Optocuplas)
16
48
24
12
87
88
ANEXO B
PROGRAMA DE CONTROL DEL INVERSOR
89
************************************************************************************
*
;
;
;
Programa de tablas, pruebas de inversor multinivel
;
TMS320F241
;
************************************************************************************
*
; Este programa entregar una tabla en secuencia para disparar las compuertas de
; un inversor multinivel. La frecuencia de salida se puede dejar fija (modificable
; en el programa si el pinXXX del puerto XX se encuentra en 0) o se puede modificar
; variando la entrada del conversor Analogo/Digital N1.
;
; Para indagar acerca de los detalles de configuracin consultar manual: "systems
; and periferals" del TMS320F241
************************************************************************************
*
.include "243_dsk.h"
; Incluye la librera que contine las definiciones
; de los nombres para este DSP. Con esta el copilador
; interpreta cada nombre o instruccin como el nmero
; correspondiente.
;===========================================================================
;;; Definicin de variables.
; Estas variables se manejarn en la memoria RAM, se ubicarn en la misma posicin
; correlativa en que se ponen aqu, pero en la mem RAM, comenzando desde la direccin
; inicial del bloque que les corresponde (B1B2, expresado en el linker), 0202hex en
; este caso.
.bss
CONTADOR1, 1
.bss
.bss
.bss
.bss
.bss
.bss
.
TEMP, 1
TEMP1, 1
TEMP2, 1
ACCBAJO, 1
ACCALTO, 1
ANA0, 1
bss
.bss
.bss
ANA1, 1
ANA2, 1
ANA3, 1
90
;===========================================================================
; Definicin de variable global. Esta es visible desde cualquier parte del programa. INICIO
; indica el comienzo del programa de usuario.
.global INICIO
;===========================================================================
; Definicin de vectores de reset e interrupciones.
; RSVECT es el vector de reset, cuando se inicia el funcionamiento del DSP, este parte
; en la posicin que indica este vector. En este caso la posicin 1F00h es la posicin
; del punto de partida del bootloader, este detecta el estado del BIO pin y segn esto
; pasa al modo de programacin de la mem. flash o pasa al punto inicial del programa
; grabado anteriormente.
; Los vectores INIT1..INIT6 inican las posiciones de las rutinas de interrupcin de
; cada una de las 6 distintas interrupciones posibles.
RSVECT
.sect "vectors"
B
1F00h
INT1
B
PHANTOM
INT2
B
RUTINA_INT2
INT3
B
PHANTOM
INT4
B
PHANTOM
INT5
B
PHANTOM
INT6
B
PHANTOM
;===========================================================================
; Inicio del programa.**************************************************************
;===========================================================================
.text
;===========================================================================
; Configuraciones generales.
INIC
LDP
SETC
CLRC
CLRC
CLRC
SPLK
LDP
SPLK
CLRC
#0h
INTM
;Interrupt mode, 0=todas las mascarables deshabilitadas.
CNF
;DARAM config, 1=RAM para datos.
SXM
;Sign extension, 0=supress extension.
OVM
;Overflow mode, 0=resultado de overfl va al acc.
#0000h, IMR ;Mascaras de interrupcin (1-6).
#0E0h
#068h, WDCR
;Desabilita el Watch Dog timer.
XF
91
;===========================================================================
; Configuracin Timers
LDP
SPLK
SPLK
SPLK
SPLK
SPLK
SPLK
#0E8h
#00000h, T1CNT
#00000h, T2CNT
#00031h, T1PR
#00000h, T2CON
#01540h, T1CON
#00000h, GPTCON
;Inicializo contadores en 1.
;Seteo Perodo timer a 650 ciclos
;Seteo de control del contador 2. Deshabilitado
;Seteo de control del contador 1.
;enciendo los pwm.
;===========================================================================
; Bloque de Configuracin Puertos I/O
LDP
SPLK
SPLK
SPLK
SPLK
#0E1h
#00000h, OCRA
;Registro de control de puertos de entrada y
#00003h, OCRB
; salida.
#0FF00h, PBDATDIR
#0FF00h, PCDATDIR
;===========================================================================
; Bloque de Configuracin Conversores A/D
LDP
SPLK
SPLK
ESPERA10 BIT
BCND
LACL
LACL
LACL
LACL
#00E0h
#00000h, ADCTRL2
#3910h, ADCTRL1
;Se inicia conversin de datos 0 y 1
ADCTRL1, 7
ESPERA10, NTC
ADCFIFO1
;Clear ADC FIFOs
ADCFIFO1
ADCFIFO2
;Clear ADC FIFOs
ADCFIFO2
;================================================================
; Seteo de interrupciones
LDP
#0h
LACC
IFR
;Load ACC with Interrupt flags
SACL
IFR
;Clear all pending interrupt flags
CLRC
INTM
;Enable interrupts
SPLK
#000010b, IMR
;Desenmascaro INT2
LDP
#0E8h
SPLK
#080h, EVIMRA
;habilita interrupcin de periodo1.
92
;===========================================================================
; Loop principal.
LDP
SPLK
SPLK
#04h
#0FDh, CONTADOR1
#00, TEMP
LOOP
LOOP
;===========================================================================
; Rutina de iterrupcin de timer 1.
RUTINA_INT2
MAR
lAR
SST
SST
LDP
SACL
SACH
LDP
LDP
SPLK
B
*,AR0
;Almacenaje de datos para la int.
AR0,#0200h
#1, *+
; save ST1
#0, *
; save ST0
#04h
ACCBAJO
ACCALTO
#0E1h
#0E8h
#00031h, T1PR
FINRUT
MANUAL
NEXT1
ESPERA1
ESPERA2
LDP
SPLK
SPLK
BIT
BCND
SPLK
BIT
BCND
LACC
LDP
SACH
LDP
LACC
LDP
SACH
LDP
LACC
LDP
SACH
LDP
LACC
LDP
SACH
#0E0h
#00000h, ADCTRL2
#3910h, ADCTRL1
;Se inicia conversin de datos 0 y 1
ADCTRL1, 7
ESPERA1, NTC
#3934h, ADCTRL1
;Se inicia conversin de datos 2 y 3
ADCTRL1, 7
ESPERA2, NTC
ADCFIFO1, 10
;Se guardan datos 0 y 2
#04h
ANA0
#0E0h
ADCFIFO1, 10
#04h
ANA2
#0E0h
ADCFIFO2, 10
;Se guardan datos 1 y 3
#04h
ANA1
#0E0h
ADCFIFO2, 10
#04h
ANA3
LACL
ANA0
93
FINRUT
RESET
NORESET
ADD
LDP
SACL
#09h
#0E8h
T1PR
LDP
LACL
SUB
BCND
SACL
B
SPLK
LACC
ADD
TBLR
#04h
CONTADOR1
#1
RESET, NC
CONTADOR1
NORESET
#0FDh, CONTADOR1
#TABLA
CONTADOR1
TEMP
LACL
TEMP1
XOR
TEMP
XOR
#0FFFFh
AND
TEMP1
SACL
TEMP1
OR #0FF00h
LDP
#0E1h
SETC
XF
SACL
PBDATDIR
LDP
#04h
LACL
TEMP1
RPT
#07
SFR
OR #0FF00h
LDP
#0E1h
SACL
PCDATDIR
LDP
#04h
LACL
TEMP
OR #0FF00h
SACL
TEMP1
LACL
TEMP
RPT
#07
SFR
OR #0FF00h
SACL
TEMP2
LACC
TEMP2,16
OR TEMP1
LDP
#0E1h
CLRC
XF
SACL
PBDATDIR
SACH
PCDATDIR
LDP
#04
LACL
TEMP
SACL
TEMP1
LDP
#0E8h
LACL
EVIFRA
94
SACL
LDP
LACL
LACC
MAR
LAR
LST
LST
CLRC
RET
TABLA
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
39321
39321
39321
39321
39321
39321
39321
39317
39317
39317
39317
39318
39318
39318
39318
39257
39257
39253
39253
39253
39254
39254
39273
39273
39269
39270
39270
38297
38297
38293
38294
38294
38233
38229
38230
38230
38249
38245
38246
38553
38553
EVIFRA
#04h
ACCBAJO
ACCALTO, 16
*, AR0
AR0,#0201h
#0, *#1, *
INTM
;tipo de cosas.
;recupera el acumulador y los registros
;de estado
95
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
38549
38550
38489
38485
38486
38505
38501
38502
38502
22937
22933
22934
22873
22869
22870
22889
22885
22886
21913
21909
21910
21849
21845
21846
21865
21861
21862
22169
22165
22166
22105
22101
22102
22121
22117
22118
27033
27029
27030
26969
26965
26965
26966
26985
26981
26982
26009
26005
26005
26006
25945
25941
25941
96
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
25942
25961
25957
25957
25958
25958
26265
26261
26261
26262
26262
26201
26201
26197
26197
26198
26198
26198
26217
26217
26217
26213
26213
26213
26213
26213
26214
26214
26214
26214
26214
26214
26214
26214
26214
26214
26214
26214
26214
26214
26213
26213
26213
26213
26217
26217
26217
26217
26198
26198
26197
26197
26197
97
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
26201
26201
26262
26262
26261
26265
26265
25958
25958
25957
25961
25961
25942
25941
25945
25945
26006
26005
26009
26982
26982
26981
26985
26966
26965
26969
27030
27029
27033
27033
22118
22117
22121
22102
22101
22105
22166
22165
22169
21862
21861
21865
21846
21845
21849
21910
21909
21913
22886
22885
22889
22870
22869
98
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
.word
22873
22934
22933
22937
38502
38501
38505
38486
38485
38485
38489
38550
38549
38553
38246
38245
38245
38249
38230
38229
38229
38233
38294
38293
38293
38297
38297
39270
39269
39269
39273
39273
39254
39254
39253
39253
39257
39257
39257
39318
39318
39318
39317
39317
39317
39317
39317
39321
39321
39321
39321
39321
39321
99
.word 39321
;===========================================================================
PHANTOM
RET
100
ANEXO C
DISEO DE LAS FUENTES DC POR MEDIO DE REGULADORES DE
VOLTAJE
101
15V
Vin
Vout
Adj
AC
5V
Vin
6,8
Vout
Adj
102
Por otra parte, los reguladores ajustables en voltaje para alimentar los
Esclavos, necesitan de un circuito resistivo externo para poder regular al voltaje
deseado. (Adems de los 3 Volts de entrada sobre el voltaje que regulan). A
diferencia del esquema anterior, aqu no se pueden poner los reguladores
alimentados del mismo transformador por dos razones: por la potencia necesaria en
cada uno de los puentes y por que necesitan tierras independientes. El diagrama del
sistema diseado es el siguiente (Figura C.2):
LM338/317
Vin
Vout
R1
240
Adj
Iadj
220 Vac
C1
0.1 uF
Vref
Radj
+ C2
1 uF
R2
Figura C.2: Esquema del circuito R-C de los reguladores ajustables para los
Esclavos.
Esta configuracin entrega un rango de voltajes entre 1,2 y 20 Volts para
el regulador LM 317 y entre 1,2 y 25 Volts para el regulador LM 338. Esto hace que
la precisin del ajuste de voltaje de salida no sea muy fina, ya que con el
potencimetro de 5 K (R2) se recorre el rango antes especificado. Para tener un
rango de voltajes ms preciso y acotado, al circuito resistivo antes mostrado, se le
hace una pequea variacin (Figura C.3):
103
LM338/317
Vin
Vout
R1
240
Adj
Iadj
C1
0.1 uF
Vref
Radj
+ C2
1 uF
R2
Figura C.3: Esquema del circuito R-C modificado de los reguladores ajustables.
Aqu, el valor de la resistencia de ajuste (Rad) debe ser calculado
mediante la siguiente forma:
R + Rad
Vout = Vref 1 + 2
+ I adj ( R2 + Rad )
R1
104
Voltaje (V)
R1 ()
R2 () [Potencimetro]
Radj ()
Esclavo 3
2,333
240
500
100
Esclavo 2
120
1000
100
Esclavo 1
21
120
2000
1000
105
Fuente de 7 V
1,2
240
123
100
4,80E-05
Vref
R1
R2 (Pot)
Radj
Iadj
Vout
2,33
Vout
Vout_min
Vout_max
1,70
4,23
Vout_min
Vout_max
Fuente de 21 V
1,2
120
477
100
4,80E-05
7,00
2,20
12,25
Vref
R1
R2 (Pot)
Radj
Iadj
1,2
120
971
1000
4,80E-05
Vout
21,00
Vout_min
Vout_max
11,25
31,34
2,33; 7 21 V DC
Regulador
Alimentacin
Esclavos
1500 uF
AC 1
15 VDC
Regulador
1500 uF
AC 2
5 VDC
Alimentacin circuito
de disparo del
Esclavo
Regulador
6,8
106
107
ANEXO D
CLCULO DE LOS TRANSFORMADORES DE LAS FUENTES DC
108
Los puentes rectificadores usados, tiene una cada de voltaje (la de los
diodos que lo componen), que no es la esperada de 0,7 Volts por diodo, sino que de
1,1 Volts por diodo. Por esta razn, en las simulaciones, al lado de cada diodo se
pone una fuente DC de 1,1 Volts para hacer la simulacin lo ms real posible.
Para esta fuente, se proponen dos fuentes de voltaje: una de 10 VAC y
otra de 9 VAC. A continuacin, se detalla el estudio de cada una.
i)
Figura D.1: Circuito Simulado para la Fuente de 2,33 Volts (VAC = 10V).
109
a)
b)
110
Figura D.3: Circuito Simulado para la Fuente de 2,33 Volts (VAC = 9V).
a)
b)
111
112
II. Fuente de 7 V
a)
b)
113
a)
b)
114
III. Fuente de 21 V
115
a)
b)
116
a)
b)
117
IV. Fuentes de 15 y 5 V
i) Fuentes de 15V:
118
a)
b)
119
a)
b)
120
121
a)
b)
Figura D.18: a) Voltaje de Entrada a los dos Reguladores (Rojo: 15 y Azul: 5), b)
Corriente de Entrada del Rectificador
En este caso se obtiene una corriente mxima en el rectificador de 3,56A,
y una corriente efectiva de 0,7A. El voltaje mximo a la salida del rectificador es de
19,15V y el voltaje mnimo es de 17,91V. El voltaje mximo a la entrada del
regulador de 5V es de 18,73V y el voltaje mnimo es de 17,5V.
En la prctica funciona correctamente y su corriente efectiva es 0,44A
(para las mismas cargas de la simulacin). Los voltajes mximos y mnimos a la
salida del rectificador son 19,2V y 15,6V respectivamente.
122
V. Resumen
Voltaje Transformador
Corriente Trafo
2.33V
10 V
2.34 A
4A
7V
15 V
3.94 A
6A
21V
30 V
6.44 A
8A
5 y 15V
15 V
0.44 A
1A
123
ANEXO E
HOJA DE DATOS MOSFETS IRF 540
124
125
126
ANEXO F
HOJA DE DATOS MOSFETS IRFP 250
127
128
129
130
ANEXO G
HOJA DE DATOS DRIVER IR 2113
131
132
133
134
ANEXO H
HOJA DE DATOS OPTOCUPLA 6N137
135
136
137
138
139
ANEXO I
HOJA DE DATOS REGULADOR LM 78XX
140
141
142
143
ANEXO J
HOJA DE DATOS REGULADOR LM 317
144
145
146
147
ANEXO K
HOJA DE DATOS REGULADOR LM 338
148
149
150
151
ANEXO L
HOJA DE DATOS NEGADOR 74LS04
152
153
154
ANEXO M
CLCULO DE TEMPERATURAS
155
(M.1)
VS I O TON
+ VS Qrr + VS Trr I O
2
V I T
= S O OFF
2
EON =
EOFF
(M.2)
del
los
156
Valor
VDS
0,6 V
ID
16 A
Dutty Cycle
0,8
VS
63 V
IO
16 A
TON
310-8 s
Qrr
8,110-6 C
Trr
6,310-7 s
TOFF
110-7 s
Frecuencia
50 Hz
Valor
EON
1,1610-3
EOFF
5,0410-5
VCAIDA_DIODO
1,4
IDIODO
16
Potencia Conduccin
7,74 W
Potencia Diodo
22,4 W
Potencia Disipada
22,4 W
157
0,7
RJC
150
TJ
RCD
TC
0,1
RDA
??
TD
PDIS
TA
50
22,4
RDA =
TJ TA
RJC RCD
Pdis
(M.3)
158
Potencia Sistema
[W]
0,61
0,66
0,70
0,74
0,80
0,84
0,87
0,90
0,94
0,99
1,01
1,04
1,06
1,10
1,15
1,16
Potencia Disipada
[W]
19,79
23,17
26,46
29,75
35,60
39,40
42,20
45,09
50,29
55,84
58,38
62,09
63,92
70,18
76,48
77,84
Temperatura medida
[C]
9,89
11,58
13,23
14,87
17,80
19,70
21,10
22,55
25,15
27,92
29,19
31,04
31,96
35,09
38,24
38,92
Diferencia Temperatura
[C]
53,1
58,0
62,1
67,0
75,9
79,6
84,4
92,5
100,3
106,7
109,7
114,1
115,0
121,4
126,0
130,5
35,1
40,0
44,1
49,0
57,9
61,6
66,4
70,0
77,8
84,2
87,2
91,6
92,5
98,9
103,5
108,0
Temperatuta (C)
120,0
100,0
80,0
60,0
40,0
20,0
0,0
5
10
15
20
25
30
35
40
Potencia (W)
159
Regulador
AC
a) Regulador de 5 Volts
160
161
162
la potencia disipada (PDIS) es de 9,90 W, dando un valor para RDA de 6,2 C/W . As,
se le puso el mismo disipador tipo TO-220c (Figura M.6), que tiene una resistencia
trmica de 6 C/W, por lo que no tendra problemas de temperatura.
Para este regulador, su voltaje de entrada es de 28 Volts, y su corriente,
funcionando a plena carga es de 4,1 A, por lo que su potencia disipada (PDIS) es de
28,7 W.
Con los valores obtenidos de su DataSheet, y la frmula 3.4 el valor de la
resistencia trmica RDA es 1,5 C/W. Un disipador del tipo TO-3g (Figura M.6), tiene
una resistencia trmica de 6 C/W aproximadamente, por lo que este disipador no es
suficiente para este regulador. Si se le coloca otro disipador del tipo TO-3c (Figura
M.6), unido a travs de pasta trmica, se obtiene una resistencia RDA de 4 C/W
(Figura M.4), que sigue siendo mayor que la RDA necesaria. Por esta razn, fue
necesario el uso de un ventilador de tipo CPU apuntando directamente al regulador.
RPasta Trmica
RDisipador 2
RDA
RDisipador 1
Figura M.4: Clculo de RDA equivalente.
Mediante otro clculo experimental se pudo calcular la resistencia
trmica del sistema disipador/ventilador. Este consista en ver el aumento de
temperatura del sistema disipador, con respecto a una variacin de potencia disipada.
Este proceso consiste en variar la corriente de carga del regulador (a travs de un
potencimetro conectado como carga), y medir el voltaje de entrada al regulador, el
voltaje de salida del mismo y la corriente que pasa a travs de l (Tabla M.4).
163
Voltaje Salida
[V]
21,006
21,042
21,112
21,156
21,209
21,256
21,297
21,341
21,391
21,437
21,472
21,517
21,56
21,599
21,627
Diferencia
Corriente Pot. Disipada Temperatura Dif. Temperatura
Voltaje [V]
[A]
[W]
[C]
[C]
7,094
4,11
29,16
58,5
40,0
7,058
3,82
26,96
56,1
37,6
6,988
3,63
25,37
53,4
34,9
6,944
3,43
23,82
52,2
33,7
6,891
3,22
22,19
49,4
30,9
6,844
3,03
20,74
47,2
28,7
6,803
2,84
19,32
45,3
26,8
6,759
2,62
17,71
43,8
25,3
6,709
2,42
16,24
42,6
24,1
6,663
2,20
14,66
40,7
22,2
6,628
2,03
13,45
39,1
20,6
6,583
1,81
11,92
36,6
18,1
6,540
1,61
10,53
35,2
16,7
6,501
1,41
9,17
33,3
14,8
6,473
1,27
8,22
31,6
13,1
164
Temperatura (C)
40,0
35,0
30,0
25,0
20,0
15,0
10,0
5,00
10,00
15,00
20,00
25,00
30,00
35,00
Potencia (W)
165
166
ANEXO N
CONSIDERACIONES TARJETA DE DISPARO
167
168
169
lneas de control se encuentran rodeadas por lneas de tierra (una lnea de tierra a
cada lado de una de control).
E: Conector con todas las tierras y lneas de control para el encendido y
apagado de todas los semiconductores.
170
ANEXO O
DETALLE DE LA DISTRIBUCIN DE COMPONENTES Y
CONEXIONES ELCTRICAS
171
39.5 cm
7.5 cm
70 cm
172
Manillas
Tarjeta de
disparo
Aisladores de
Madera
Barra de
Acero
Entrada DC
Maestros
Salida AC
Paquete de
Transformadores
Tarjeta
Fuente DC
Manillas
Entrada
220V
173
Como se dijo anteriormente, las fuentes DC son slo para los Esclavos,
por lo que la fuente DC del Maestro debe ser incorporada externamente. Es por esta
razn que existen bornes de entrada DC para alimentar el Maestro (figura O.3),
donde la referencia est conectada a la tierra de las fuentes de 5 y 15 Volts del
circuito de disparo del Maestro para dejarlos con la misma referencia que la fuente
externa. Adems existen bornes de salida AC (figura O.4), que son los que entregan
el voltaje alterno de salida de los inversores.
Fuente Maestro
Fase 1
Fuente Maestro
Fase 2
Fuente Maestro
Fase 3
174
Salida AC
Fase 3
Salida AC
Fase 2
Salida AC
Fase 1
Interruptor
175
Los aisladores de madera de la figura O.2 son usados por dos razones:
i) para que la barra de acero lateral no toque las tarjetas del inversor (stas son un
poco ms grandes que el disipador) y ii) para aislar la barra de acero de los
disipadores, ya que estos ltimos conducen.
El sistema consta adems de un juego de cuatro manillas de aluminio
para poder ser transportado con mayor facilidad. Cabe resaltar que el mayor peso del
sistema se lo lleva la parte donde se encuentran los transformadores, por lo que una
vez que las alimentaciones puedan ser reemplazadas por fuentes DC-DC
bidireccionales, el peso se reducir considerablemente.
176
ANEXO P
DETALLE DE LA CONSTRUCCIN DEL DISIPADOR DE POTENCIA
177
Drenador Comn
S1
S2
VDC
Vout
S3
Surtidor Comn
S4
178
Aislantes de Madera
Vista Frontal
Vista Superior
Aluminio
Aire
179
+2,33V
+
+7V
+21V
+63V
180
S1
VDC1
VDC2
(+)
S2
Perfil de Alumnio
completo
(-)
S3
S4
S1
S2
(+)
Perfil de Alumnio
cortado
(-)
S3
Circuito de
disparo 1
S4
Circuito de
disparo 2
181
Ampermetro
A
Resistencia
de Plancha
Voltmetro
Disipador
Chico
Vac
182
Temperatuta (C)
120,0
100,0
80,0
60,0
40,0
20,0
0,0
5
10
15
20
25
30
35
40
Potencia (W)
183