Académique Documents
Professionnel Documents
Culture Documents
Modulador QPSK en
Banda S
Implementacin para
uso Aeroespacial
Pgina 1
Accietto, Decio
Gennaro, Marcos Nicols
NDICE
Introduccin ...................................................................................................... 6
Objetivos del proyecto ....................................................................................... 7
Objetivos especficos ........................................................................................ 7
Destinatarios ..................................................................................................... 7
Beneficios esperados ........................................................................................ 7
Captulo 1: Teora de la modulacin ......................................................................... 8
1.1 Introduccin ................................................................................................ 9
1.2 Tipos de modulacin ................................................................................... 9
1.2.1 Modulacin multinivel por fases .............................................................. 10
1.2.2 Ancho de banda de MPSK ..................................................................... 11
1.2.3 Diagrama de modulacin QPSK ............................................................ 11
Captulo 2: Diseo de modulador a implementar .................................................... 13
2.1 Diagrama de modulador. ........................................................................... 14
2.2 Sintonizador digital directo (DDS).............................................................. 14
2.3 Oscilador Local.......................................................................................... 15
2.4 Mixer ......................................................................................................... 15
2.5 Filtro Pasa-Banda...................................................................................... 15
Captulo 3: Oscilador Local en 1.4GHz................................................................... 16
3.1 PLL (phase-locked loop)............................................................................ 17
3.1.1 Funcionamiento ...................................................................................... 17
3.2 Fujitsu MB15E07SL ................................................................................... 19
3.2.1 Configuracin ......................................................................................... 20
3.2.2 Transmisin serial .................................................................................. 21
3.2.3 Formacin de Registros ......................................................................... 21
3.3 Oscilador en 1400MHz .............................................................................. 24
3.3.1 Rfagas para 1400Mhz .......................................................................... 24
3.4 Oscilador Controlado por Voltaje ............................................................... 25
3.5 Filtro de lazo.............................................................................................. 26
3.5.1 Clculos ................................................................................................. 28
3.5.2 Simulacin y frecuencia de corte ......................................................... 29
3.6 Esquemtico N1 .................................................................................... 31
3.6.1 Implementacin ...................................................................................... 32
3.6.2 Resultados Obtenidos ......................................................................... 33
3.7 Esquemtico N 2 ................................................................................... 36
3.7.1 Implementacin ...................................................................................... 37
3.7.2 Resultados obtenidos ............................................................................. 38
TRABAJO FINAL DE GRADO.
Ing. en Telecomunicaciones Ing. Electrnica
Pgina 2
Accietto, Decio
Gennaro, Marcos Nicols
3.7 Comparacin entre los dos diseos........................................................... 39
3.8 Conclusin ................................................................................................ 39
3.9 Programa controlador ................................................................................ 39
Captulo 4: Oscilador Local en 2.2GHz................................................................... 40
4.1 MAXIM MAX2752 ...................................................................................... 41
4.1 Configuracin para 2.2Ghz........................................................................ 42
4.2 Filtro de lazo.............................................................................................. 43
4.2.1 Clculos ................................................................................................. 43
4.3 Simulacin y frecuencia de corte. .............................................................. 45
4.4 Esquemtico........................................................................................... 46
4.5 Implementacin ......................................................................................... 47
4.6 Programa de puesta a cero y control ......................................................... 48
Captulo 5: Mixer .................................................................................................... 49
5.1 Anlisis matemtico .................................................................................. 50
5.2 Simulacin................................................................................................. 51
5.4 Esquemtico ............................................................................................. 55
5.5 Implementacin ........................................................................................ 56
5.6 Resultados obtenidos ................................................................................ 57
Captulo 6: Oscilador Local Con Mixer ................................................................... 60
6.1 Esquemtico ............................................................................................. 61
6.2 Implementacin ......................................................................................... 63
6.3 Resultados Obtenidos ............................................................................... 64
6.4 Comparacin ............................................................................................. 66
Captulo 7: AD9856 ................................................................................................ 67
7.1 Quadrature Digital Upconverter ................................................................. 68
7.2 Teora de Operacin. Descripcin general del funcionamiento ............... 70
7.3 Modulador Digital en Cuadratura ............................................................... 78
7.4 Funcin Sintetizador Director Digital.......................................................... 79
7.5 Conversor Digital Analgico ................................................................... 79
7.6 Multiplicador de Clock de Referencia ........................................................ 80
7.7 Interface de control.................................................................................... 81
7.8 Registros del AD9856................................................................................ 84
7.9 Perfiles de Registros ................................................................................. 86
7.10 Diagrama en bloques .............................................................................. 87
7.11 AD9856 en 60MHz .................................................................................. 87
7.12 Esquemtico ........................................................................................... 89
7.13 Implementacin. ...................................................................................... 90
7.14 Resultados .............................................................................................. 91
7.13 Filtro ........................................................................................................ 92
Pgina 3
Accietto, Decio
Gennaro, Marcos Nicols
7.14 Modulador QPSK con Filtro. .................................................................... 96
7.15 Modulador QPSK con Filtro. .................................................................... 99
Captulo 8: Filtro 2.26GHz .................................................................................... 100
8.1 Introduccin............................................................................................. 101
8.2 iFilter ....................................................................................................... 102
8.3 Open Loop Resonator V1. ....................................................................... 106
8.4 Open Loop Resonator V2. ....................................................................... 111
8.5 Open Loop Resonator V3. ....................................................................... 114
Captulo 9: QPSK en 2.2GHz ............................................................................... 120
9.1 Introduccin............................................................................................. 121
9.2 Mediciones. ............................................................................................. 122
Conclusin ........................................................................................................... 125
Bibliografa ........................................................................................................... 126
APENDICE ........................................................................................................... 128
Placa controladora V1.0 ................................................................................ 129
Placa controladora V2.0 ................................................................................ 129
Programa N1: Oscilador @ 1.4GHz v1.0 ..................................................... 134
Programa N2: Oscilador @ 2.2GHz v2.1 ..................................................... 136
Programa N3: QPSK 60MHz + Datos .......................................................... 139
Programa N4: QPSK 60MHz + Datos + LO 2200MHZ ................................. 145
Pgina 4
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 5
Accietto, Decio
Gennaro, Marcos Nicols
Introduccin
Este trabajo final de grado surge como un requerimiento del proyecto PIDDEF 32/11
con aplicacin aeroespacial y del inters personal de introducirnos en el manejo de
diseos, implementacin y puesta en marcha de circuitos en alta frecuencia.
El desarrollo se limita a la obtencin de una portadora (2,2Ghz) con modulacin
(QPSK) .No trata la obtencin de los datos (a modular) ni su posterior amplificacin
en potencia.
La importancia del proyecto reside en disponer un dispositivo modulador de datos en
un sistema de transmisin en Banda S (UHF). El uso de este canal permite disponer
de un mayor ancho de banda, y por ende una mayor capacidad de transmisin de
datos y una menor interferencia por frecuencias de dispositivos cotidianos de menor
frecuencia.
El procedimiento utilizado en el desarrollo es trabajar por etapas y por bloque
funcional, esto significa disear los circuitos, efectuar la construccin, medir e ir
conectando entre si los diferentes bloques. De esta forma se espera constatar las
diferentes problemticas de los diseos hasta obtener la optimizacin de los
rendimientos.
Pgina 6
Accietto, Decio
Gennaro, Marcos Nicols
Objetivos especficos
Destinatarios
Fuerza Area Argentina- Proyecto PIDDEF N 0032/11 (Subvencionado por la
Secretaria de Planeamiento-Subsecretaria de Investigacin cientfica y Desarrollo
Tecnolgico - Programa de Investigacin y Desarrollo para la Defensa).
Beneficios esperados
Los beneficios que se pretenden alcanzar con el proyecto son:
Circuito con una confiabilidad de funcionamiento que cumpla con las normas
aeroespaciales en todos aquellos aspectos factibles de cuantificar por los
equipos de ensayos disponibles.
Pgina 7
Accietto, Decio
Gennaro, Marcos Nicols
Captulo 1: Teora de la
modulacin
Pgina 8
Accietto, Decio
Gennaro, Marcos Nicols
1.1 Introduccin
La modulacin es el conjunto de tcnicas utilizadas para incorporar informacin sobre
una onda portadora (generalmente sinusoidal). Se busca hacer que uno o ms de los
parmetros (amplitud, frecuencia, fase) de la onda portadora cambien de valor de
acuerdo con las variaciones de la seal moduladora, que es la informacin que
queremos transmitir.
De esto surge que hay dos seales a procesar.
Seal Moduladora o Banda Base: Seal de informacin (voz, datos, multimedia) que
se quiere transmitir, ya sea analgica o digital, por el canal comunicacin.
Seal Portadora: Es una onda que es modulada por una seal a transmitir. Esta onda
portadora es de una frecuencia mucho ms alta que la de la seal moduladora (la
seal que contiene la informacin a transmitir).
El valor de la frecuencia se elige de forma tal que sea compatible con las
caractersticas del enlace a utilizar.
Pgina 9
Accietto, Decio
Gennaro, Marcos Nicols
Algunas modulaciones digitales:
Pgina 10
Accietto, Decio
Gennaro, Marcos Nicols
BT =
[1.2.2]
Ejemplo:
Vt = Velocidad de Transmisin.
= Roll-off2 (0< <1).
M= Niveles (2,4,8,16..256).
Comparacin de ancho de banda entre BPSK-QPSK-8PSK.
; = 0.5.
Suponiendo una Vt de 2
BBPSK =
BQPSK =
. )
B8PSK =
. )
=3
= 1,5
. )
=1
QPSK S(t)
-cos(2
+ )
00
+cos(2
+ )
11
-sin(2
+ )
10
+sin(2
+ )
01
Pgina 11
Accietto, Decio
Gennaro, Marcos Nicols
Representacin vectorial.
La portadora mantiene siempre la misma amplitud, pero hay cuatro cambios de fase.
En el eje horizontal, llamada I, se representan los cosenos, y en el eje vertical,
llamada Q, los senos.
Pgina 12
Accietto, Decio
Gennaro, Marcos Nicols
Captulo 2: Diseo de
modulador a
implementar
Pgina 13
Accietto, Decio
Gennaro, Marcos Nicols
Generador de seal.
Generador de funciones.
Mezclador de seales.
Moduladores.
Sintetizadores de sonido.
En este trabajo final de grado, el DDS se utiliza como modulador. Le ingresan los
datos I/Q, y a su salida genera una seal modulada en QPSK a 60 MHz conteniendo la
informacin ingresada previamente.
Pgina 14
Accietto, Decio
Gennaro, Marcos Nicols
2.4 Mixer
El circuito mezclador mixer es un dispositivo electrnico capaz de combinar dos o
ms seales para generar una sola salida.
Existen dos formas de hacer un mezclador, por la suma de las seales, o por la
multiplicacin de seales. En esta ltima, el mixer acta como multiplicador dando
como resultado la multiplicacin de las dos seales, y como fue usado en nuestro
caso, se multiplica con una seal de oscilador local para llevar en frecuencia cierta
informacin.
Pgina 15
Accietto, Decio
Gennaro, Marcos Nicols
Captulo 3: Oscilador
Local en 1.4GHz
Pgina 16
Accietto, Decio
Gennaro, Marcos Nicols
Por cuestiones de tiempo, informacin disponible y disponibilidad de los
elementos/accesorios, se empez diseando y fabricando un oscilador a una
frecuencia de 1,4Ghz.
3.1.1 Funcionamiento
Sin ninguna seal de entrada aplicada al sistema, la tensin de error Vd(t) es igual a
cero. El VCO opera a una frecuencia establecida que es conocida como la frecuencia
de operacin libre. Al ingresar una seal al sistema Vi(t), el comparador de fase
compara la fase y la frecuencia de entrada con la frecuencia del VCO y genera una
tensin de error Ve(t) que est relacionada con la fase y la diferencia de frecuencia
entre las dos seales. Este error de tensin es luego filtrado para ser aplicado al
control del VCO. De esta manera se fuerza al VCO a oscilar a cierta frecuencia y as
lograr que la tensin de error Ve(t) sea la mnima.
Mientras la seal de entrada se mantenga fija el sistema mantendr la frecuencia
deseada ante cualquier cambio.
El rango de frecuencias sobre las cuales el PLL puede mantener su enganche con una
seal entrante es definido como el rango de enganche del sistema. La banda de
frecuencias sobre las cuales el PLL puede adquirir enganche con una seal entrante
se conoce como el rango de captura del sistema, y nunca es mayor que el rango de
enganche.
Pgina 17
Accietto, Decio
Gennaro, Marcos Nicols
Efecto del Filtro Pasa Bajo
En la operacin del lazo, el filtro pasa bajo cumple una funcin doble:
1.- Al atenuar las componentes de error de alta frecuencia en la salida del comparador
de fase, mejora las caractersticas de rechazo de interferencias.
2.- Provee una memoria de corto plazo para el PLL y asegura una rpida recaptura de
la seal, si el sistema es sacado del enganche por un ruido transitorio.
El ancho de banda del filtro pasa bajo tiene los siguientes efectos sobre el rendimiento
del sistema:
a) El proceso de captura se vuelve ms lento, y el tiempo de recuperacin aumenta.
b) Disminuye el rango de captura.
c) Las propiedades de rechazo de interferencias del PLL mejoran, dado que la tensin
de error causada por una frecuencia interferente es atenuada ms todava por el filtro
pasa bajo.
d) La respuesta transitoria del lazo (la respuesta del PLL a cambios repentinos en la
frecuencia de entrada dentro del rango de captura) se vuelve subamortiguada.
Pgina 18
Accietto, Decio
Gennaro, Marcos Nicols
OSCin
2
3
4
5
6
7
OSCout
VP
VCC
Do
GND
XFIN
8
9
10
11
FIN
CLOCK
DATE
LE
Entrada Prescaler
Clock para interfaz serial
Datos para configuracin
Permite la programacin del PLL
12
PS
13
ZS
14
LD/fout
15
16
Pgina 19
Accietto, Decio
Gennaro, Marcos Nicols
El voltaje de alimentacin admite un rango que comprende desde 2.4V a 3.6V siendo
3.3V el valor optimo recomendable. A su vez permite un voltaje de un mximo de 4V,
para sobre saturar el dispositivo, claramente no es aconsejable su uso.
En funcionamiento permite mantener su normal funcionamiento en los umbrales de
temperatura: -40C a +85C.
3.2.1 Configuracin
Para llevar a cabo la configurar del PLL en una frecuencia deseada, se debe completar
y analizar la siguiente ecuacin. Es importante respetarla ya que es el fundamento de
la configuracin del MB15E07SL.
[( . )
fOSC ; [3.2]
Dnde:
fVCO = Frecuencia deseada.
N = Valor binario de 11 bits para contador programable (3 a 2,047).
A = Valor binario de 7 bits para ingresar datos al contador (0 A 127).
fOSC = Frecuencia de referencia. (Hasta 40Mhz).
R = Valor binario de 14 bits para contador de referencia programable (3 a 16,383).
M = Selector de pre-divisor, 32 para una frecuencia inferior a 2GHz, 64 para una
frecuencia igual o mayor a 2GHz.
Pgina 20
Accietto, Decio
Gennaro, Marcos Nicols
MSB
Datos
8 9 10 11 12 13 14 15 16 17 18
19
R7 R8 R9 R10 R11 R12 R13 R14 SW FC LDS CS
Contador Programable
Esta rfaga, contiene los valores en binario de los datos A y N.
LSB
MSB
1
2 3 4 5 6 7
CNT A1 A2 A3 A4 A5 A6
Datos
8 9 10 11
A7 N1 N2 N3
12
N4
13
N5
14
N6
15
N7
16
N8
17
N9
18
N10
19
N11
Pgina 21
Accietto, Decio
Gennaro, Marcos Nicols
El primer bit, es el bit de control (CNT) que hace diferencia de cual de los dos
contadores se refiere la rfaga armada.
A continuacin se muestran las tablas de los bits descriptos previamente.
Tabla 1. Bit de Control
Registros de datos
Para el divisor de referencia programable.
Para el divisor programable.
Tabla 2. Prescaler
SW
Alto
Bajo
Divisin Prescaler
32/33
63/64
CS
Alto
Bajo
Valor de Corriente
6mA
1.5mA
LDS
Alto
Bajo
Tabla 5. it FC (LDS = H)
fr > fP
fr < fP
fr = fP
DO
H
L
Z
FC = ALTO
R
P
LD/Fout
L
L
H
Z
Fout = Fr
L
Z
DO
L
H
Z
FC = BAJO
R
P
H
Z
L
L
L
Z
LD/Fout
Fout = FP
Z = alta impedancia.
La trasmisin de cada contador de registro debe ser realizarse enviando desde el bit
ms significativo al menos significativo.
Pgina 22
Accietto, Decio
Gennaro, Marcos Nicols
Duracin de bits de control
Mnimo
20
20
30
30
100
20
100
Unidad
ns
ns
ns
ns
ns
ns
ns
Pgina 23
Accietto, Decio
Gennaro, Marcos Nicols
= 1400
[(
10
Bit N 1 (CNT): estado alto, lo que indica que es la rfaga perteneciente al Contador
de Referencia Programable.
Bit N 16 (SW): estado alto, para tener el Prescaler en 32.
Bit N 17 (FC): estado alto, para la comparacin de fase.
Bit N 18 (LDS): estado bajo, para aviso de PLL enganchado.
Bit N 19 (CS): estado bajo, para tener una corriente de 1.5mA (no era necesaria
ms).
Pgina 24
Accietto, Decio
Gennaro, Marcos Nicols
Con la disposicin de todos los bits, con su orden desde el bit menos significativo al
ms significativo, se forman as las rfagas.
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19
1 0 1 0 1 0 0 0 0 0
0
0
0
0
0
1
1
0
0
Contador Programable
El primer bit (CNT) tiene un estado bajo identificando la rfaga de Contador
Programable.
Bit N
Valor
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19
0 0 0 0 1 1 0 0 1 1
0
1
0
1
0
0
0
0
0
Pin Nro
1
2
3
4
5
6
7
8
Nombre
VCC
RF-OUT
GND
GND
GND
GND
GND
V-Tune
Descripcin
Alimentacin
Salida Oscilatoria
Tierra
Tierra
Tierra
Tierra
Tierra
Voltaje de Seteo
Pgina 25
Accietto, Decio
Gennaro, Marcos Nicols
La siguiente tabla, obtenida de la hoja de datos del VCO, muestra la frecuencia que se
obtendra en funcin del voltaje de configuracin y de la temperatura de trabajo que se
encuentre en el medio.
V
Sintona.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
Tuning
Sens.
Mhz/V
60.22
45.61
40.69
38.28
37.88
38.21
38.97
40.98
44.58
46.93
48.90
49.42
48.15
45.61
42.30
38.45
35.00
31.99
29.29
27.14
Frecuencia [Mhz]
-55C
1315.76
1360.30
1400.13
1438.08
1475.67
1513.49
1552.21
1593.01
1639.49
1686.88
1735.04
1784.37
1831.94
1877.13
1919.10
1957.47
1992.45
2024.60
2054.18
1081.17
25C
1298.69
1344.30
1384.99
1423.27
1461.15
1499.36
1538.36
1579.31
1623.89
1670.81
1719.71
1769.13
1817.28
1862.89
1905.19
1943.64
1978.64
2010.62
2039.91
2067.06
85C
1282.39
1329.07
1370.50
1409.23
1447.41
1485.93
1525.27
1566.39
1610.31
1656.97
1705.77
1755.29
1803.71
1849.52
1891.96
1930.96
1965.61
1997.48
2026.75
2053.70
Pgina 26
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 27
Accietto, Decio
Gennaro, Marcos Nicols
3.5.1 Clculos
; [3.5.1]
4
= 1460
Frecuencia natural.
fsetp = 1460Mhz - 1300 MHz = 160MHz
5
ln
; [3.5.2]
ln
= 5395.028Hz
=
.
= 40.23nF
Calculo de resistencia R1
=2* *
=2*0.707*
; [3.5.3]
; [3.5.4]
=1.036k
Calculo de capacitor C1
C1=
C1=
= 4.023nF
4
5
Pgina 28
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 29
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 30
Accietto, Decio
Gennaro, Marcos Nicols
3.6 Esquemtico N1
La imagen a continuacin muestra el diagrama esquemtico del oscilador para
portadora en 1.4GHz, el mismo esta compuesto por lo siguiente:
Dos reguladores de tensin, 3.3V y 5V. (U1 & U2)
PLL Fujitsu MB15E07SL. (U3)
POS2000A (u4).Se agreg una luz led para detectar el enganche del PLL en la
frecuencia deseada.
Pgina 31
Accietto, Decio
Gennaro, Marcos Nicols
3.6.1 Implementacin
En las siguientes imgenes se ve a la izquierda la placa de control, a la derecha el
oscilador en 1.4GHz.
Figura 14: PCB 1 PLL en 1.4GHz con PCB de control Vista inferior.
Pgina 32
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 33
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 34
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 35
Accietto, Decio
Gennaro, Marcos Nicols
3.7 Esquemtico N 2
Este diseo, conserva las mismas caractersticas que el anterior, salvo que ste
agrega en el mismo PCB un microprocesador para realizar la carga de los registros del
PLL y su posterior control. Tambin se le agregan capacitores de desacople en la
alimentacin para suprimir ruidos provenientes de la fuente.
Esto fue construido con el propsito de poder comparar el ruido que se genera al
realizar el control en otra placa independiente, conllevando el ruido agregado por los
conectores, cables y dems.
El microprocesador utilizado es el 16F648A.
A continuacin el Esquemtico 2.
Pgina 36
Accietto, Decio
Gennaro, Marcos Nicols
3.7.1 Implementacin
Para su realizacin se mantuvieron los mismos criterios de diseo en el PCB. Se
mantuvo el mismo programa para cargar los registros y control 6
Pgina 37
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 38
Accietto, Decio
Gennaro, Marcos Nicols
3.8 Conclusin
Luego de haber realizado el primer diseo y tomar las mediciones correspondientes,
se prosigui, buscando un mejor resultado, sin embargo los resultados obtenidos no
fueron satisfactorios como los esperados.
El incluir la unidad de configuracin de registro y control (microcontrolador) en la
misma placa se introdujo una prdida de +4dBm de potencia, y a la seal generada le
sum ruido.
Se destaca que en el desarrollo y fabricacin del PCB, se consideraron las
consideraciones necesarias que se deben tener en circuitos con alta frecuencia. As se
agregaron capacitores de desacople y vas para mejor continuidad entre planos de
masa. Pese a estas consideraciones no fue satisfactoria la segunda placa.
Pgina 39
Accietto, Decio
Gennaro, Marcos Nicols
Captulo 4: Oscilador
Local en 2.2GHz
Pgina 40
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 41
Accietto, Decio
Gennaro, Marcos Nicols
Pin N
Nombre
Funcin
BYP
TUNE
GND
Tierra.
SHDN
Apagado digital.
VCC1
Alimentacin 1.
VCC2
Alimentacin 2.
OUT
GND
Tierra.
Tabla 10: Configuracin de Pins.
1 0 1 0 1 0 0 0 0
Contador Programable
Bit N 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19
Valor
0 0 0 0 1 1 0 0 0 1
Pgina 42
Accietto, Decio
Gennaro, Marcos Nicols
4.2.1 Clculos
N=
N=
= 2300
Frecuencia natural.
fsetp = 2300Mhz - 2000 MHz = 300MHz
f =
f =
1
f
ln
2 ts
f
ln
C =
C =
= 5678,04Hz
/
,
= 53.80nF
Calculo de resistencia R1
R =2* *
R =2*0.707*
=736.67
Pgina 43
Accietto, Decio
Gennaro, Marcos Nicols
Calculo de capacitor C1
C1=
C1=
= 5.380nF
C3*R2
Pgina 44
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 45
Accietto, Decio
Gennaro, Marcos Nicols
4.4 Esquemtico.
A continuacin se muestra el diagrama esquemtico del oscilador para oscilador local
en 2,2GHz, el mismo esta compuesto por lo siguiente7:
PLL Fujitsu MB15E07SL. (U1)
VCO MAX2752. (U2)
Regulador de tensin. (U3)
Se agreg una luz led para detectar el enganche del PLL en la frecuencia deseada. Y
adems otro led como salida del bit de control.
Adems cuenta con capacitores de desacople en el regulador de tensin y diodo de
proteccin con la finalidad de evitar la circulacin en el sentido inverso de la corriente.
Pgina 46
Accietto, Decio
Gennaro, Marcos Nicols
4.5 Implementacin
Pgina 47
Accietto, Decio
Gennaro, Marcos Nicols
Read-only-memory.
TRABAJO FINAL DE GRADO.
Ing. en Telecomunicaciones Ing. Electrnica
Pgina 48
Accietto, Decio
Gennaro, Marcos Nicols
Captulo 5: Mixer
Pgina 49
Accietto, Decio
Gennaro, Marcos Nicols
En esta etapa se realiza el upconverter de la seal de banda base obtenida en a la
salida del DDS.
Un mezclador (mixer) es un circuito no lineal variante con el tiempo o un dispositivo
capaz de mezclar dos seales de entrada, vs(t) y v0(t), a frecuencias diferentes,
produciendo a su salida una mezcla de seales vi(t) de diferentes frecuencias igual a
una combinacin lineal de las dos frecuencias de entrada, obteniendo:
1.-La suma de las frecuencias de las seales de entrada
2.-La diferencia entre las frecuencias de las seales de entrada
3.-Las dos seales originales, habitualmente consideradas como parsitas que se
eliminan mediante filtros de frecuencia.
Vi(t) = vs(t).v0(t);
Remplazando.
TRABAJO FINAL DE GRADO.
Ing. en Telecomunicaciones Ing. Electrnica
Pgina 50
Accietto, Decio
Gennaro, Marcos Nicols
Bsicamente realiza una modulacin por producto, con doble banda lateral y portadora
suprimida.
5.2 Simulacin
En la siguiente simulacin se suponen dos seales ideales, una con una frecuencia de
100KHz y otra de 10KHz9, las cuales sern multiplicadas por un mezclador ideal.
Pgina 51
Accietto, Decio
Gennaro, Marcos Nicols
En la anterior imagen se pueden ver las dos bandas producidas al realizar la operacin
de multiplicacin de una seal ideal con una frecuencia de 10KHz con otra seal ideal
tambin de 100KHz.
Como resultado, son dos bandas, una en la frecuencia de 90KHz y otra en 110KHz tal
cual como se demuestra en el proceso matemtico.10
10
Pgina 52
Accietto, Decio
Gennaro, Marcos Nicols
Pin N
Nombre
Funcin
LO.
GND.
Tierra.
IFIN.
RFOUT.
VCC.
Alimentacin.
SHDN.
Apagado digital.
Los puertos de entrada IFIN y LO, estn adaptados a una impedancia real de 50ohms.
Todo el sistema esta normalizado a 50ohms, por lo tanto no se presenta inconveniente
a la hora de conectar los diferentes bloques entre si, obteniendo el mximo
rendimiento posible y libre de R.O.E.
El puerto de salida RF, tiene una salida de impedancia compleja, adquiriendo
diferentes valores en funcin de las entradas. El siguiente grfico muestra el valor de
impedancia para la frecuencia de salida requerida.
Pgina 53
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 54
Accietto, Decio
Gennaro, Marcos Nicols
5.4 Esquemtico
El siguiente esquemtico representa al diseo del mixer con el integrado MAX2660.
El mismo consta de:
Un reguladora de tensin a 3.3V (U3) con capacitores de desacople y un diodo de
proteccin en la entrada de corriente.
Mixer Max2660 (U2). Con sus respectivos inductores de para adaptacin.
P2 es el puerto de entrada del Oscilador Local (2.2GHHz).
P3 es la entrada de la banda base (60MHz).
P RF es la salida de la operacin de multiplicacin entre las dos entradas anteriores.
Pgina 55
Accietto, Decio
Gennaro, Marcos Nicols
5.5 Implementacin
Pgina 56
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 57
Accietto, Decio
Gennaro, Marcos Nicols
En esta imagen, se puede observar que la seal en 2.26GHz tiene una potencia de 38.45dBm (cerca de 20dBm de la portadora).
Figura 42: Salida de Mixer centrada en 2.260GHz Span 1MHz Max Hold
Pgina 58
Accietto, Decio
Gennaro, Marcos Nicols
Figura 43: Salida de Mixer centrada en 2.260GHz Span 500KHz Max Hold
Pgina 59
Accietto, Decio
Gennaro, Marcos Nicols
Captulo 6: Oscilador
Local Con Mixer
Pgina 60
Accietto, Decio
Gennaro, Marcos Nicols
6.1 Esquemtico
El siguiente esquemtico, fue diseado incorporando el oscilador local en 2.2GHz con
el mezclado de seales. De esta manera se evitan prdidas de conexin entre placas
generadas por los conectores, cables y medios de transmisin.
La salida del oscilador local se conecta a travs de una va de un largo mnimo y un
ancho mximo a la entrada del mezclador.
El esquemtico est compuesto por lo siguiente:
PLL Fujitsu MB15E07SL (U1).
Mixer max2660 (U2) con sus inductores para adaptar (L1 & L2).
Regulador de tensin a 3.3V, con capacitores de desacople y diodo protector de
corriente invertida (U3).
Led identificador de enganche.
Conector de alta frecuencia para entrada de banda base (P_FI).
Conector de alta frecuencia para salida del mezclador (P_RF).
Capacitores y resistencias simples para corriente y desacople.
Pgina 61
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 62
Accietto, Decio
Gennaro, Marcos Nicols
6.2 Implementacin
Pgina 63
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 64
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 65
Accietto, Decio
Gennaro, Marcos Nicols
6.4 Comparacin
En modo de comparacin, se compara los resultados obtenidos al final del capitulo 5 y
los datos resultantes del capitulo 6.
Se aprecia un incremento de potencia en la banda lateral deseada (2.26GHz), como
as tambin una notable disminucin de ruido en la onda generada de la banda
deseada.
Para realizar esto, tambin se utilizo un generador de funciones con 0dBm de potencia
y 60MHz.
Sintetizando, el hecho interconectar todos los dispositivos de alta frecuencia en una
misma placa, genera una mejor performance en comparacin a tener cada dispositivo
en forma separada. Es importante tener en cuenta las vas a masa para separar las
seales y no lograr interferencia.
Pgina 66
Accietto, Decio
Gennaro, Marcos Nicols
Captulo 7: AD9856
Pgina 67
Accietto, Decio
Gennaro, Marcos Nicols
11
12
Pgina 68
Accietto, Decio
Gennaro, Marcos Nicols
Pin N
Nombre
Funcin
TxENABLE
2,3
D1113, D10
Datos.
4,10,21,44 DVDD
Alimentacin digital.
5,11,20,43 DGND
Tierra digital.
6a9
D9 a D6
Datos.
12 a 17
D5 a D014
Datos.
18,19,22
NC
Sin conexin.
23,28,31
AGND
Tierra analgica.
24
BG REF BYPASS
Sin conexin.
25
DAC RSET
26
Sin conexin.
27
AVDD
Alimentacin analgica.
29
IOUTB
30
IOUTA
Salida DAC.
32
PLL GND
PLL Tierra.
33
PLL FILTER
34
PLL SUPPLY
Alimentacin PLL.
35
CA ENABLE
36
CA DATA
37
CA CLK
38
CS
Chip Select.
39
SDO
40
SDIO
41
SCLK
45
PS0
Perfil Selector 0.
46
PS1
Perfil Selector 1.
47
REFCLK
Clock de referencia.
48
RESET
Master Reset.
13
14
Pgina 69
Accietto, Decio
Gennaro, Marcos Nicols
Bloque Funcional.
Modo de Operacin.
Descripcin.
1. Salida modo cuadratura.
2. Salida tono simple.
Formato de entrada.
Muestreo.
Referencia de entrada
Frecuencia de Clock.
Referencia Interna.
Multiplicador de Clock.
Selector de Perfil.
Rango de
Interpolacin.
Filtro de media banda.
TxENABLE Busrt.
Pgina 70
Accietto, Decio
Gennaro, Marcos Nicols
Los datos del ensamblador se dividen en pares para formar los respectivos datos I/Q
en forma separada. La tasa por lo cual estos salen del ensamblador se conoce como
tasa de muestreo I/Q (FIQ). Porque los 12bits de entrada de datos son usados para
construir en forma individual las rfagas I/Q, siendo el doble de la entrada de tasa de
muestreo, sea fIN = 2xfIQ
Posterior a la salida del ensamblador de datos, lo datos I/Q son alimentados a travs
de dos filtros pasa-bajos. La combinacin de estos dos filtros resulta un incremento de
cuatro veces de la tasa de muestreo. As a la salida del segundo filtro, la tasa de
muestreo es 4xfIQ. Adems de incrementar la tasa de muestreo, los filtros pasa-bajos
son necesarios para suprimir las imgenes espectrales por el proceso de sobremuestreo. Existe adems un tercer filtro, que puede ser elegido por el usuario, con lo
cual la tasa de muestreo aumenta en un factor de 8, por lo tanto la saluda es 8x fIQ.
Luego de pasa a travs de los estados de filtros, los datos I/Q son alimentados a un
Filtro de peine integrador en cascada (CIC15). Este filtro es configurado como un filtro
de interpolacin, el cual permite adems de aumentar la tasa de muestreo de cualquier
valor integrador entre 3 y 63 inclusive. El filtro CIC, como los filtros anteriores, son
construidos en caractersticas de pasa-bajo, al igual que los anteriores esto suprime
las imgenes espectrales por el proceso de aumentar la tasa de muestreo.
El estado de modulacin digital es cuadratura es lo siguiente al filtro CIC, el cual es
usado para un desplazamiento de frecuencia a la frecuencia de portadora deseada (en
nuestro caso 60MHz.) La frecuencia es controlada numricamente por el DDS.
El DDS usa su clock de referencia (SYSCLK) para generar la frecuencia deseada con
una alta precisin.
La portadora es aplicada al multiplicador I-Q para el desfasaje de 90 y sumada para
entregar la portadora modulada.
La portadora muestreada se aplica a la entrada de un conversor digital a analgico
integrado en el mismo chip AD9856. La distorsin generada por el mismo DAC esta
familiarizada con un SINC16 ya que as puede ser predecible para su posterior
correccin. Este es un filtro tipo FIR, donde su funcin de transferencia es
inversamente proporcional a la de la funcin SINC, con lo cual la distorsin provocada
es virtualmente eliminada.
15
16
Pgina 71
Accietto, Decio
Gennaro, Marcos Nicols
Como se menciono previamente, los datos de salida estn muestreados la tasa del
SYSCLK. Como el AD9856 esta diseado para operar a la frecuencia de SYSCLK
arriba de 200MHz, existe dificultad potencial de tener y usar un clock estable. Adems,
un clock a tan alta frecuencia es comercialmente econmicamente costoso. Para
aliviar este problema, el AD9856 cuenta en su interior con un circuito multiplicador de
clock programable (lo cual es menos econmicamente costoso). Esto permite al
usuario a usar un oscilador en una frecuencia relativamente baja para generar la seal
REFCLK. La seal de baja frecuencia REFCLK puede ser luego multiplicada en
frecuencia con un valor de factor integrador entre 4 y 20 inclusive para as generar la
SYSCLK.
Todas las aplicaciones y caractersticas del AD9856 prevalecen al usarlo como Single
Tone, incluso las siguientes:
Saltos de frecuencia haciendo uso de los selectores de perfiles asociadas a la Tuning
Word, esto permite modular en FSK.
Habilitar a realizar un bypass18 al multiplicador REFCLK, resultando as un menor
ruido de fase y reduce el Jitter a la salida.
Habilitar a realizar un bypass al filtro compensador SIN(X)/X.
Modo de bajo consumo.
17
18
Tuning Word.
Obviar, pasar por alto.
TRABAJO FINAL DE GRADO.
Ing. en Telecomunicaciones Ing. Electrnica
Pgina 72
Accietto, Decio
Gennaro, Marcos Nicols
7.2.3 Tasa de las palabras de entrada (FW) vs. Relacin REFCLK
Existe una relacin fundamental entre la tasa de las palabras de entrada (FW) y la
frecuencia de clock que sirve como fuente de tiempo para el AD9856 (REFCLK). La fw
esta definida como la tasa a la cual K-bits19 en datos de palabras (banda base del
usuario) son presentados al AD9856.
Los siguientes factores son los encargados de esta relacin:
Factor de interpolacin del filtro CIC.
Bypass en el tercer filtro.
El valor del multiplicador REFCLK (si es utilizado).
12, 6 o 3 bits en la palabra de datos.
REFCLK =
; [7.2]
Estas condiciones muestran que REFCLK y fW tienen una relacin entera, por lo tanto
es muy importante que el usuario elija un valor de REFCLK asegurndose que la
relacin se mantenga.
19
K = 3,6 o 12.
TRABAJO FINAL DE GRADO.
Ing. en Telecomunicaciones Ing. Electrnica
Pgina 73
Accietto, Decio
Gennaro, Marcos Nicols
7.2.4 Sincronizacin de los Datos I/Q
Como se menciono previamente el AD9856 acepta pares de datos I/Q y un sistema
de complemento numrico de tres diferentes modos para largo de las palabras. El
modo completo acepta un total de doce bits datos I/Q en paralelo. El modo mitad
acepta dos pares de seis bits de datos I/Q para formas una palabra de doce bits. Y
ultimo, es el modo en el cual acepta tres bits en paralelo e internamente forma
palabras de doce bits.
Para los tres modos mencionados el AD9856 ensambla los datos de doce bits I/Q en
paralelo para una alineacin en tiempo. Adems del formato de largo de palabra,
existen dos modos de entrada de tiempo, programables a travs del puerto serial,
modo rfaga y modo contino.
Para el modo por rfaga no es necesario un clock externo, ya que los datos entrantes
a travs de los pines D0 al D11 son sobre-muestreados usando el sistema de clock
interno (SYSLCK). El pin TxENABLE es requerido para encuadrar la rfaga de datos,
porque el flanco ascendiente del TxENABLE es usado para sincronizar el AD9856 con
la tasa de velocidad.
Para el modo continuo, el pin TxENABLE puede ser usado como clock de entrada de
datos corriendo a la mitad de la velocidad de muestreo (fW/2). Adems para
sincronizar la entrada TxENABLE es la que indica si son los datos I Q los que se
presentan en los pines D<11:0>. Esto esta pensado para presentar los datos en forma
alternada, los datos I seguidos por los Q. Dicho de otra manera, el pin de TxENABLE
puede mantener aproximadamente 50/50 del duty cycle. Al igual que el modo rfaga,
el flanco ascendiente del TxENABLE sincroniza el AD9856 con la tasa de velocidad y
los datos de entrada.
; [7.2.5]
Pgina 74
Accietto, Decio
Gennaro, Marcos Nicols
La velocidad de muestreo de la entrada de datos para el modo de palabra completa
(12bits) y para modo mitad, con tercer filtro esta desactivado es:
; [7.2.6]
; [7.2.7]
Cuando se usan tres bits debe tener siempre activado el tercer filtro CIC.
Pgina 75
Accietto, Decio
Gennaro, Marcos Nicols
En el modo de mitad de palabra, la entrada de datos es a travs de los pines D<11:6>.
Los dems pines (D<5:0>) debern tener como entrada 0 lgico (GND) 1 lgico
(VDD).
El AD9856 espera los datos de entrada de la siguiente manera: I<11:6>, I<5:0>,
Q<11:6>, Q<5:0>. Los datos son en complemento a dos donde el bit de signo es
D<11> en notacin I<11:0>, Q<11:0>.
La siguiente figura muestra los datos de entrada I/Q y el TxENABLE en modo mitad
de palabra en modo Rfaga.
El modo de tres bits, (cuarto de palabra). La entrada de datos es a travs de los pines
D<11:9>. Los dems D<8:0> son entradas no usadas, y debern ser como entrada 0
lgico (GND) 1 lgico (VDD). El AD9856 espera los datos de entrada de la siguiente
manera: I<11:9>, I<8:6>, I<5:3>, I<2:0>, Q<11:9>, Q<8:6>, Q<5:3>, Q<2:0>. Al igual
que en el modo de mitad de palabra, los datos son en complemento a dos donde el
bit de signo es D<11> en notacin I<11:0>, Q<11:0>.
La siguiente figura muestra los datos de entrada I/Q y el TxENABLE en modo cuarto
de palabra en modo Rfaga.
Pgina 76
Accietto, Decio
Gennaro, Marcos Nicols
7.2.6 Sincronizacin en modo de entrada Continuo.
El AD9856 debe estar configurado en modo de palabra completa (12 bits) cuando se lo
va a utilizar en modo de entrada Continuo. La velocidad de la entrada de datos es la
misma que la que se utiliza para modo Rfaga con datos de entrada de palabra
completa.
El ingreso de datos en este modo, es igual al modo tipo Rfaga con palabra completa,
(ver imagen previa).
En las siguientes figuras se muestra como el ensamblador interno presenta los datos
al procesador de seal cuando el TxENABLE tiene un estado mayor al tiempo de
muestreo de los datos Q o I. Simplificando cada vez que l TxENABLE cambia de
estado el ensamblador prepara los datos Q I de la palabra. Y es all donde radica la
diferencia entre el modo Rfaga (en12 bits) y el modo Continuo, en el ultimo el
TxENABLE indica si es Q o I lo que se comienza a muestrear.
Se aclara que es solo forma ilustrativa, para entender la re-sincronizacin que tiene
despus de detectar un cambio en el TxENABLE.
Pgina 77
Accietto, Decio
Gennaro, Marcos Nicols
Cuando el AD9856 est configurado con el modo Contino, la funcin multiplicado
REFCLK debe estar desactivada. Esto puede corromper el filtro de interpolacin CIC,
forzando a un irrecobrable estancamiento matemtico que solo podra solucionarse
aplicando el comando RESET. El problema es debido al PLL, que en se
desenganchara y buscara como referencia al clock, pero este, podra estar en cero.
Una solucin a esto, es hacer una secuencia donde primero se ponga en
funcionamiento el REFCLK, dejarlo correr un loop de por lo menos 1ms para as
estabilizarlo y luego, por software activar el modo Continuo.
Pgina 78
Accietto, Decio
Gennaro, Marcos Nicols
es usado para representar valores x, puede ocurrir un desbordamiento. Para prevenir
esto, una efectiva divisin por dos es implementada en los valores y, lo cual reduce el
valor mximo de y en un factor por dos. Esto se hace porque la divisin por dos
produce 6dB de prdida, por lo tanto el modulador rinde en una prdida de 3dB. (3dB
6dB = -3dB).
; [7.4]
Donde,
El AD9856 tiene dos salidas, una de las cuales es complemento, los cuales son los
pins 29 y 30 respectivamente. La corriente de salida IOUT es determinada a travs de la
resistencia RSET, la cual se calcula de forma siguiente:
TRABAJO FINAL DE GRADO.
Ing. en Telecomunicaciones Ing. Electrnica
Pgina 79
Accietto, Decio
Gennaro, Marcos Nicols
RSET =
; [7.5 ]
Pgina 80
Accietto, Decio
Gennaro, Marcos Nicols
MSB
D6
D5
D4
D3
D2
D1
LSB
R/W
N1
N0
A4
A3
A2
A1
A0
R/
Un uno lgico indica que se va a leer, un cero lgico indica que se va a escribir.
Pgina 81
Accietto, Decio
Gennaro, Marcos Nicols
N1, N0: Bits 5 y 6 del byte de instruccin determina el nmero de byte que van
a ser transferidos durante el ciclo de comunicacin.
N1
N0
Descripcin
1 Byte.
2 Bytes.
3 Bytes.
4 Bytes.
A4, A3, A2, A1, A0: Bits 4, 3, 2, 1, 0 del byte de instruccin, determina cual
registro es que se quiere acceder durante el ciclo de comunicacin.
SCLK Serial Clock : el pin de clock es usado para sincronizar los datos
desde-hacia el AD9856 y correr lo estados internos. La mxima frecuencia es
10MHz.
Chip Select: Activado con bajo nivel permite que mas de un dispositivo
sean conectados a la misma interfaz serial. Los pines SDO y SDIO se colocan
a alta impedancia cuando esta en alto. Si durante un ciclo de comunicacin se
pone en estado alto, la transmisin se suspende hasta que el CS vuelvo a
estado bajo.
SDIO Serial Data I/O: Los datos son ingresado al AD9856 a travs de este
pin siempre. De todas formas puede ser usado en forma bidireccional para leer
desde el AD9856.
SDO Serial Data Out: Es pin es usando para leer desde el AD9856. En caso
de usar solo el SDIO, este queda libre.
Pgina 82
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 83
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 84
Accietto, Decio
Gennaro, Marcos Nicols
7.8.1 Definicin de bits de registro
SDO Active: Direccin de Registro 00h, bit 7. En estado alto indica que puerto
serie es usado con SDIO y SDO. En estado bajo significa que slo se usa SDO
(default).
LSB First: Direccin de Registro 00h, Bit 6. En estado alto indica al acceso en
el puerto serie del bit menos significativo al mas significativo. En estado bajo
indica del bit mas significativo al mas significativo (default).
Ganancia CIC: Direccin de Registros 01h, bit 7. Activando este bit multiplica
la salida de CIC por dos. En nivel bajo, desactiva esta funcin (default).
Full Sleep mode: Direccin de Registros 01h, bit 5. Cuando esta en estado
alto, indica que el AD9856 se apaga entrando en modo stand-by y
consumiendo menos de 2mA. En estado bajo no se activa este modo (default).
Modo Tono Simple: Direccin de Registros 01h, bit 4. En estado alto configura
el AD9856 para aplicaciones de tono simple. En estado bajo no se activa esta
funcin (default).
Bypass Filtro Inverso SINC: Direccin de Registros 01h, bit 3. En estado alto
configura el AD9856 con bypass el filtro de compensacin de SIN(x)/x. En
estado bajo esta habilitado. (default).
Pgina 85
Accietto, Decio
Gennaro, Marcos Nicols
PS0
Perfil
Bypass Tercer Filtro: Bit 0 en la direccin 06h del Registro. Cuando esta en
estado alto, el filtro seguido del filtro de interpolacin CIC se desactiva. En
estado bajo el tercer filtro esta activo.
Pgina 86
Accietto, Decio
Gennaro, Marcos Nicols
Los perfiles restantes (2,3 y 4), tienen los mismos bits, y se cargan los valores de la
misma manera y significando lo mismo que en el Perfil N1. Salvo por la direccin de
Registro que posee cada uno.
REFCLK de 10MHz.
Pgina 87
Accietto, Decio
Gennaro, Marcos Nicols
7.11.1 Clculos
Partiendo de AOUT = 60MHz y REFCLK = 10MHz.
Aplicando la ecuacin 7.2 con los siguiente parmetros para obtener fw
REFCLK =
. .
= 1,26MHz.
fW = 1,26MHz
Por otro lado, podemos calcular el valor de la FTWORD
SYSCLK = 16 x 10MHz;
SYSLCK = 160MHz.
60MHz < 64Mhz.
Volviendo a la ecuacin 7.4 y remplazando los valores, podemos obtener la FTWORD.
A
60MHz =
FTWORD SYSCLK
2
FTWORD 160MHz
2
FTWORD =
60MHz 2
160MHz
FTWORD = 1610612736
Pgina 88
Accietto, Decio
Gennaro, Marcos Nicols
7.12 Esquemtico
En el diseo del esquemtico esta conformado por los siguientes componentes20:
AD9856 (U0).
Dos reguladores de tensin 3,3V y 5V, (U1&U2 respectivamente).
Oscilador de 10MHz (U3).
Jumper para desconexin de alimentacin.
Led indicador de energa.
Dos jumper selectores entre 0V y 3.3V conectados en forma independiente a los pines
PS0 y PS1 para seleccin de uno de los cuatro perfiles posibles.
20
Pgina 89
Accietto, Decio
Gennaro, Marcos Nicols
7.13 Implementacin.
Pgina 90
Accietto, Decio
Gennaro, Marcos Nicols
7.14 Resultados
Pgina 91
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 92
Accietto, Decio
Gennaro, Marcos Nicols
7.13 Filtro
En la salida de la resistencia de 50 de carga del AD9856, se conecta a un filtro pasa
bajo para eliminar las frecuencias espurias producidas por el DAC.
El filtro, es un pasa bajos tipo elptico con una frecuencia de corte en 63MHz
recomendando por el datasheet del AD9856.
7.13.1 Esquemtico.
7.13.2 Implementacin.
Pgina 93
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 94
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 95
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 96
Accietto, Decio
Gennaro, Marcos Nicols
7.14.1 Resultados.
Pgina 97
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 98
Accietto, Decio
Gennaro, Marcos Nicols
21
Read-only memory
TRABAJO FINAL DE GRADO.
Ing. en Telecomunicaciones Ing. Electrnica
Pgina 99
Accietto, Decio
Gennaro, Marcos Nicols
Captulo 8: Filtro
2.26GHz
Pgina 100
Accietto, Decio
Gennaro, Marcos Nicols
8.1 Introduccin
Se desarrollaron cuatro tipos de filtros utilizando micro- tiras, uno Edge Coupled (borde
acoplado), y los otros tres Open Loop Resonator ( Bucle abierto resonante).
El primero nombrado fue lo diseo el software AWR Microwave Office con una
herramienta que posee llamada iFilter . Esta herramienta permite cargar los
parmetros deseados en ala fabricacin del filtro, como el ancho de banda, frecuencia
central , entre otros.
Dentro de sus parmetros se configura tambin el tipo de PCB que se desee utilizar y
las caractersticas que posee.
Al usar un PCB estndar, se consideraron las caractersticas de las tipo FR-4 (al ser
las ms comunes en el mercado.)
Las caractersticas de FR-4 son las siguientes:
Height = 1,6mm
Thickness = 35um
Impedance = 50
Conductivity 5,88E+07
El nico dato faltante es la de Loss Tangent (tangente de prdida), lo que llevo a usar
un valor estimado de 0.005.
Pgina 101
Accietto, Decio
Gennaro, Marcos Nicols
8.2 iFilter
Pgina 102
Accietto, Decio
Gennaro, Marcos Nicols
Adems de los datos cargados de las caractersticas del PCB FR-4, los datos para
nuestro filtro fueron los siguientes:
Ripple = 0,5dB.
Frecuencia central = 2260MHz Con cual el filtro actuara para permitir 5MHz
en cada lado de esa frecuencia.
4 grados.
8.2.1 Esquemtico.
Con las especificaciones anteriores cargadas en el iFilter, se genera el siguiente filtro
pasa-banda edge coupled.
Pgina 103
Accietto, Decio
Gennaro, Marcos Nicols
8.2.2 Simulacin.
En la siguiente imagen se muestra como es la respuesta del filtro creado por el iFilter
con las especificaciones cargadas previamente.
Son pertenecientes al grafico los parmetros S11 y S21.
Pgina 104
Accietto, Decio
Gennaro, Marcos Nicols
8.2.3 Implementacin
Pgina 105
Accietto, Decio
Gennaro, Marcos Nicols
8.2.4 Resultados.
Las mediciones a travs de la funcin del analizador de espectro para barrer en
frecuencia y ver la respuesta, fue negativa.
No cumpli ninguna de las caractersticas establecidas, tampoco coincidiendo con la
simulacin anterior.
Como conclusin se opt por dejar no usar la herramienta iFilter para la creacin y
puesta en funcionamiento de filtros a ser construidos con micro-tiras. Para filtros a ser
realizados con elementos comunes (capacitores e inductores), la herramienta iFilter
presenta mucha precisin.
Pgina 106
Accietto, Decio
Gennaro, Marcos Nicols
Con el ancho determinado que debe ser la pista, (W= 2.872mm) se sigui con la
generacin del esquemtico.
8.3.1 Esquemtico.
La primera medida en el desarrollo del esquemtico es establecer el sustrato que ser
usado, indicando sus caractersticas.
Pgina 107
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 108
Accietto, Decio
Gennaro, Marcos Nicols
8.3.2 Simulacin.
Pgina 109
Accietto, Decio
Gennaro, Marcos Nicols
8.3.3 Implementacin.
8.3.4 Resultado.
En las mediciones del filtro, tampoco se encontr una respuesta favorable.
El mismo tenia haba aumentado su ancho de banda por sobre el doble de lo
establecido y se desplazo en frecuencia cerca de 1GHz para abajo, (sea muy
prximo a tener un frecuencia central de 1.26GHz).
Un descubrimiento muy importante durante las simulaciones fue que al cambiar el
valor de la tangente de prdida se genera en la respuesta del filtro un cambio abrupto,
no es as con los dems parmetros que tan slo puede variar algunos de megas en la
frecuencia central o modificar el ancho de banda.
Pgina 110
Accietto, Decio
Gennaro, Marcos Nicols
8.4.1 Esquemtico 2
Pgina 111
Accietto, Decio
Gennaro, Marcos Nicols
8.4.2 Simulacin.
Pgina 112
Accietto, Decio
Gennaro, Marcos Nicols
8.4.3 Implementacin.
Pgina 113
Accietto, Decio
Gennaro, Marcos Nicols
8.4.4 Resultado.
El resultado, al igual que los filtros anteriores, no fue satisfactorio.
Se aproxim a la frecuencia deseada, pero no lo suficiente. Genero tambin otro filtro
pasa banda centrada en 800KHz.
Height = 0.787mm.
Thickness = 70um.
Impedance = 50 .
Conductivity 5,5E+07.
Pgina 114
Accietto, Decio
Gennaro, Marcos Nicols
8.5.1 Esquemtico 3
Pgina 115
Accietto, Decio
Gennaro, Marcos Nicols
8.5.2 Simulacin
Las simulaciones con esta placa, y este tipo de filtro, no es lo ms ptimo. Realiza un
grafico aproximado a la necesidad, pero no lo ms satisfactorio.
As mismo, el programa, AWR Microwave Office, permite agregar optimizaciones a los
parmetros deseados. Esto fue utilizado y se logr lo siguiente.
Pgina 116
Accietto, Decio
Gennaro, Marcos Nicols
8.5.3 Implementacin.
Figura 93: Filter 2.26GHz Open Loop Resonator Roger 5870 Vista Superior
Figura 94: Filter 2.26GHz Open Loop Resonator Roger 5870 Vista inferior
Pgina 117
Accietto, Decio
Gennaro, Marcos Nicols
8.5.4 Resultado.
Las mediciones del filtro desarrollado en la placa ROGERS, fueron muy similares a las
simulaciones.
Mantuvo la frecuencia central en 2260MHz, pero como contra partida se agrando en
casi 10 veces el ancho de banda (entre 90MHz y 100MHz), presenta una diminucin
de 4dBm para la frecuencia central.
Como ltimo agregado, genera a dems una filtro pasa banda en 1.128GHz.
Pgina 118
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 119
Accietto, Decio
Gennaro, Marcos Nicols
Captulo 9: QPSK en
2.2GHz
Pgina 120
Accietto, Decio
Gennaro, Marcos Nicols
9.1 Introduccin
Con todos los bloques desarrollados y medidos, que son descriptos en el captulo N
1, se procedi a la conexin de los mismos con la finalidad de generar una seal
modulada en QPSK en 2.2GHz.
Se escribi un nuevo programa en lenguaje C para la placa multipropsito V2 con la
finalidad de que sta misma sea la encargada de programar todos los bloques
necesarios con la siguiente secuencia.
1. Enva la rfaga con los valores de datos necesarios para los registros del PLL,
enciende el led N1 indicando la finalizacin del envo.
2. Apaga el led N1, enciende el N2, enva la rfaga con los datos necesarios
para los registros del AD9856.
3. Apaga el led N1, enciende el N3 enviando por seis pines en paralelos, datos
aleatorios, pero con una secuencia especifica, simulando la informacin a ser
modulada. El led N3 queda encendido durante la placa multipropsito este
alimentada (o hasta ser reseteada).
Este programa, carece de reprogramacin automtica ante el desenganche del PLL
reseteo del AD9856.
Pgina 121
Accietto, Decio
Gennaro, Marcos Nicols
9.2 Mediciones.
A continuacin se muestran dos imgenes en comparacin del resultado de QPSK en
2.26GHz sin filtro pasa banda y con el mismo.
Pgina 122
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 123
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 124
Accietto, Decio
Gennaro, Marcos Nicols
Conclusin
Los resultados de este Trabajo Final de Grado permiten corroborar la validez de las
tcnicas de diseo planteadas en el desarrollo terico.
De esta manera, queda demostrado que es posible materializar circuitos
basndose en clculos tericos y utilizando un software especializado solo para la
simulacin y como herramienta para la fabricacin. Sin embargo la respuesta del filtro
pasa-banda de salida, no se asemeja a la simulacin por software.
El proceso de diseo se ve limitado a medida que aumenta la complejidad del
circuito debido a que los clculos requieren de mayor exactitud, siendo necesario
utilizar herramientas ms precisas provistas por software.
El conocimiento de las bases tericas para el diseo de un sistema es
fundamental al momento de reconocer problemas y plantear soluciones en las
etapas previas a la implementacin.
Pgina 125
Accietto, Decio
Gennaro, Marcos Nicols
Bibliografa
[1] William Stallings (2004). Comunicaciones y Redes de Computadoras.
Pearson 7a Edicin
[2] Pedro E. Danizo (2003). Sistema de Comunicaciones.
[3] Jouko Vankka. Direct Digital Synthesizers: Theory, Design and Applications
[4] Fujitsu Microelectronics (2002). Super PLL: Application guide.
[5] Analog Devices. Fundamentals of Phase Locked Loops (PLLs)
Pgina 126
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 127
Accietto, Decio
Gennaro, Marcos Nicols
APENDICE
Pgina 128
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 129
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 130
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 131
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 132
Accietto, Decio
Gennaro, Marcos Nicols
Figura 115: PCB Filtro Open Loop Resonator V2 2.26GHz Esquemtico N10
Figura 116: PCB Filtro Open Loop Resonator ROGERS 2.26GHz Esquemtico N11
Pgina 133
Accietto, Decio
Gennaro, Marcos Nicols
_XTAL_FREQ
LED1
LED2
LED3
CLOCK_PIN
DATA_PIN
LOAD_PIN
ZC_PIN
PS_PIN
10000000
RA2
RA3
RA4
RC7
RB0
RC4
RC6
RC5
=
=
=
=
=
=
0;
0;
0;
0;
0;
0;
// Configuracin de Puertos
//
// Puertos A, B y C como salida
//
//
//
PS_PIN = 1;
ZC_PIN = 1;
LED1 = 1;
__delay_ms(2000);
LED1 = 0;
// PS y ZC siempre en 'H'
i=0;
while(i<=18)
{
DATA_PIN = DATA1[i];
CLOCK_PIN = 1;
CLOCK_PIN = 0;
i = i + 1;
}
LOAD_PIN = 1;
LOAD_PIN = 0;
i = 0;
while(i<=18)
{
DATA_PIN = DATA2[i];
CLOCK_PIN = 1;
CLOCK_PIN = 0;
// Mando el dato
// Clock en alto (Leo el dato enviado)
// Clock en bajo
// Mando el dato
// Clock en alto (Leo el dato enviado)
// Clock en bajo
Pgina 134
Accietto, Decio
Gennaro, Marcos Nicols
i = i + 1;
}
LOAD_PIN = 1;
LOAD_PIN = 0;
LED2 = 1;
while(1);
}
Pgina 135
Accietto, Decio
Gennaro, Marcos Nicols
_XTAL_FREQ
LED_R
LED_A
LED_V
LE
DATA
CLOCK
10000000
RA2
RA3
RA4
RC4
RC5
RC6
// Pin 11 en PLL
// Pin 10 en PLL
// Pin 9 en PLL
// Configuracion de Puertos:
// Puerto A y C como salida
// Puerto B como salida, excepto RB0 (interrupcion)
Pgina 136
Accietto, Decio
Gennaro, Marcos Nicols
if(LOCK_LOST==1)
{
INTE = 0;
LOCK_LOST = 0;
LED_A = 1;
i=0;
while(i<=18)
{
DATA = DATA1[i];
CLOCK = 1;
CLOCK = 0;
i = i + 1;
}
LE = 1;
LE = 0;
i = 0;
while(i<=18)
{
DATA = DATA2[i];
CLOCK = 1;
CLOCK = 0;
i = i + 1;
}
// Mando el dato
// Clock en alto
// Clock en bajo
// Mando el dato
// Clock en alto
// Clock en bajo
LE = 1;
LE = 0;
__delay_ms(1000);
LED_A = 0;
INTE = 1;
}
}
}
Pgina 137
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 138
Accietto, Decio
Gennaro, Marcos Nicols
20000000
RC0
RC1
RC2
RC7
RC6
RC5
RC4
//
//
//
//
//
//
//
//
#define TXENABLE
RA0
// Pin 01 AD9856
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
MEMORIA
0x00;
0x01;
0x02;
0x03;
0x04;
0x05;
0x06;
0b00100001;
0b00000001;
0b00000000;
0b00000000;
0b00000000;
0b01100000;
0b11111100;
//
//
//
//
//
//
//
<7:0>
<15:8>
<23:16>
<31:24>
0b00000000;
0b00000001;
0b00000010;
0b00000111;
0b00001100;
0b00011101;
0b00111010;
0b00111011;
0b00110000;
0b00110101;
0b00100110;
0b00100111;
0b00001000;
0b00001001;
0b00011010;
0b00011111;
Pgina 139
Accietto, Decio
Gennaro, Marcos Nicols
void CLOCK(void);
void SYNC_IO(void);
int VECTORIZO(int entero, int i);
int BYTE[8] = {128,64,32,16,8,4,2,1};
void main()
{
int i;
ADCON1 = 0;
TRISA = 0;
PORTA = 0;
TRISC = 0;
PORTC = 0;
TRISB = 0;
PORTB= 0;
while(1)
{
TXENABLE = 0;
CS = 1;
LED_R = 1;
__delay_ms(2000);
LED_R = 0;
CS = 0;
// Desactiva la programacin
// Enciendo LED Rojo por 2
// Activa la programacin
///////////////////////////////////////
// Instruccin y Datos para Address 00h
///////////////////////////////////////
i = 0;
SYNC_IO();
while(i<8)
{
SDIO = VECTORIZO(address_00,i);
CLOCK();
i = i + 1;
}
i = 0;
while(i<8)
{
SDIO = VECTORIZO(data_00,i);
CLOCK();
i = i + 1;
}
i = 0;
///////////////////////////////////////
// Instruccion y Datos para Address 01h
///////////////////////////////////////
while(i<8)
{
SDIO = VECTORIZO(address_01,i);
CLOCK();
i = i + 1;
}
i = 0;
while(i<8)
{
SDIO = VECTORIZO(data_01,i); // Envio datos para Address 01h
CLOCK();
i = i + 1;
}
i = 0;
Pgina 140
Accietto, Decio
Gennaro, Marcos Nicols
///////////////////////////////////////
// Instruccion y Datos para Address 02h
///////////////////////////////////////
while(i<8)
{
SDIO = VECTORIZO(address_02,i);
CLOCK();
i = i + 1;
}
i = 0;
while(i<8)
{
SDIO = VECTORIZO(data_02,i);
CLOCK();
i = i + 1;
}
i = 0;
///////////////////////////////////////
// Instruccion y Datos para Address 03h
///////////////////////////////////////
while(i<8)
{
SDIO = VECTORIZO(address_03,i);
CLOCK();
i = i + 1;
}
i = 0;
while(i<8)
{
SDIO = VECTORIZO(data_03,i);
CLOCK();
i = i + 1;
}
i = 0;
///////////////////////////////////////
// Instruccion y Datos para Address 04h
///////////////////////////////////////
while(i<8)
{
SDIO = VECTORIZO(address_04,i);
CLOCK();
i = i + 1;
}
i = 0;
while(i<8)
{
SDIO = VECTORIZO(data_04,i);
CLOCK();
i = i + 1;
}
i = 0;
///////////////////////////////////////
// Instruccion y Datos para Address 05h
///////////////////////////////////////
while(i<8)
{
SDIO = VECTORIZO(address_05,i);
CLOCK();
Pgina 141
Accietto, Decio
Gennaro, Marcos Nicols
i = i + 1;
}
i = 0;
while(i<8)
{
SDIO = VECTORIZO(data_05,i);
CLOCK();
i = i + 1;
}
i = 0;
///////////////////////////////////////
// Instruccion y Datos para Address 06h
///////////////////////////////////////
while(i<8)
{
SDIO = VECTORIZO(address_06,i);
CLOCK();
i = i + 1;
}
i = 0;
while(i<8)
{
SDIO = VECTORIZO(data_06,i);
CLOCK();
i = i + 1;
}
i = 0;
/////////////////////////////////////
CS=1;
LED_V = 1;
__delay_ms(2000);
LED_V = 0;
// Desactivo la programacion
// Enciendo LED verde
////////////////////////////////////
// ENVIO DE DATOS I/Q
////////////////////////////////////
TXENABLE = 1;
LED_A = 1;
while(1)
{
PORTB = iq_00;
PORTB = iq_01;
PORTB = iq_02;
PORTB = iq_03;
PORTB = iq_04;
PORTB = iq_05;
PORTB = iq_06;
PORTB = iq_07;
PORTB = iq_08;
PORTB = iq_09;
PORTB = iq_10;
PORTB = iq_11;
PORTB = iq_12;
PORTB = iq_13;
PORTB = iq_14;
PORTB = iq_15;
}
}
}
Pgina 142
Accietto, Decio
Gennaro, Marcos Nicols
///////////////////
//FUNCION VECTORIZO
//Descompone al numero entero en sus bits uno a uno
int VECTORIZO(int entero, int i)
{
int bit_entero;
bit_entero = (int)(entero/BYTE[i]);
entero = entero - BYTE[i];
if(entero<0)
entero = entero + BYTE[i];
return bit_entero;
}
////////////////
//FUNCION CLOCK
//Envia un pulso de clock por SCLK cada vez que se llama
void CLOCK(void)
{
__delay_us(30);
SCLK = 1;
SCLK = 0;
}
///////////////////
//FUNCION SYNC I/O
//Da un pulso de clock por el pin SYNC
void SYNC_IO (void)
{
SYNC = 1;
SYNC = 0;
}
Pgina 143
Accietto, Decio
Gennaro, Marcos Nicols
Pgina 144
Accietto, Decio
Gennaro, Marcos Nicols
20000000
#define LED_A
#define LED_V
#define LED_R
RC0
RC1
RC2
// Pin 11
// Pin 12
// Pin 13
#define
#define
#define
#define
#define
RC4
RC5
RC6
RC7
RA0
//
//
//
//
//
RA3
RA2
RA1
SYNC
SCLK
SDIO
CS
TXENABLE
#define PLL_LE
#define PLL_DATA
#define PLL_CLOCK
AD9856
AD9856
AD9856
AD9856
AD9856
(Pin
(Pin
(Pin
(Pin
(Pin
41)
41)
40)
38)
01)
MEMORIA AD9856
0x00;
0x01;
0x02;
0x03;
0x04;
0x05;
0x06;
=
=
=
=
=
=
=
=
=
=
=
//
//
//
//
//
//
//
<7:0>
<15:8>
<23:16>
<31:24>
0b00000000;
0b00000001;
0b00000010;
0b00000111;
0b00001100;
0b00011101;
0b00111010;
0b00111011;
0b00110000;
0b00110101;
0b00100110;
Pgina 145
Accietto, Decio
Gennaro, Marcos Nicols
iq_11
iq_12
iq_13
iq_14
iq_15
=
=
=
=
=
0b00100111;
0b00001000;
0b00001001;
0b00011010;
0b00011111;
void CLOCK(void);
void SYNC_IO(void);
int VECTORIZO(int entero, int i);
int BYTE[8] = {128,64,32,16,8,4,2,1};
void main()
{
int i;
ADCON1 = 0;
PCFG3 = 0;
PCFG2 = 1;
PCFG1 = 1;
TRISA = 0;
PORTA = 0;
TRISC = 0;
PORTC = 0;
TRISB = 0;
PORTB= 0;
__delay_ms(1000);
LED_R = 1;
//**************************
//
// PROGRAMACION DE MB15E07SL
//
//**************************
i = 0;
while(i<=18)
{
PLL_DATA = VECTORIZO(pll_data1,i); // Mando el dato
PLL_CLOCK = 1;
// Clock en alto (Leo el dato enviado)
PLL_CLOCK = 0;
// Clock en bajo
i = i + 1;
}
PLL_LE = 1;
PLL_LE = 0;
i = 0;
while(i<=18)
{
PLL_DATA = VECTORIZO(pll_data2,i); // Mando el dato
PLL_CLOCK = 1;
// Clock en alto (Leo el dato enviado)
PLL_CLOCK = 0;
// Clock en bajo
i = i + 1;
}
PLL_LE = 1;
PLL_LE = 0;
i = 0;
__delay_ms(1000);
LED_V = 1;
//***********************
Pgina 146
Accietto, Decio
Gennaro, Marcos Nicols
//
// PROGRAMACION DE AD9856
//
//***********************
TXENABLE = 0;
CS = 1;
LED_R = 1;
__delay_ms(2000);
LED_R = 0;
CS = 0;
// Desactiva la programacin
// Enciendo LED Rojo por 2 antes de iniciar
// Activa la programacin
///////////////////////////////////////
// Instruccion y Datos para Address 00h
///////////////////////////////////////
i = 0;
SYNC_IO();
while(i<8)
{
SDIO = VECTORIZO(address_00,i);
CLOCK();
i = i + 1;
}
i = 0;
while(i<8)
{
SDIO = VECTORIZO(data_00,i);
CLOCK();
i = i + 1;
}
i = 0;
///////////////////////////////////////
// Instruccion y Datos para Address 01h
///////////////////////////////////////
while(i<8)
{
SDIO = VECTORIZO(address_01,i);
CLOCK();
i = i + 1;
}
i = 0;
while(i<8)
{
SDIO = VECTORIZO(data_01,i); // Envio datos para Address 01h
CLOCK();
i = i + 1;
}
i = 0;
///////////////////////////////////////
// Instruccion y Datos para Address 02h
///////////////////////////////////////
while(i<8)
{
SDIO = VECTORIZO(address_02,i);
CLOCK();
i = i + 1;
}
Pgina 147
Accietto, Decio
Gennaro, Marcos Nicols
i = 0;
while(i<8)
{
SDIO = VECTORIZO(data_02,i);
CLOCK();
i = i + 1;
}
i = 0;
///////////////////////////////////////
// Instruccion y Datos para Address 03h
///////////////////////////////////////
while(i<8)
{
SDIO = VECTORIZO(address_03,i);
CLOCK();
i = i + 1;
}
i = 0;
while(i<8)
{
SDIO = VECTORIZO(data_03,i);
CLOCK();
i = i + 1;
}
i = 0;
///////////////////////////////////////
// Instruccion y Datos para Address 04h
///////////////////////////////////////
while(i<8)
{
SDIO = VECTORIZO(address_04,i);
CLOCK();
i = i + 1;
}
i = 0;
while(i<8)
{
SDIO = VECTORIZO(data_04,i);
CLOCK();
i = i + 1;
}
i = 0;
///////////////////////////////////////
// Instruccion y Datos para Address 05h
///////////////////////////////////////
while(i<8)
{
SDIO = VECTORIZO(address_05,i);
CLOCK();
i = i + 1;
}
i = 0;
while(i<8)
{
SDIO = VECTORIZO(data_05,i);
CLOCK();
i = i + 1;
}
i = 0;
Pgina 148
Accietto, Decio
Gennaro, Marcos Nicols
///////////////////////////////////////
// Instruccion y Datos para Address 06h
///////////////////////////////////////
while(i<8)
{
SDIO = VECTORIZO(address_06,i);
CLOCK();
i = i + 1;
}
i = 0;
while(i<8)
{
SDIO = VECTORIZO(data_06,i);
CLOCK();
i = i + 1;
}
i = 0;
/////////////////////////////////////
CS=1;
// Desactivo la programacion
LED_V = 1;
// Enciendo LED verde al finalizar la
programacion__delay_ms(2000);
LED_V = 0;
////////////////////////////////////
// ENVIO DE DATOS I/Q
////////////////////////////////////
TXENABLE = 1;
LED_A = 1;
while(1)
{
PORTB
PORTB
PORTB
PORTB
PORTB
PORTB
PORTB
PORTB
PORTB
PORTB
PORTB
PORTB
PORTB
PORTB
PORTB
PORTB
}
}
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
=
iq_00;
iq_01;
iq_02;
iq_03;
iq_04;
iq_05;
iq_06;
iq_07;
iq_08;
iq_09;
iq_10;
iq_11;
iq_12;
iq_13;
iq_14;
iq_15;
////////////////////
//FUNCION VECTORIZO
//Descompone al nmero entero en sus bits uno a uno
int VECTORIZO(int entero, int i)
{
int bit_entero;
bit_entero = (int)(entero/BYTE[i]);
entero = entero - BYTE[i];
if(entero<0)
entero = entero + BYTE[i];
return bit_entero;
}
Pgina 149
Accietto, Decio
Gennaro, Marcos Nicols
///////////////////////
//FUNCION CLOCK (AD9856)
//Envia un pulso de clock por SCLK cada vez que se llama
void CLOCK(void)
{
__delay_us(30);
SCLK = 1;
SCLK = 0;
}
///////////////////////////
//FUNCION SYNC I/O (AD9856)
//Da un pulso de clock por el pin SYNC
void SYNC_IO (void)
{
SYNC = 1;
SYNC = 0;
}
Pgina 150