Académique Documents
Professionnel Documents
Culture Documents
FUNDAMENTO TERICO
En circuitos digitales, un sumador/restador es un circuito que es capaz de sumar o substraer
nmeros (particularmente en binario). A continuacin se muestra un circuito que suma o
resta dependiendo de una seal de control.
Objetos de datos SIGNAL: Los objetos de datos SIGNAL representan las seales lgicas,
o cables en un circuito. Hay tres lugares donde es posible declarar las seales en el cdigo
VHDL; en una declaracin de entity, en la seccin declarativa en una architecture y en la
seccin declarativa de un package. Una seal debe declararse con un tipo asociado como
sigue:
SIGNAL signal_name : type_name:
La variable type_name de SIGNAL determina los valores legales que la seal puede asumir
y sus usos licitos en el cdigo de VHDL. Pueden ser; BIT, BIT_VECTOR, STD_LOGIC,
STD_LOGIC_VECTOR..etc.
DESARROLLO:
Primeramente se armar un circuito restador, pero que tambin suma en funcin del valor
de un selector X. Lo anterior es debido a que como se menciona en el fundamento
terico, una resta se puede realizar como suma, simplemente complementando a 2 el
substraendo.
1) Creamos un nuevo proyecto en ISE Project Navigator, lo nombramos
SumaRestaVHDL, el mdulo principal ser de tipo HDL.
As
tambin
tenemos
el
uso
del
objeto de
datos signal
dentro
de la seccin
declarativa de
la
architecture. Dicho objeto define a Sum como un std_logic de 5 bits en virtud que son los
bits que se requieren a la salida proveniente de dos operandos de 4 bits.
Como puede verse un 0 se concatena (0 & A) con una seal A de 4 bits para dar un
resultado de 5 bits (4 para S y 1 para C4).
Simulando: