Universidad del Magdalena

La Autonoma y la Excelencia siempre lo primero

GUIA DE LABORATORIO #2
ELECTRONICA III Y LABORATORIO G3 20162

Descripcin:
Analizar y estudiar las diferentes configuraciones tpicas para circuitos
detectores de fase (PD) que conforman la configuracin clsica de los
sistemas PLL. El enfoque es principalmente digital dado que se
requiere de un tiempo de respuesta rpido y un resultado fiable.

Objetivos:
-

Conocer los circuitos detectores de fase recomendados para la

implementacin de sistemas PLL
Simular exitosamente cada uno de estos circuitos detectores de
fase
Implementar el detector de fase que le entregue el mejor
rendimiento o resultado
Elegir un circuito que se ajuste a sus posibilidades y al sistema
convertidor DC-AC que est diseando.
Argumentar acerca de esta prctica de laboratorio y la
experiencia adquirida.

Introduccin:
Los circuitos detectores de fase o comparadores pueden construirse bajo
circuitos anlogos o circuitos digitales, siento estos ltimos lo ms
implementados por su fiabilidad y rapidez de respuesta. Existen
configuraciones bsicas, tpicas y sencillas que pueden desarrollar sin
problemas esta labor. Recordemos que este primer bloque entregara una
salida que se tomara como dato para suministrarse a un oscilador
controlado por voltaje o en el caso particular del proyecto de fin de curso
de Electrnica III, busca modificar parmetros de la programacin digital
de un inversor DC AC que permita sincronizar una seal senoidal con
otra seal de referencia.

Como diseador debe simular e implementar el circuito que bajo su

criterio entregue los mejores resultados, siempre con una mirada
crtica en torno a obtener el mejor resultado y no el que funcione
primero. As mismo, si logran comprender de forma exitosa el
mecanismo planteado, es posible implementar por programacin este
primer bloque de circuito.

Electrnica III y Laboratorio G3 - 20162

Universidad del Magdalena

La Autonoma y la Excelencia siempre lo primero

1. Detector de fase sensible solo al comportamiento de la fase.

Simplemente entregara una salida proporcional a la diferencia
de fase de las dos seales, referencia y control, cuando la
diferencia de fase entre las dos es estable, se produce una
seal de voltaje constante. Cuando hay una diferencia de
frecuencia de las dos seales, produce una seal de voltaje
variable.
Recomendacin: como se trabajara con un enfoque digital se requiere
en primera instancia la digitalizacin de las seales, tanto la seal de
referencia como la seal de control, en este caso la seal de
110/120V 60Hz de la red del proveedor de energa y la seal
generada por su inversor. Se recomienda entonces hacer esta
digitalizacin a travs de un comparador tpico LM311 el cual le debe
entregar una seal digital entre 0 a 5V con la misma frecuencia de la
red.

En el pasado he usado este circuito con xito para convertir una seal
senoidal de 9V a una seal digital entre 0 y 4.6V como interfaz para un
microcontrolador, esta es solo una recomendacin, usted puede usar un
comparador que haga un trabajo similar.

Los pines 4 y 8 del LM311 conforman la alimentacin del circuito y

deben conectarse a tierra (GND) y voltaje positivo (VCC)
respectivamente.

Electrnica III y Laboratorio G3 - 20162

Universidad del Magdalena

La Autonoma y la Excelencia siempre lo primero

Circuito XOR: la OR exclusiva o XOR puede proveer de una forma

simple un til detector de fase para algunas aplicaciones (Poole)

El resultado a obtener es el siguiente:

2. Indique con una imagen sus seales digitalizadas y el resultado

obtenido a la salida de este primer circuito para el detector de
fase.

3
Electrnica III y Laboratorio G3 - 20162

Universidad del Magdalena

La Autonoma y la Excelencia siempre lo primero

3. Tambin es posible implementar detectores de fase s ensibles a

la fase y a la frecuencia. Para ello har uso de Flip-Flops JK y
tipo D para obtener la respuesta deseada.
El mas comn y ampliamente usado es el conformado por FF
tipo D, cuyo circuito se enunciara a continuacin.

La seal de salida que se espera obtener es similar al primer circuito

pero en este caso debe observar que es sensible a los parmetros,
fase y frecuencia.

4. Describa el funcionamiento de este detector de fase basado en

FF tipo D.

Las entradas de los Flip Flop D estn fijadas a un nivel alto, y las salidas
Q1 y Q2 son realimentadas a travs de la puerta NAND para dirigirse para
el CLEAR de ambos Flip Flop. Cuando la entrada que va adelantada
produce un flanco de subida la salida correspondiente a su biestable se
pone a nivel alto. Cuando ocurre que el flanco de otra seal de entrada, su
biestable coloca su salida a nivel alto y en ese intante de tiempo la
compuerta NAND se actualiza produciendo un CLEAR en los Flip Flop.
En los Flip Flip cuya entrada va adelantada se producen pulsos
proporcionales al desfase entre ambas entradas y en el otro se producen
errores.

4
Electrnica III y Laboratorio G3 - 20162

CONCLUSIONES:

Se puede concluir de esta prctica de laboratorio que mediante de circuitos

digitales podemos detectar la fase de una seal y comparar la diferencia de
fase entre dos seales, esta diferencia puede ser debido a una diferencia de
frecuencias o al desfase de una seal con respecto a la otra. El circuito con
la compuerta XOR solo era sensible a una diferencia de desfase
generndonos a la salida un pulso con periodo constante, en cambio el
circuito con los Flip Flop tipo D era sensible tanto a la diferencia de fase
con la de frecuencia generndonos pulsos de periodo variable.
Algunos de los inconvenientes que se nos presentaron en el desarrollo de
esta prctica fue que no poseamos la compuerta NOT y Flip Flop, para
desarrollar el inciso 3, nos vimos en la obligacin de simularlo y
comprender su funcionamiento por medio del simulador Multisim.

Detalles de la gua.
Temtica: comparadores de Fase - PLL
Electrnica 3 y Laboratorio - G3
Integrantes:
Nombre y Apellidos
Roger Mora Jimenez
Jose Campo Campo
Daimer Calero Dominguez

Cdigo
2012219051
2014119008

Preparado por,
Ing. Victor Jos Olivero Ortiz
Docente Programa de Ingeniera Electrnica