SDM2

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando
1. Circuitos Lgicos
1.1. Sistemas digitais
Um sistema um conjunto de partes que se inter relacionam funcionando como
um todo, reagem a estmulos externos e em funo destes geram sadas, pode-se
comparar um sistema a uma fabrica onde as entradas so a matria-prima e sobre a qual
dentro da fabrica realizamos operaes de modo a se obter produtos finais.
Podem-se ter sistemas analgicos, sistemas digitais e ainda sistemas que podem
ter partes analgicas e digitais sendo estes ltimos os mais habituais nos tempos que
correm, ir-se- focar apenas os sistemas digitais, contudo temos de ter a noo do que
um sistema analgico e um sistema digital de modo a se entender as diferenas entre
ambos.
Um sistema analgico um sistema em que tanto as entradas e as sadas so
sinais analgicos, por seu turno um sistema digital um sistema em que tanto as
entradas como as sadas so digitais.
1.2. Sinais analgicos e sinais digitais

Um sinal analgico um sinal que varia ao longo do tempo e que pode assumir
qualquer valor. Como por exemplo o sinal sada de um microfone, o qual transforma
as variaes de presso geradas quando falamos, ou uma onda gerada por um
alternador.
Um sinal digital por seu turno ao longo do tempo assume valores bem definidos,
como por exemplo o deslocar dos ponteiros de um relgio o qual assume sempre
valores bem definidos.
Figura 1 Sinais analgicos
Pagina | 9
Rogrio Monteiro
Figura 2 - Sinais digitais
1.3. Noo de abstrao digital

Os sistemas digitais funcionam a partir de tenses e correntes elctricas os quais
so sinais analgico, assim na maioria dos casos teremos de ignorar o comportamento
analgico dos sinais e interpretar como se se tratassem de apenas 0s e 1s.
Para que se possa considerar o que se referiu anteriormente tem de se associar
intervalos de valores analgicos e a estes fazer corresponder o valor de 0 e o valor de 1,
ao intervalo entre esses valores designa-se por margem de rudo.
Figura 3 - Intervalos de definio dos valores lgicos
1.4. Tipos de sistemas digitais

Temos dois tipos de sistemas digitais os sistemas sncronos e os sistemas
assncronos.
Os sistemas sncronos so sistemas em que os seus valores mudam em instantes
de tempo bem definidos.
Os sistemas assncronos so sistemas em que o seu valor pode mudar a qualquer
instante do tempo.
Pagina | 10
Rogrio Monteiro
1.5. Tipos de circuitos lgicos

Em termos de circuitos lgicos podemos distinguir dois tipos, os circuitos
combinatrios e os circuitos sequenciais.
Os circuitos combinatrios so circuitos em que os valores das suas sadas
dependem apenas do valor das suas entradas.
Os circuitos sequenciais por seu turno, as suas sadas dependem do valor das
suas entradas assim como da sequncia desses valores ou seja do estado anterior do
sistema.
Quanto sua aplicao os circuitos combinatrios servem para a
implementao os mais diversos dispositivos como: codificadores e descodificadores;
operadores matemticos; dispositivos de controlo; entre outros.
Os circuitos sequenciais por seu turno servem para implementar dispositivos
mais complexos tais como: contadores; registos de deslocamento; memorias; maquinas
de estados; entre outros.
1.6. Funes lgicas

Toda a varivel lgica em que o seu o seu valor depende de uma expresso
lgica formada por outras variveis lgicas relacionadas entre si por operadores lgicos
d-se o nome de funo lgica.
As variveis lgicas ou operandos esto associadas as entradas de um sistema
digital por seu turno a funo em si produz o resultado das operaes efetuadas e o qual
corresponde ao valor da sada de um sistema digital.
1.7. Formas de representao das funes lgicas

Existem quatro formas para representar funes lgicas, as quais so:
Funo algbrica;
Tabela de verdade;
Circuito eltrico;
Portas lgicas (logigrama).
A ttulo de exemplo ir-se- considerar uma funo lgica e representa-la nas trs
primeiras formas referidas deixando a ltima forma para se discutir em momento
oportuno.
A funo lgica na sua forma algbrica ser:
Pagina | 11
Rogrio Monteiro
, ,

Equao 1
Representando esta sob a forma de um circuito eltrico considerando-se que

interruptores so as variveis lgicas e o seu resultado da funo lgica dado pela
entrada em funcionamento de um aparelho neste caso uma lmpada podemos
representar a funo lgica pelo circuito eltrico representado na figura 4.
Figura 4 - Circuito eltrico correspondente equao 1
De modo a se representar a funo lgica atravs de uma tabela de verdade tem

de se saber o que esta e como se constri, assim para uma determinada funo lgica
S(a,b,c,...,n) a tabela de verdade ser um quadro formado por tantas colunas, quantas as
variveis binrias independentes da funo e uma coluna para representar a varivel
dependente, ou seja, o resultado da funo.
Quanto ao numero de linhas da tabela de verdade elas tero de ser tantas quanto
as combinaes de zeros e uns para as variveis independentes assim tem-se que o
numero de linhas ser 2N em que N o numero de variveis independentes.
Para se representar a funo da equao 1 tem-se assim uma tabela com 4
colunas e 23 linhas, isto , 8 linhas como se pode ver na tabela 1.
Tabela 1- Tabela de verdade da equao 1
a b c S(a,b,c)
0 0 0
0
0 0 1
0
0 1 0
0
0 1 1
1
1 0 0
1
1 0 1
1
1 1 0
1
1 1 1
1
1.8. Funes lgicas bsicas

Tm-se quatro funes lgicas bsicas e a partir das quais se podem construir
todas as outras. Estas funes bsicas como se ir ver mais adiante representam as
portas lgicas bsicas as quais esto disponveis no mercado na forma de circuito
integrado e a partir destas podemos construir qualquer tipo de circuito digital.
Pagina | 12
Rogrio Monteiro
1.8.1. Igualdade lgica =

Forma algbrica:

(Equao 2)
Tabela de verdade:
A
0
1
S(a)
0
1
Circuito eltrico:
1.8.2. Negao lgica no , NOT

Forma algbrica:

(Equao 3)
Tabela de verdade:
A
0
1
S(a)
1
0
Circuito eltrico:
1.8.3. Soma lgica, OU, OR

Forma algbrica:

(Equao 4)
Tabela de verdade:
a
0
0
1
1
b
0
1
0
1
S(a)
0
1
1
1
Pagina | 13
Rogrio Monteiro
Circuito eltrico:
1.8.4. Multiplicao lgica, E, AND

Forma algbrica:

(Equao 5)
Tabela de verdade:
a
0
0
1
1
b
0
1
0
1
S(a)
0
0
0
1
Circuito eltrico:
1.9. Funes lgicas derivadas

Para alm das funes lgicas bsicas ainda se tem outras derivadas que so
bastante importantes as quis se iro expor de seguida:
1.9.1. NOE, NAND
Forma algbrica:

(Equao 6)
Tabela de verdade:
a
0
0
1
1
b
0
1
0
1
S(a)
1
0
0
0
Pagina | 14
Rogrio Monteiro
1.9.2. NOOU, NOR

Forma algbrica:

(Equao 7)
Tabela de verdade:
a
0
0
1
1
b
0
1
0
1
S(a)
1
1
1
0
1.9.3. OU exclusivo, EXOR

Forma algbrica:

(Equao 8)
Tabela de verdade:
a
0
0
1
1
B
0
1
0
1
S(a)
0
1
1
0
1.9.4. Negao do ou exclusivo, EXNOR

Forma algbrica:

(Equao 9)
Tabela de verdade:
a
0
0
1
1
b
0
1
0
1
S(a)
1
0
0
1
1.10. Formas cannicas de funes lgicas

Tem-se duas formas cannicas de funes lgicas.
A primeira forma cannica corresponde soma dos produtos onde a funo tem
valor lgico de um e em que aparecem todas as variveis independentes, sendo esses
produtos designados por parcelas ou minitermos. A equao 10 est escrita na
primeira forma cannica para uma funo de trs variveis independentes (entradas).
A segunda forma cannica corresponde aos produtos das somas onde a funo
tem valor lgico de zero e em que aparecem todas as variveis independentes, sendo
essas somas designadas por factores ou Maxitermos. A equao 11 est escrita na
segunda forma cannica para uma funo de trs variveis independentes (entradas).
Pagina | 15
Rogrio Monteiro
A aplicao prtica da utilizao das formas cannicas para que a partir de

uma tabela de verdade se chegue funo lgica.
Para a obteno da equao 10 tem-se que somar todos os minitermos onde a
funo tem valor lgico 1. Para tal tome-se como base a tabela 2 que corresponde
tabela de verdade de uma funo lgica e em que na penltima coluna se representam os
minitermos. Note-se que na tabela quando uma varivel independente tem o valor
lgico de 1 no minitermo aparece a prpria varivel independente e quando ela 0 esta
aparece negada no minitermo.
Para a obteno da equao 11 tem-se que multiplicar todos os Maxitermos
onde a funo tem valor lgico 0. Para tal tome-se como base a tabela 3 que
corresponde tabela de verdade da funo lgica anterior e em que na penltima coluna
se representam os Maxitermos. Note-se que na tabela quando uma varivel
independente tem o valor lgico de 0 no Maxitermo aparece a prpria varivel
independente e quando ela 1 esta aparece negada no Maxitermo.
a
0
0
0
0
1
1
1
1
b
0
0
1
1
0
0
1
1
Tabela 2 - Tabela de verdade da funo F(a,b,c) e minitermos

c
F(a,b,c)
minitermo
0
1

1
0

0
1

1
0

0
0

1
1

0
0

1
1

smbolo
m0
m1
m2
m3
m4
m5
m6
m7
Somando-se os minitermos, onde a funo tem o valor lgico de 1 obtm-se

funo na primeira forma cannica:
!, , "#0, #2, #5, #7
!, ,

a
0
0
0
0
1
1
1
1
b
0
0
1
1
0
0
1
1
(Equao 10)
Tabela 3- Tabela de verdade da funo F(a,b,c) e maxitermos

c
F(a,b,c)
Maxitermo
0
1

1
0

0
1

1
0

0
0

1
1

0
0

1
1

smbolo
M0
M1
M2
M3
M4
M5
M6
M7
Multiplicando os maxitermos, onde a funo tem o valor lgico de 0 obtm-se a

funo na segunda forma cannica:
Pagina | 16
Rogrio Monteiro
!, , )*1, *3, *4, *6

!, ,

.

/

(Equao 11)
1.11. Postulados da lgebra de Boole

Postulado 1
A soma lgica de uma varivel com 1 igual a 1, ou seja:

11
(Equao 12)
Postulado 2
A soma lgica de uma varivel com 0 igual ao valor da varivel, ou seja:

0
(Equao 13)
Postulado 3
O produto lgico de uma varivel por 1 igual ao valor da varivel, ou seja:
1
(Equao 14)
Postulado 4
O produto lgico de uma varivel pr 0 igual a 0, ou seja:
00
(Equao 15)
Postulado 5
A soma lgica de duas variveis iguais equivale ao valor dessa varivel, ou seja:

(Equao 16)
Postulado 6
A multiplicao lgica de duas variveis iguais equivale ao valor dessa varivel,
ou seja:

(Equao 17)
Postulado 7
A soma lgica de uma varivel com a negao da mesma varivel igual a 1, ou
seja:

1
(Equao 18)
Pagina | 17
Rogrio Monteiro
Postulado 8
O produto lgico de uma varivel pela negao da mesma varivel igual a 0,
ou seja:
0
(Equao 19)
Postulado 9
Se uma varivel binria negada duas vezes esta no varia, ou seja:
0
(Equao 20)
Este postulado vlido para qualquer nmero par de negaes.

Postulado 10
Se os dois membros de uma igualdade forem negados, esta no sofre qualquer
alterao, ou seja:

(Equao 21)

(Equao 22)
1.12. Propriedades da lgebra de Boole

Propriedade comutativa

(Equao 23)

(Equao 24)
Propriedade associativa

(Equao 25)

(Equao 26)
Propriedade distributiva

(Equao 27)

(Equao 28)
1.13. Teoremas da lgebra de Boole

Teorema 1 (Lei da absoro)
Primeira regra da absoro

(Equao 29)

(Equao 30)
Pagina | 18
Rogrio Monteiro
Segunda regra da absoro

(Equao 31)

(Equao 32)
Terceira regra da absoro

.
/
(Equao 33)

. /
(Equao 34)
Teorema 2 (Leis de DeMorgan ou Princpio da dualidade)

(Equao 35)

(Equao 36)
1.14. Simplificao de funes pelo mtodo algbrico

A simplificao de funes pelo mtodo algbrico um processo heurstico onde
se procuram detetar partes da expresso que sejam simplificadas por aplicao dos
teoremas, postulados e propriedades, resultando em expresses equivalentes. O
processo repete-se at que j no existam sub expresses passveis de se simplificarem,
no existindo, no entanto, garantia de que a expresso obtida esteja realmente
minimizada.
De modo a se perceber todo este processo ira-se de seguida explicar como se
chega funo simplificada.
1.14.1. Exemplo 1
Simplificao da expresso 23
4
Aplicando a propriedade distributiva obtm-se:
223
24
Pelo postulado 6 obtm-se:
23
24
Pondo A em evidncia teremos a expresso simplificada:
23
4
1.14.2. Exemplo 2
23
23
Pagina | 19
Rogrio Monteiro
Para simplificar esta expresso ira-se usar trs modos distintos que se passam a
descrever.
Mtodo 1
Pondo-se 3 em evidencia tem-se que:
23
3 2
2
Como2
2 1 obtm-se:
23
3
Pelo teorema 1 ir-se- obter a expresso simplificada:
2
3
Mtodo 2
Pondo-se 2 em evidencia tem-se que:
23
3
3 2
Como 3
3 1 obtm-se:
2
23
Pelo teorema 1 ir-se- obter a expresso simplificada:
2
3
Mtodo 3
Atendendo ao postulado 5 podemos somar expresso o seguinte termo 23
tomando a expresso a seguinte forma:
23
23
23
23
Pondo A e B em evidncia obtm-se:
23
3
3 2
2
Como 2
2 1 e 3
3 1 obtm-se
2
3
1.14.3. Exemplo 3
23 4
23
23
232
Atendendo a que AA = A e que 232 0 obtm-se:
Pagina | 20
Rogrio Monteiro
234
23 4
23
23
0
Pondo A e 2 em evidencia obtm-se:
234
3 4
23
3
Como 3
3 1 tem-se que:
234
3 4
2
Considerando que 34
3 4 5 tem-se:
25
2
Pelo teorema 1 ir-se- obtm-se:
5
2
Substituindo X pelo seu valor tem-se a expresso simplificada:
34
3 4
2
1.14.4. Exemplo 4

323

Aplicando as leis de DeMorgan da equao 36 tem-se:

323

223
Como 2 2 tem-se:

323

223
Obtm-se:
Pondo em evidncia 23

2
323
tem-se:
Aplicando as lei de DeMorgan da equao 36 a 23
2
32
3
Aplicando a propriedade distributiva tem-se:
22
32
32
33
Como 22 0 e 33 0
Tem-se a expresso simplificada:
32
32
Pagina | 21
Rogrio Monteiro
1.15. Simplificao de funes por mapas de Karnaugh

Um mapa de Karnaugh uma matriz com 2N clulas, onde N o nmero de
variveis do problema e onde cada clula est associada a um mintermo. Para trs
variveis, por exemplo, o mapa de Karnaugh um conjunto de 8 clulas, j que existem
8 mintermos associados. As clulas do mapa de Karnaugh so dispostas de forma a que
de clula para clula apenas varie o valor uma varivel.
O intuito dos mapas de Karnaugh de se passar de uma tabela de verdade e por
meio de uma correta associao de uns ou zeros se chegar funo logica simplificada.
O mtodo de simplificao por mapas de Karnaugh um processo simples de
simplificao de funes at 4 variaveis, a partir deste nmero torna-se complicado.
Existindo o mtodo tabular de Quine-McCluskey mais moroso que a simplificao por
mapas de Karnaugh. Quando o nmero de variveis superior a 4 se torna um mtodo
mais simples para simplificao de funes logicas.
1.15.1. Construo do mapa de Karnaugh para 2, 3 e 4 variveis
Para se construir o mapa de Karnaugh para duas variveis tem-se um mapa de
karnaugh com tantas quadriculas quantos os minitermos possveis para uma situao de
duas variveis ou seja 22 (4) quadriculas, a cada quadricula ira corresponder um
minitermo e devendo de quadricula para quadricula apenas variar o valor de uma
varivel. Na tabela 4 apresentam-se todos os minitermos para uma situao de duas
variveis e a tabela 5 corresponde ao mapa de karnaugh para duas variveis.
A
0
0
1
1
Tabela 4 - minitermos para duas variveis

B
0
1
0
1
minitermo
8

7
8
7

78
78
Tabela 5- Mapa de karnaugh para duas variveis

A
B
0
1
8

7
8
7

78
78
Para se construir o mapa de Karnaugh para trs variveis tem-se um mapa de

trs variveis ou seja 23 (8) quadriculas, a cada quadricula ira corresponder um
Pagina | 22
Rogrio Monteiro
varivel. Na tabela 6 apresentam-se todos os minitermos para uma situao de trs

Tabela 6 minitermos para trs variveis
B
C
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
A
0
0
0
0
1
1
1
1
minitermo

8
9
7
8
9
7

89
7
89
7

9
78

789

789
789
Tabela 7 Mapa de karnaugh para trs variveis

AB
C
0
1
00
01
11
10

8
9
7

789

89
7

789

789
789

9
78

789
Para se construir o mapa de Karnaugh para quatro variveis tem-se um mapa de

quatro variveis ou seja 24 (16) quadriculas, a cada quadricula ira corresponder um
varivel. Na tabela 8 apresentam-se todos os minitermos para uma situao de quatro
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
Tabela 8 minitermos para quatro variveis

C
D
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
minitermos
:
8
9

7
:
8
9
7
8
;:

7
8
;:
7
:
<9

7

7<9:
<;:

7
<;:
7
:
9

=8
:
9
=8
;:

=8

=8;:
:

=<9
:
=<9

=<;:
=<;:
Pagina | 23
Rogrio Monteiro
Tabela 9 - Mapa de karnaugh para quatro variveis

AB
CD
00
01
11
10
00
01
11
10
:
8
9

7
:
8
9
7
8
;:
7

;:

78
:
<9

7
:
<9
7
<;:
7
<;:

7
:

=<9
:
=<9
=<;:

=<;:
:
9

=8
:
9
=8
;:
=8
;:

=8
1.16. Simplificao por associao de uns

A partir de uma tabela de verdade colocam-se no mapa os uns e os zeros
correspondentes aos minitermos onde a funo um e zero respectivamente,
posteriormente ter que de ler o mapa seguindo os seguintes passos:
1. Todos 1 devem ser lidos pelo menos uma vez.
2. Grupos de 1 em potncia de 2, e retangulares formam uma leitura.
3. O grupo deve ser o maior possvel.
4. Deve-se ter o menor nmero possvel de leituras.
5. A leitura corresponde s variveis que se mantiverem constantes.
6. A leitura deve-se iniciar pelos 1 mais isolados.
7. Os 1 com mais de uma opo de leitura so deixados para o final.
Para que se entenda melhor apresenta-se de seguida alguns exemplos de
simplificao atravs dos mapas de karnaugh.
1.16.1.1. Exemplo 1
Sendo a funo expressa pela seguinte tabela de verdade:
A
0
0
1
1
B
0
1
0
1
F
0
0
1
1
O mapa correspondente ser o seguinte:

A
B
0
1
0
0
1
1
0
0
1
1
minitermo
8

7
8
7

78
78
Associando-se os uns:
A
B
0
1
Verifica-se que no grupo a varivel que no varia A assim tem-se que:

!2
Pagina | 24
Rogrio Monteiro
1.16.1.2. Exemplo 2
A
0
0
1
1
B
0
1
0
1
F
1
0
1
1
minitermo
8

7
8
7

78
78

A
B
0
1
1
0
1
1
1
0
11
1
A
B
0
1
Verifica-se que no grupo amarelo a varivel que no varia o A e no grupo

verde o 3, assim tem-se que:
! 2
3
1.16.1.3. Exemplo 3
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
F
1
1
0
0
1
1
0
1
minitermo

8
9
7
8
9
7

89
7
89
7

9
78
9
78

789
789

AB
C
0
1
00
01
11
10
1
1
0
0
0
1
1
1
Pagina | 25
Rogrio Monteiro
AB
C
0
1
00
01
11
10
1
1
0
0
0
1
1
11
Verifica-se que no grupo amarelo a varivel que no variam as variveis A e C e

no grupo verde a varivel 3 no varia, assim tem-se que:
! 24
3
1.16.1.4. Exemplo 4
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
1
1
0
0
1
1
1
1
minitermo

8
9
7
8
9
7

89
7
89
7

9
78
9
78

789
789

AB
C
0
1
00
01
11
10
1
1
0
0
1
1
1
1
Associando-se os uns (o mapa deve de ser visto como um circulo):

AB
C
0
1
00
01
11
10
1
1
0
0
1
1
11
11
Verifica-se que:
a) No grupo amarelo a varivel que no varia a varivel A;
b) No grupo verde a varivel a varivel que no varia a varivel 3.
Assim tem-se que:
! 2
3
Pagina | 26
Rogrio Monteiro
1.16.1.1. Exemplo 5
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
1
0
1
0
0
1
0
1
minitermo

8
9
7
8
9
7

89
7
89
7

9
78
9
78

789
789

AB
C
0
1
00
01
11
10
1
0
1
0
0
1
0
1
00
01
11
10
1
0
1
0
0
1
0
1
AB
C
0
1
Verifica-se que:
a) No grupo amarelo as variveis que no variam so A e C;
b) No grupo verde as variveis que no variam so 2 e 4 .
Assim tem-se que:
! 24
24
1.16.1.1. Exemplo 6
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
0
1
0
0
1
1
1
minitermo

8
9
7
8
9
7

89
7
89
7

9
78
9
78

789
789

AB
C
0
1
00
01
11
10

8
9
7

789
1
89
7
1
1

9
78
1
Pagina | 27
Rogrio Monteiro
AB
C
0
1
Verifica-se que:
00
01

8
9
7
8
9
7
1
89
7
11
11
11
10

9
78
1
a) No grupo amarelo as variveis que no variam so B e 4 ;
b) No grupo verde as variveis que no variam so A e B 2 e 4 ;

c) No grupo vermelho as variveis que no variam so A e C.
Assim tem-se que:
! 34
23
24
Neste caso, o grupo vermelho AB uma leitura indevida e corresponde ao termo
redundante (fantasma) e sendo assim teremos que:
! 34
24
1.16.1.2. Exemplo 7
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
F
1
0
1
0
0
0
0
0
1
1
1
1
1
1
0
0
minitermos
:
8
9

7
:
8
9
7
8
;:

7
8
;:
7
:
<9

7
:
<9
7
<;:

7
<;:
7
:
9

=8
:
9
=8
;:

=8
;:
=8
:

=<9

=<9:

=<;:
=<;:

AB
CD
00
01
11
10
00
01
11
10
1
0
0
1
0
1
0
0
1
1
0
0
1
1
1
1
Pagina | 28
Rogrio Monteiro
AB
CD
00
01
11
10
00
01
11
10
1
0
0
1
0
1
0
0
1
11
0
0
111
11
1
11
Verifica-se que:
a) No grupo cinzento as variveis que no variam so B e 4 e D;
b) No grupo amarelo as variveis que no variam so A e 3;

c) No grupo verde as variveis que no variam so A e 4 ;
.
d) No grupo vermelho as variveis que no variam so 3 e >
Assim tem-se que:

! 34 >
23
24
3 >
Podendo ainda tomar a forma seguinte:

! 34 >
23
4
3 >
1.16.1.3. Exemplo 8
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
F
0
0
1
1
1
1
0
0
0
0
1
1
0
1
0
1
minitermos
:
8
9

7
:
8
9
7
8
;:

7
8
;:
7
:
<9

7

7<9:
<;:

7
<;:
7
:
9

=8
:
9
=8
;:

=8

=8;:
:

=<9
:
=<9

=<;:
=<;:

AB
CD
00
01
11
10
00
01
11
10
0
0
1
1
1
1
0
0
0
1
1
0
0
0
1
1
Pagina | 29
Rogrio Monteiro
AB
CD
00
01
11
10
00
01
11
10
0
0
1
1
1
11
0
0
0
1
1
0
0
0
11
1
Sendo esta forma incorreta uma vez que no respeita os pontos 5 e 6 assim
teremos os grupos seguintes:
AB
CD
00
01
11
10
00
01
11
10
0
0
1
1
1
1
0
0
0
1
1
0
0
0
1
1
E verifica-se que:
a) No grupo amarelo as variveis que no variam so 2 ,B e 4 ;
b) No grupo verde as variveis que no variam so A, B e D;
c) No grupo vermelho as variveis que no variam so 3 e C.
Assim tem-se que:
! 234
23>
3 4
Pode-se ainda por o B em evidncia e assim tem-se:
! 324
2>
3 4
1.16.2. Simplificao por associao de zeros
Para se simplificar as funes atravs da associao de zeros, as regras so as
mesmas que, a aplicada para a associao de uns contudo, a funo poder ser extrada
de dois modos:
1) Ler os minitermos e obter a funo negada ou seja ! ;
2) Ler os Maxitermos e obter a funo F.
De seguida apresenta-se um exemplo de como efetuar a simplificao usando os
dois procedimentos referidos.
Pagina | 30
Rogrio Monteiro

A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
F
1
1
0
1
1
1
0
0
minitermo

8
9
7
8
9
7

89
7
89
7

9
78
9
78

789
789

AB
C
0
1
00
01
11
10
1
1
0
1
0
0
1
1
00
01
11
10
1
1
0
1
00
0
1
1
Associando-se os zeros:
AB
C
0
1
E verifica-se que:
a) No grupo amarelo as variveis que no variam so A e B;
b) No grupo verde as variveis que no variam so B e 4 ;
Utilizando-se os minitermos tem-se:
! 23
34
Assim tem-se:

! 23
34
Utilizando os maxitermos tem-se:
! 2
3 3
4
1.17. Portas lgicas

Todas as funes lgicas bsicas referenciadas em 2.8 esto associadas a portas
lgicas bsicas as quais existem no mercado em forma de circuito integrado, para alem
das postas bsicas tambm existem circuitos integrados que implementam portas das
funes lgicas derivadas j referenciadas em 2.9.
Pagina | 31
Rogrio Monteiro
A cada uma das portas referidas est associado uma simbologia prpria e a qual
referenciada por trs normas a Americana, a Alem e a Europeia. De entre as trs a
mais utilizada a Americana.
Na tabela 10 apresenta-se a simbologia de todas as portas lgicas para as trs
normas.
Na figura 5 apresenta-se a ttulo de exemplo o circuito elaborado com portas
lgicas ou logigrama da funo:
! 5?
5@
C
BD
Figura 5 - Circuito lgico (logigrama) da funo A B
Porta Lgica
Americana
Tabela 10 - Smbolos de portas lgicas

Alem
Europeia
AND
OR
NOT
NAND
NOR
EXOR
EXNOR
Pagina | 32
Rogrio Monteiro
1.18. Circuitos integrados de portas lgicas e famlias lgicas

1.18.1. Escalas de integrao
A evoluo tecnolgica deu origem ao transstor e a partir dele se evoluiu para
os circuitos integrados, os quais tm diversas escalas de integrao e sendo essa escala
classificada em funo do nmero de portas lgicas que um determinado circuito
integrado tem, na tabela 11 apresenta-se os diversos nveis de integrao assim como o
nmero de portas lgicas de cada uma dessas escalas.
Acrnimo
SSI
MSI
LSI
VLSI
ULSI
GSI
Designao
Integrao em pequena escala
Integrao em media escala
Integrao em larga escala
Integrao em escala muito larga
Integrao em escala ultra larga
Integrao em escala giga
Tabela 11 - Nveis de integrao
Portas lgicas por CI

menor do que 12
12 a 99
100 a 9999
10000 a 99999
100000 a 999999
1000000 ou mais
1.18.2. Circuitos integrados

Um circuito integrado uma coleo de componentes fabricados em um nico
pedao de material semicondutor (normalmente o silcio), o qual vem encapsulado para
que se possa manusear convenientemente. A figura 6 mostra um circuito integrado
dentro de um encapsulamento do tipo DIP (Dual In-line Package), o mais comum em
integrados de portas lgicas, na figura 6 apresenta-se alguns tipos de encapsulamentos
que se podem encontrar.
Figura 6
Figura 7
Pagina | 33
Rogrio Monteiro
Todo o tipo de circuito integrado tem uma referncia, essa referncia obedece a
um standard para que se possa identificar facilmente que tipo de circuito integrado ,
independentemente do seu fabricante na figura 8 apresenta-se o modo de referenciaro
dos circuitos integrados.
Figura 8 Sistema de referncia de circuitos integrados de portas lgicas
1.18.3. Caractersticas eltricas definies

Os circuitos integrados de portas lgicas tm algumas caractersticas eltricas as
quais se deve dar especial ateno de seguida vai-se definir as caractersticas mais
importantes, ver o seu significado e quais so as exigncias de alimentao dos circuitos
integrados de modo a que eles tenham um bom desempenho entre outras caractersticas.
VIH(min) (Tenso Mnima de Entrada Correspondente ao Nvel Lgico Alto)
o valor de tenso necessrio para representar o nvel lgico 1 na entrada de um
circuito digital. Qualquer tenso abaixo de VIH no considerada como nvel lgico
ALTO por um circuito digital.
VIL(Max) (Tenso Mxima de Entrada Correspondente ao Nvel Lgico
Baixo) o valor de tenso necessrio para representar o nvel lgico 0 na entrada de
um circuito digital. Qualquer tenso acima de VIL no considerada como nvel lgico
BAIXO por um circuito digital.
VOH(min) (Tenso Mnima de Sada Correspondente ao Nvel Lgico Alto)
o valor de tenso necessrio para representar o nvel lgico 1 na sada de um circuito
digital.
VOL(Max) (Tenso Mxima de Sada Correspondente ao Nvel Lgico Baixo)
o valor de tenso necessrio para representar o nvel lgico 0 na sada de um
circuito digital.
Pagina | 34
Rogrio Monteiro
IIH (Corrente de Entrada Correspondente ao Nvel Lgico Alto) Valor da

corrente que circula na entrada de um circuito digital, quando um nvel lgico ALTO
aplicado em tal entrada.
IIL Corrente de Entrada Correspondente ao Nvel Lgico Baixo: Valor da
corrente que circula na entrada de um circuito digital, quando um nvel lgico BAIXO
aplicado em tal entrada.
IOH Corrente de Sada Correspondente ao Nvel Lgico Alto: Valor da
corrente que circula na sada de um circuito digital, quando um nvel lgico ALTO
gerado em tal circuito, respeitadas as limitaes para carregamento da sada.
IOL (Corrente de Sada Correspondente ao Nvel Lgico Baixo) Valor da
corrente que circula na sada de um circuito digital, quando um nvel lgico BAIXO
gerado em tal circuito, respeitadas as limitaes para carregamento da sada.
VCC (Tenso de alimentao) o valor estipulado para a alimentao do
circuito integrado.
ICCH Corrente absorvida pelo circuito integrado a quando as suas sadas esto
com o nvel lgico Alto (1).
ICCL Corrente absorvida pelo circuito integrado a quando as suas sadas esto
com o nvel lgico Baixo (0).
ICC(media) Corrente mdia consumida a qual dada por:
EFFGHIJK
LMMN OLMMP
Q
(Equao 37)
Figura 9 Circuitos correspondentes para determinao do ICCH e ICCL.
1.18.3.1. Fan-Out
Em geral, a sada de um circuito lgico projectada para alimentar vrias
entradas de outros circuitos lgicos. O fan-out, tambm chamado de factor de carga,
definido como o nmero mximo de entradas de circuitos lgicos que uma sada pode
alimentar de forma confivel. Por exemplo, uma porta lgica com fan-out de 10 pode
alimentar at 10 entradas lgicas padro. Se tal nmero no for respeitado, os nveis de
Pagina | 35
Rogrio Monteiro
tenso na sada do circuito podero no respeitar as especificaes. Para se determinar

quantas entradas se podem ligar a uma sada quando a sada esta a 1 ou a 0 precisamos
de calcular o fan-out (ALTO) e o fan-out (BAIXO) respetivamente para tal tm-se as
seguintes expresses:
fan T outALTO
Z[\]^
(Equao 38)
fan T outBAIXO
Z[b]^
(Equao 39)
ZZ\]^
ZZb]^
1.18.3.2. Atraso de Propagao

Um sinal lgico sofre sempre um atraso na passagem atravs de um circuito. Os
dois tempos correspondentes aos atrasos de propagao so definidos como:
tPLH tempo de atraso correspondente passagem do nvel lgico 0 para

o nvel lgico 1
tPHL tempo de atraso correspondente passagem do nvel lgico 1 para

o nvel lgico 0.
Normalmente, tPLH e tPHL possuem valores distintos e que variando em funo

das condies de carga a que o circuito est submetido. Tais valores so usados para
comparar as velocidades de operao dos circuitos lgicos. Por exemplo, um circuito
com atraso de propagao de 10 ns mais rpido que um circuito com atraso de
propagao de 20 ns.
Figura 10 Tempos de atraso de uma porta NOT
1.18.3.3. Exigncias para a Alimentao

Todos os circuitos integrados precisam que lhes seja fornecida uma determinada
potncia para funcionarem corretamente.
A potncia que um circuito integrado necessita para funcionar corretamente
determinada pelas necessidades de alimentao do circuito integrado e sendo esta
Pagina | 36
Rogrio Monteiro
calculada pela multiplicao da tenso nominal (VCC) do circuito integrado pela

corrente media (ICC(med) do mesmo.
1.18.3.4. Produto Velocidade-Potncia
As famlias de circuitos digitais tm como caractersticas marcantes a sua
velocidade de operao e a potncia consumida. Quando se projeta tais circuitos tentase que estes tenham um atraso de propagao baixo, ou seja, alta velocidade de
operao e valores baixos de potncia dissipada.
Como se vai ver em 2.18.4 as diversas famlias lgicas e suas subfamlias tm
uma grande gama de velocidades e potncias consumidas. Um meio comum de medir e
comparar a performance global de uma famlia de circuitos integrados atravs do
produto velocidade-potncia (speed-power), obtido atravs da multiplicao do atraso
de propagao pela potncia dissipada. Como evidente, quanto mais baixo for esse
valor melhor ser o desempenho global da famlia. Os projetistas de circuitos esto a
tentar constantemente reduzir o speed-power custa do aumento da velocidade dos
circuitos integrados atravs da reduo dos atrasos de propagao e da diminuio da
potncia dissipada.
1.18.3.5. Imunidade ao Rudo
Normalmente um circuito integrado est sujeito a picos de corrente e a campos
eletromagnticos que podem induzir tenses nas ligaes entre circuitos lgicos. Tais
sinais, indesejados e espordicos designados por rudo, podem ter como resultado uma
queda de tenso na entrada num circuito lgico (valor abaixo de VIH) ou o aumento de
tenso acima de VIL, o que causaria considervel alterao na operao de tal circuito.
A imunidade ao rudo de um determinado circuito lgico refere-se capacidade
que um circuito tem para tolerar tenses geradas por rudo nas suas entradas, sem alterar
o seu funcionamento. A quantidade medida de imunidade ao rudo denominada
margem de rudo.
A figura 11 representando as faixas de tenso de sada que podem ocorrer na
sada de um circuito lgico. Qualquer tenso maior do que VOH considerada como
representado o nvel lgico 1, e qualquer tenso abaixo de VOL considerada como
nvel lgico 0. Tenses situadas na faixa de indeterminao no devem, em condies
normais de operao, aparecer na sada de circuitos lgicos.
Pagina | 37
Rogrio Monteiro
A figura 11 mostra os nveis de tenso na entrada e representa as caractersticas

das tenses aplicadas nas entradas dos circuitos lgicos. Tais circuitos respondero a
qualquer nvel de entrada superior a VIH, assumindo o nvel lgico 1, e a qualquer
tenso menor que VIL assumindo o nvel lgico 0. Tenses situadas na faixa de
incerteza, produziro resultados imprevisveis, devendo ser evitadas.
A margem de rudo para o nvel ALTO, VNH, definida como:
cde cfe T cLe (Equao 40)
A margem de rudo para o nvel BAIXO, VIL, definida como:
cdg cLg T cfg (Equao 41)
Figura 11- Margem de rudo
1.18.4. Famlias lgicas

Os circuitos integrados de portas lgicas agrupam-se em famlias, isto , em
circuitos integrados em que os componentes para o seu fabrico so idnticos, por sua
vez as famlias so subdivididas em subfamlias em que as caractersticas dos circuitos
integrados tm caractersticas eltricas com mais afinidade entre si.
Na tabela 12 apresenta-se um resumo de famlias de circuitos integrados
existentes e o seu nvel de utilizao, sendo as famlias TTL e CMOS as mais
importantes.
Para as famlias mais importantes ira-se ver as suas subfamlias com mais
detalhe assim como as suas caractersticas principais.
Pagina | 38
Rogrio Monteiro
Tabela 12 Famlias lgicas

Designao
Lgica Resistor-Transistor
Lgica Diodo-Transistor
Lgica transistor acoplamento direto
Lgica Transistor-Transistor
Lgica Emissor-Acoplado
Metal Oxide Semiconductor
Lgica MOSFETs de canal-p
Lgica MOSFETs de canal-n
Lgica MOSFETs Complementares
* Algumas sub-familias so obsoletas
Acrnimo
RTL
DTL
DCTL
TTL
ECL
MOS
PMOS
NMOS
CMOS
Nvel de utilizao
Obsoleta
Obsoleta
Pouco usado
Mais popular *
Pouco usado
Obsoleta
Pouco usado
*
1.18.4.1. Famlia TTL

Na tabela 13 apresentam-se as sub-famlias da Famlia TTL.
Tabela 13 Subfamlias TTL
Sigla
Nome
74
Standard
74H
High-Speed
74L
Low power
74S
Schottky
74AS
Advanced Schottky
74LS
Low-Power Schottky
74ALS
Advanced Low-Power Schottky
Caractersticas
Subfamlia padro, a mais antiga. J pouco usada
porque as outras so melhores
Mais rpida que a standard, mas que consome muito.
Hoje obsoleta. Foi substituda pela Schottky.
Tem menor consumo que a standard, mas muito mais
lenta. Atualmente obsoleta.
Utiliza transstores Schottky, que so mais rpidos, sem
aumentarem muito o consumo.
Verso melhorada da subfamlia Schottky
um bom compromisso entre rapidez e consumo.
Ligeiramente mais rpida que a standard, consume
apenas 1/5 do que esta consome.
Verso melhorada da anterior. a mais cara.
1.18.4.1. Famlia CMOS

Na tabela 14 apresentam-se as subfamlias da Famlia CMOS.
Tabela 14- Subfamlias CMOS
Caractersticas
Primeira srie da famlia CMOS.
Srie com correntes de sada maiores que a anterior.
Primeira subfamlia da nova srie, que utiliza a mesma
Compatible CMOS
numerao e a mesma pinagem dos integrados da
famlia TTL.
High-Speed CMOS
Sub-famlia mais rpida que a anterior.
Idntica anterior, mas que eletricamente compatvel
High-Speed CMOS compatible
com a TTL: as suas portas tm correntes de sada
with TTL
suficientemente altas para poderem ser ligadas a portas
TTL.
Sigla
4xxxA
4xxxB
Nome
Srie 4000A
Srie 4000B
74C
74HC
74HCT
1.18.4.2. Comparao entre as famlias TTL, MOS e CMOS

Na tabela 15 apresenta-se uma comparao das caractersticas mais importantes
de algumas subfamlias TTL e as famlias MOS e CMOS.
Famlia ou
Subfamlias
TTL
TTL (F)
TTL (S)
TTL (LS)
MOS
CMOS
Tabela 15 - Comparao entre famlias lgicas

Tempo de
Imunidade a
Potncia (mW)
Atraso (ns)
rudo (V)
10
33
1
4
2,7
1
13
3
1
2
10
1
10
300
alta
10
60
alta
Fan Out
10
10
10
10
20
50
Pagina | 39
Rogrio Monteiro
1.18.5. Tipos de sadas das portas TTL

Existem basicamente 3 tipos de sadas de portas TTL as sadas Totem-Pole, de
coletor aberto e Tri-State.
1.18.5.1. Sadas Toten-Pole
Na figura 12 apresenta-se o esquema de uma porta NAND com sada TontenPole.
A sada totem-pole composta pelos transstores Q3 e Q4, e dodo D1. Quando a
sada est no nvel lgico ALTO, Q3 est em conduo e Q4 ao corte. O transstor Q3
fornece o valor da tenso VCC para a sada. Quando a sada est no nvel lgico BAIXO,
o transstor Q3 est ao corte e o transstor Q4 em conduo. Neste caso, Q4 fornece o
valor de tenso da massa (GND) para a sada, produzindo nvel lgico BAIXO. O dodo
D1 necessrio para manter o transstor Q3 ao corte nesta situao, pois 0,8V na base de
Q3 no suficiente para polarizar diretamente a juno base-emissor de Q3 e D1.
As sadas totem-pole de duas portas no devem ser curto-circuitadas, pois se uma
estiver ALTA e outra BAIXA, h uma corrente excessiva da fonte para a massa que
pode danificar os circuitos.
Figura 12- Sada toten-pole de uma porta NAND
1.18.5.2. Sadas de coletor aberto

Na figura 13 apresenta-se o esquema de uma porta NAND de coletor aberto Esta
sada elimina o transstor Q3, o dodo D1 e a resistncia R4. A sada o coletor de Q4
que est aberto. Para funcionar corretamente, deve-se ligar uma resistncia externa de
pull-up (RP) devendo esta resistncia ser dimensionada e ligada pelo utilizador sendo
um valor tpico de 10 K.
Pagina | 40
Rogrio Monteiro
Figura 13- Sada toten-pole de uma porta NAND
1.18.5.3. Sadas Tri-State

Na figura 14 apresenta-se o esquema de uma porta NOT com sada tri-state este
tipo de sadas permite operaes de alta velocidade em que as sadas podem ser ligadas
juntas caso uma delas esteja no estado de alta impedncias (Z), isto , uma sada
habilitada e todas as outras desabilitadas.
Esta sada denominada por tri-state pois proporciona trs estados possveis
para uma sada de porta TTL: ALTO, BAIXO e alta impedncia (Hi-Z).
No estado de alta impedncia, ambos transstores Q3 e Q4 esto ao corte e o
terminal de sada apresenta uma alta impedncia para a massa e VCC, ficando a sada
aberta, isto , flutuante em que nem est no nvel lgico ALTO nem no nvel lgico
BAIXO.
O estado tri-state obtido atravs de uma entrada de HABILITAO
(ENABLE) que produz o estado de alta impedncia.
Com a entrada de HABILITAO (E) no nvel ALTO, E=1, no h qualquer
modificao na operao do transstor Q1 e dodo D2, e o circuito funciona como um
inversor com entrada A.
Um nvel BAIXO na entrada de HABILITAO, E=0, polariza diretamente a
juno base-emissor de Q1 e desvia toda corrente de R1 da base de Q2, pondo Q2 e Q4 ao
corte.
O nvel BAIXO na entrada E polariza diretamente o dodo D2 que desvia toda
corrente de base de Q3 fica ao corte. Como ambos transstores no conduzem, ento o
terminal de sada como se esteja em circuito aberto.
Pagina | 41
Rogrio Monteiro
Figura 14Sada Tri-State de uma porta NOT
1.18.6. Circuitos integrados de portas lgicas

Na tabela 16 apresentam-se os cdigos de contedo de alguns circuitos
integrados existentes no mercado de notar que antes deste cdigo est o nmero 74 para
se referenciar o integrado.
Na figura 15 apresenta-se o pinout de alguns circuitos integrados de portas
lgicas.
Porta
NAND BU
NAND
NAND OC
NOR
NOT
NOT OC
AND
AND OC
NAND ST
NOT ST
OR
XOR OC
XOR
XNOR OC
OC
BU
ST
Tabela 16 - Circuitos integrados de portas lgicas

N Entradas
2
3
4
5
37, 39
40
00
10
20,21
01,03
12
22
02
27
4002
260
8
30
04
05
08
09
11
15
13
14,19
32
136
86
266
Colector aberto
Buffer
Schmitt Trigger
Pagina | 42
Rogrio Monteiro
Figura 15 Pinout de alguns circuitos integrados de portas lgicas.
Pagina | 43
Rogrio Monteiro

SDM2

Transféré par

Informations du document

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

SDM2

Transféré par

Droits d'auteur :

Formats disponibles

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando

1.2. Sinais analgicos e sinais digitais

Figura 1 Sinais analgicos

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando

Figura 2 - Sinais digitais

1.3. Noo de abstrao digital

Figura 3 - Intervalos de definio dos valores lgicos

1.4. Tipos de sistemas digitais

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando

1.5. Tipos de circuitos lgicos

1.6. Funes lgicas

1.7. Formas de representao das funes lgicas

Portas lgicas (logigrama).

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando

Representando esta sob a forma de um circuito eltrico considerando-se que

Figura 4 - Circuito eltrico correspondente equao 1

De modo a se representar a funo lgica atravs de uma tabela de verdade tem

1.8. Funes lgicas bsicas

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando

1.8.1. Igualdade lgica =

1.8.2. Negao lgica no , NOT

1.8.3. Soma lgica, OU, OR

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando

1.8.4. Multiplicao lgica, E, AND

1.9. Funes lgicas derivadas

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando

1.9.2. NOOU, NOR

1.9.3. OU exclusivo, EXOR

1.9.4. Negao do ou exclusivo, EXNOR

1.10. Formas cannicas de funes lgicas

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando

A aplicao prtica da utilizao das formas cannicas para que a partir de

Tabela 2 - Tabela de verdade da funo F(a,b,c) e minitermos

Somando-se os minitermos, onde a funo tem o valor lgico de 1 obtm-se

Tabela 3- Tabela de verdade da funo F(a,b,c) e maxitermos

Multiplicando os maxitermos, onde a funo tem o valor lgico de 0 obtm-se a

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando

!, ,   )*1, *3, *4, *6

1.11. Postulados da lgebra de Boole

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando

Este postulado vlido para qualquer nmero par de negaes.

1.12. Propriedades da lgebra de Boole

1.13. Teoremas da lgebra de Boole

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando

Segunda regra da absoro

Terceira regra da absoro

Teorema 2 (Leis de DeMorgan ou Princpio da dualidade)

1.14. Simplificao de funes pelo mtodo algbrico

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando

1.15. Simplificao de funes por mapas de Karnaugh

Tabela 4 - minitermos para duas variveis

Tabela 5- Mapa de karnaugh para duas variveis

Para se construir o mapa de Karnaugh para trs variveis tem-se um mapa de

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando

varivel. Na tabela 6 apresentam-se todos os minitermos para uma situao de trs

Tabela 7 Mapa de karnaugh para trs variveis

Para se construir o mapa de Karnaugh para quatro variveis tem-se um mapa de

Tabela 8 minitermos para quatro variveis

Sistemas Digitais Curso Profissional de Eletrnica, Automao e Comando

Tabela 9 - Mapa de karnaugh para quatro variveis

1.16. Simplificao por associao de uns

O mapa correspondente ser o seguinte:

!, , )1, 3, 4, 6

b) No grupo amarelo as variveis que no variam so A e 3;