Apostila Modulo 1

FACULDADE DE ENGENHARIA DE
SOROCABA
ENGENHARIA ELTRICA
SISTEMAS DE COMPUTAO
MDULO 01-01
HARDWARE
PROF FERREIRA
email: ferreira@facens.br
2012
NDICE
1 EVOLUO DO COMPUTADOR.................................................................................4
1.1 INTRODUO.................................................................................................................. 4
1.2 BACO (APROX. 3500 A.C.)............................................................................................4
1.3 GERAO ZERO (SCULO XVII).....................................................................................4
1.3.1- CALCULADORA DE PASCAL (1642).............................................................................. 4
1.3.2- MQUINA DIFERENCIAL DE BABBAGE (1823)..............................................................5
1.3.3- MQUINA ANALTICA DE BABBAGE (1823)..................................................................6
1.3.4- MQUINA DE HOLLERITH (1886)..................................................................................6
1.4 1 GERAO - VLVULA (1.945 1.955).......................................................................8
1.4.1 ENIAC.........................................................................................................................8
1.4.2 MQUINA DE VON NEUMANN............................................................................9
1.4.3 2 GERAO TRANSISTOR E MEMRIA MAGNTICA (1.956 1.965)....10
1.4.4 3 GERAO CIRCUITO INTEGRADO E MICROPROCESSADOR (1.966
1.980).................................................................................................................................... 11
1.4.5 4 GERAO VLSI E COMPUTADOR PESSOAL (1.981 1.990)...........................12
1.4.6 5 GERAO ULSI (ULTRA LARGE SCALE OF INTEGRATION) CIRCUITO
INTEGRADO 3-D.....................................................................................................................13
2 ORGANIZAO DE UM COMPUTADOR.................................................................15
2.1 A UNIDADE CENTRAL DE PROCESSAMENTO ................................................. 15
2.1.1 INTRODUO E UNIDADES............................................................................... 16
2.2 OS REGISTRADORES DA CPU .............................................................................. 18
2.3 FUNES DO MICROPROCESSADOR .................................................................19
3 HARDWARE DE UM SISTEMA DE COMPUTAO ............................................. 20
3.1 - PLACA ME - MOTHERBOARD.......................................................................... 20
3.2 INTERFACES PARA CONTROLAR PERIFRICOS.........................................21
3.2.1 IDE (INTEGRATED DRIVER ELECTRONICS).............................................. 21
3.2.2 SCSI (SMALL COMPUTER SYSTEMS INTERFACE)................................... 22
3.2.3 ADB (APPLE DESKTOP BUS) ............................................................................23
3.2.4 USB ( UNIVERSAL SERIAL BUS ) ( BARRAMENTO SERIAL UNIVERSAL
) ............................................................................................................................................ 23
3.2.5 FIREWIRE ............................................................................................................. 24
3.2.6 ATAPI (ATA PACKET INTERFACE) ...............................................................25
3.3 CHIP SET DE PLACAS ME (MOTHERBOARD) ............................................25

3.4 SOQUETES DAS PLACAS ME PARA MICROPROCESSADOR .................26
3.5 BIOS (BASIC INPUT/OUTPUT SYSTEM) ...........................................................27
3.6 MEMRIA ................................................................................................................ 28
3.6.1 MEMRIA PRINCIPAL ......................................................................................28
3.6.2 MEMRIA CACHE...............................................................................................28
3.6.3 MEMRIA SECUNDRIA.................................................................................. 29
3.6.3.1 DISCOS RGIDOS...............................................................................................29
3.7 BARRAMENTOS ..................................................................................................... 32
3.7.1 INTRODUO.......................................................................................................32
3.7.2 BARRAMENTO ISA (INDUSTRY STANDARD ARCHITECTURE)............34
Figura 2............................................................................................................................. 35
BARRAMENTO ISA DESENHOS ILUSTRATIVOS.................................................38
3.7.3 BARRAMENTO PCI (PERIPHERAL COMPONENT INTERCONNECT)...43
3.7.3.1 VERSO 1.0......................................................................................................... 43
3.7.3.2 VERSO 2.0......................................................................................................... 43
3.7.3.3 CLOCK EXTERNO E INTERNO DO MICROPROCESSADOR.................44
3.7.4 BARRAMENTO VESA LOCAL BUS..................................................................50
3.7.5 BARRAMENTO EISA........................................................................................... 51
3.7.5 BARRAMENTO MCA...........................................................................................52
1 EVOLUO DO COMPUTADOR
1.1 Introduo
O primeiro elemento com que o homem contou para fazer seus clculos foi o conjunto de
dedos de suas mos, da veio a palavra digital, vindo de dgito, que significa dedo. Com a evoluo
da humanidade fez-se necessrias novas invenes para auxiliar os clculos:
1.2 baco (aprox. 3500 a.C.).
A palavra CLCULO tem sua origem no termo latino CALCULUS. Que a milhares de anos
servia para denominar pequenas pedras que eram usadas para contar deslizando-se por sulcos
cavados no cho. Essa espcie de baco foi descoberta em recentes escavaes arqueolgicas.
A partir desse elemento de clculo,
outros similares apareceram em diversos
forma
final
de
Suan-Pan,
de
modo
semelhante apareceu no Japo, o Soroban.
lugares do mundo, sendo chamados de

baco.
mais
antigo
data
de
aproximadamente 3500 a.C., no Vale entre

os rios Tigre e Eufrates. Por volta do ano
2600a.C. apareceu o baco chins que
evoluiu rapidamente e foi chamado em sua
baco
1.3 Gerao zero (sculo XVII)

Os primeiros computadores, ou de gerao zero, apareceram no sculo XVII e eram compostos
exclusivamente por elementos mecnicos. Alm disso, caracterizavam-se por uma grande rigidez
no que diz respeito aos programas a executar, a grande parte delas sendo o que se chama hoje de
mquinas dedicadas.
1.3.1
- Calculadora de Pascal (1642)
Dos trabalhos conhecidos deste perodo, destaca-se o trabalho de Blaise Pascal, que em 1642
desenvolveu uma mquina de calcular totalmente mecnica. A mquina, tambm chamada de
Pascaline, era baseada na existncia de um disco para cada potncia de 10, cada disco sendo
dotado de 10 dgitos (de 0 a 9).
Embora fosse capaz de realizar
apenas
adies
subtraes,
operaes, como multiplicaes e divises
outras
podiam
ser
realizadas
atravs
da
apesar de ser uma importante inveno.
combinao da primeira operao.

Pascal esperava comercializar sua
mquina, mas foi um fracasso comercial,
1.3.2
- Mquina Diferencial de Babbage (1823)
Entre 1802 e 1822, Charles Babbage (1792-1871), um matemtico e engenheiro britnico,

construram uma mquina - a mquina de diferenas que se baseava no princpio de discos
giratrios e era operada por uma simples manivela. Babbage considerado o precursor dos
modernos computadores eletrnicos digitais.
Esta mquina de diferenas surgiu devido preocupao de Babbage com os erros
contidos nas tabelas matemticas de sua poca. (Esta mquina permite calcular tabelas de
funes logaritmos,funes trigonomtricas, etc.) sem a interveno de um operador humano.
Ao operador cabia somente iniciar a cadeia de operaes, e a seguir a mquina tomava

seu curso de clculos, preparando totalmente a tabela prevista. Em 1823, o governo britnico
financiou a construo de uma nova verso, mas no obtiveram resultado satisfatrio, devido os
limites do ferramental industrial da poca. Babbage se viu obrigado a desenhar peas e
ferramentas, retardando o desenvolvimento do projeto.
Aps 10 anos de trabalho, tudo que Babbage havia conseguido era uma pequena mquina
de 3 registros e 6 caracteres, sendo que deveria ser, de acordo com o projeto, uma mquina de 7
registros e 20 caracteres cada, alm de apresentar seus resultados impressos!
1.3.3
- Mquina Analtica de Babbage (1823)
Em 1833, Babbage projetou uma mquina bastante aperfeioada (com o auxlio de Ada
Lovelace), que chamou de Mquina Analtica. Ada uma das poucas mulheres a figurar na histria
do computador. Matemtica talentosa compreendeu o funcionamento da Mquina Analtica e
escreveu os melhores relatos sobre o processo. Ela criou programas para a mquina, tornando-se
a primeira programadora de computador do mundo.A Mquina Analtica poderia ser programada
para calcular vrias funes diferentes, era constituda de unidade de controle de memria
aritmtica e de entrada e sada. Sua operao era governada por conjunto de cartes perfurados,
de modo que, de acordo com os resultados dos clculos intermedirios, a mquina poderia saltar
os cartes, modificando dessa forma o curso dos clculos.
Foto da Mquina Analtica

Babbage investiu toda sua fortuna pessoal e de seu filho, que com ele trabalhou durante anos, na
construo de sua mquina Analtica, vindo a falecer em 1871, sem findar a construo.
1.3.4
- Mquina de Hollerith (1886)
Aproximadamente em 1885, Herman Hellerith, funcionrio do Departamento de

recenseamento dos E.U.A. e percebeu que a realizao do censo anual demorava cerca de 10
anos para ser concludo e que a maioria das perguntas tinha como resposta sim ou no. Em 1886
idealizaram um carto perfurado que guardaria as informaes coletadas no censo e uma mquina
capaz de tabular essas informaes. Construiu ento a Mquina de Recenseamento ou Mquina

tabuladora, perfurando-se cerca de 56 milhes de cartes.
A mquina Tabuladora era composta das seguintes unidades (Veja a figura):
Unidade de controle, que dirigiria a seqncia das operaes de toda a mquina atravs
de furos em cartes perfurados.
Entrada de dados, que utilizava tambm cartes perfurados.
Sada, que perfuraria os resultados em cartes para uso posterior como entrada,
aumentando assim a memria interna com armazenamento externo, indefinidamente
grande.
Sada impressa utilizada na apresentao dos resultados finais, tais como tabelas
matemticas, a qual de uma linotipo automtica acoplada ao sistema.
Foi Herman Hollerith, que concebeu a idia de processar dados a partir de cartes
perfurados (o problema a resolver era a computao de dados do censo dos Estados Unidos).
Com esta soluo, Hollerith conseguiu que o tempo de processamento dos dados do censo
baixasse de 8 para 3 anos. A tecnologia de cartes perfurados foi adotada rapidamente por
diversos pases da Europa, difundindo a utilizao das mquinas Hollerith a nvel mundial e por
bastante tempo.
Dez anos mais tarde, Hollerith fundou uma companhia, a Tabulating Machine Company.
Mquina Tabuladora
Em 1924, esta firma mudou de nome, tornando-se a International Business Machines
Corporation, hoje mais conhecida como IBM. No incio, as vendas da IBM eram baseadas na linha
de equipamentos de escritrio e, em particular, mquinas tabulares.Com isso a empresa orientou
suas atividades para o mercado externo, abrindo sua
Primeira filial fora dos Estados Unidos, no Canad em 1917.

1.4 1 Gerao - Vlvula (1.945 1.955)
1.4.1 ENIAC
Em 1943, no auge da Segunda Guerra Mundial, um coronel do exrcito dos Estados
Unidos sugeriu que se fizesse uma mquina de calcular para fins de artilharia. 0 desafio foi aceito
pela Universidade da Pensilvnia, que, em 1946, apresentou seu invento, tendo empregado 7.237
horas-homem para conclu-lo.
0 rel e a vlvula elementos bsicos no ENIAC
0 equipamento recebeu o nome de ENIAC (Electrical Numerical Integrator and Calculator) a foi
o primeiro computador a vlvulas. Possua 18.000 vlvulas, 1.500 rels a emitiam o equivalente a
200 quilowatts de calor e executava cerca de 5000 adies por minuto. Essa enorme mquina foi
alojada
em
uma
sala
de
por
30m.
Capacidade de memria e confiabilidade foram os primeiros problemas. 0 ENIAC tinha

condies de armazenar apenas vinte nmeros de dez dgitos a toda programao precisava ser
feita reordenando-se a rede eltrica. Em 1952, mais de 19.000 vlvulas tinham sido substitudas:
elas
comeavam
queimar
dois
minutos
depois
de
ligar-se
equipamento.
0 ENIAC teve vida ativa curta a foi aposentado em 1952.
Foto do ENIAC
1.4.2 MQUINA DE VON NEUMANN
MEMRIA
ENTRADA
UNIDADE DE
CONTROLE
ULA
SADA
DIAGRAMA EM BLOCOS DA MQUINA DE

VON NEUMANN
Outra contribuio importante desta poca foi o conceito de programa
armazenado,
introduzida por John Von Neuman. Von Neuman tinha sido consultor no projeto ENIAC e conhecia
os problemas da programao destas mquinas.
Os programas para os computadores da poca eram feitos atravs de modificaes nos
circuitos, o que correspondia a um trabalho de dias para um programa relativamente simples.
A proposta de Von Neuman foi inspirada na tecnologia de entrada de dados utilizada na
poca, fazendo com que os programas fossem introduzidos atravs de cartes perfurados como se
fazia com os dados. John Von Neuman assim desenvolveu a lgica dos circuitos, os conceitos de
programa e operaes com nmeros binrios. Este conceito, adotado nos computadores atual,
revolucionou o conceito de programao de computadores da poca, tornando muito mais flexveis
e versteis.
O novo conceito de programao introduzido por Von Neuman deu origem a muitos outros
projetos nos quais ele prprio esteve envolvido, como por exemplo, o EDVAC (Electronic Discret
Variable Automatic Computer), o IBM 650 (o primeiro computador da IBM), e o UNIVAC (Universal
Automatic Computer), que foi o primeiro computador a ser fabricado em linha. Juntamente com o
ENIAC, ocorreu tambm o desenvolvimento na rea de perifricos de computador com o
aparecimento de equipamentos tais como as unidades de fita magntica, impressoras, etc...
Em 1961 chegou o primeiro computador no Brasil: um UNIVAC 1105, ainda com vlvulas,
para o IBGE.
1.4.3 2 GERAO TRANSISTOR E MEMRIA MAGNTICA (1.956 1.965)

Com a inveno do transistor em 1.948 por John Bardeen, Walter Brattain e William Shockley
o mundo dos computadores tomado de assalto por uma onda de novos projetos que d origem,
na dcada de 60 a empresas hoje mundialmente conhecidas no que diz respeito fabricao
destas mquinas DEC e IBM. Os Transistores aumentaram a velocidade e a confiabilidade do
sistema. Depois dos transistores nunca mais os computadores foram os mesmos, hoje um
microprocessador INTEL Pentium 4 chega a possuir 42.000.000 (quarenta e dois milhes) de
transistores.
Transistor
Com a segunda gerao apareceram as memrias com anis ferromagnticos. As fitas
magnticas foram forma dominante de armazenamento secundrio: permitiam capacidade muito
maior de armazenamento e o ingresso mais rpido de dados que as fitas perfuradas.
Tambm nesse perodo houve avanos no que se refere s unidades de memria principal,
como por exemplo, a substituio do sistema de tubos de raios catdicos pelo de ncleos
magnticos, utilizado at hoje nos chips de memria RAM. Os dispositivos de memria auxiliar
introduzidos na primeira gerao continuam a ser utilizados.
Esses computadores, alm de menores, eram mais rpidos e eliminavam quase que por
completo o problema do desprendimento de calor, caracterstico da gerao anterior.
Exemplos de computadores dessa gerao . O IBM 1401 apareceu na dcada de 60 e
com ele a IBM assumiu uma posio dominante na indstria de computadores.
Surgiram tambm nessa poca as primeiras linguagens de programao (Assembly e
Fortran). Vemos tambm nessa poca o surgimento dos primeiros sistemas operacionais.
Um dos computadores mais comercializados nesta poca foi o IBM 7090, que eram
comercializados a um custo de trs milhes de dlares. J no incio dos anos 60, a IBM passou a
produzir os computadores da linha IBM 7040, que eram menos poderosos que seus
predecessores, mas de custo bastante inferior.
10
1.4.4 3 GERAO CIRCUITO INTEGRADO E MICROPROCESSADOR (1.966 1.980)

Essa gerao marcada pela substituio dos transistores pela tecnologia dos circuitos
integrados (transistores e outros componentes eletrnicos miniaturizados e montados numa nica
pastilha de silcio - o chip). Entrou no mercado em 1961 pela Fairchild Semiconductor e pela Texas
Instruments, localizadas no Vale do Silcio na regio de Palo Alto e Stanford, na Califrnia. A
tecnologia dos circuitos integrados, que permitiu a substituio de dezenas de transistores numa
nica pea de silcio, permitiu o surgimento de computadores de menores dimenses, mais rpidos
e menos caros. Com esses circuitos integrados o tempo passou a ser medido em nanossegundos
(bilionsimos de segundos).
Figura comparativa entre os tamanhos
dos transistores, integrados e
vlvulas, respectivamente
A tecnologia utilizada na poca era a de pequena escala de integrao (SSI Small Scale
of Integration) com a qual ao redor de mil transistores pode-se integrar no circuito de uma pastilha.
O exemplo tpico dessa gerao foi o IBM 360, srie que introduziu o conceito de famlia
de computadores compatveis, facilitando a migrao dos sistemas quando necessrio mudar
para um computador mais potente. Esta estratgia permitiu que a IBM se posicionasse, j neste
perodo, como lder do mercado de computadores.
IBM 360 Um exemplo tpico da 3 gerao de computadores

Essa famlia era composta por seis modelos bsicos e vrias opes de expanso que
realizava mais de 2 milhes de adies por segundo e cerca de 500 mil multiplicaes.
11
Outra novidade introduzida por esta classe de computadores foi o conceito de

multiprogramao, na qual diversos programas poderiam estar residentes na memria da mquina.
No caso em que um programa entrasse em espera para uma operao de entrada/sada de dados,
a unidade central passava a executar a parte de um outro programa. Podemos tambm destacar a
introduo nos terminais de vdeo e teclado para permitir a interao rpida entre o usurio e o
computador.
A substituio das fitas magnticas por discos, tambm foi uma evoluo que permitiu a
alterao na ordem de execuo de tarefas, at ento puramente seqencial.
Os sistemas operacionais surgidos na poca podemos destacar: o UNIX (1969) e o CP/M
(Control Program Monitor) no final desta fase.
1.4.5 4 GERAO VLSI e Computador Pessoal (1.981 1.990)
Durante a dcada de 70, com a tecnologia da alta escala de integrao (LSI Large Scale
of Integration) pde-se combinar at 65 mil componentes em uma s pastilha de silcio (chip). Os
anos 80, com o grande desenvolvimento da tecnologia de circuitos integrados, o nmero de
transistores podendo ser integrados numa pastilha de silcio atingiu a faixa dos milhares e, logo em
seguida, dos milhes. Foi assim que surgiram os novos computadores, ainda menores, mais
velozes e mais poderosos que aqueles da gerao anterior. Na segunda metade da dcada de 90,
houve a passagem da LSI para a VLSI (Very Large Scale of Integration - muito alta escala de
integrao). As mquinas de todas as geraes tm como caracterstica comum existncia de
uma nica CPU para executar o processamento. Porm, mais recentemente, j existem
computadores funcionando com mais de uma CPU.
No incio dessa gerao nasceu a Intel, que comeou a desenvolver o primeiro
microprocessador, o Intel 4004 de 4 bits, um circuito integrado com 2250 transistores, equivalente
ao ENIAC.
Nessa poca tambm surgiram:
Os microcomputadores PC (Personal Computer)
O sistema operacional DOS (Disk Operation System)
As estaes de trabalho (workstations)
o
Apesar de monousurias, permitem que se executem diversas tarefas concorrentemente,

criando o conceito de multitarefa
As redes distribudas (WANs Wide rea Network) se difudiram por todo o mundo
As primeiras redes locais (LANs Local Area Network)
12
1.4.6 5 GERAO ULSI (Ultra large scale of Integration) Circuito Integrado 3-D
Podemos destacar a evoluo desta gerao como sendo:
Aumento da capacidade de processamento e armazenamento de dados
Evoluo das aplicaes
Sistemas especialistas
Sistemas multimdia
Banco de dados distribudos
Inteligncia artificial
Redes neurais
Componentes:
Os principais componentes dos neurnios so:
Os dentritos, que tem por funo, receber os estmulos transmitidos pelos outros
neurnios;
O corpo de neurnio, tambm chamado de somma, que responsvel por coletar e
combinar informaes vindas de outros neurnios;
E finalmente o axnio, que constitudo de uma fibra tubular que pode alcanar at alguns
metros, e responsvel por transmitir os estmulos para outras clulas.
13
Clula Neura
Esquema de um Neurnio Artificial
neurofisiologista McCulloch e matemtico Walter Pitts (1943), cujo trabalho fazia uma
analogia entre clulas vivas e o processo eletrnico, simulando o comportamento do
neurnio natural, onde o neurnio possuia apenas uma sada, que era uma funo de
entrada (threshold) da soma do valor de suas diversas entradas.
Arquiteturas paralelas, baseadas em organizaes de multiprocessadores

A arquitetura cliente-servidor aplicada basicamente a redes locais passa a ser oferecida em
redes distribudas, permitindo que qualquer pessoa tenha acesso a todo tipo de informao,
independentemente de onde esteja armazenada.
14
2 ORGANIZAO DE UM COMPUTADOR
Um microprocessador usado, junto a outros componentes SVLSI(Very-Large Scale Integration =
Integrao em Altssima Escala), para implementar um computador. O microprocessador
implementa as funes da unidade de processamento, enquanto os outros componentes fornecem
a memria, entrada/sada e outras funes necessrias. A organizao lgica de um sistema
"computador" descrita nesta seo e cada uma das funes explicada.
Figura 1 - Organizao Lgica de um Microcomputador

Todos os computadores de Uso Geral tm a mesma organizao lgica bsica com as cinco
unidades fundamentais, como mostrado na Figura 1. Cada unidade ser agora descrita.
2.1 A UNIDADE CENTRAL DE PROCESSAMENTO
A Unidade Central de Processamento ou Processador (CPU), mostrada esquerda na Figura 2 e
inclui duas unidades: a Unidade de Controle (UC) e a Unidade de Lgica e Aritmtica (ULA).
15
Figura 2 - Chip uP Pentium da Intel

A Unidade de Lgica e Aritmtica processa operaes lgicas e aritmticas sobre dados
que passam por ela. Os exemplos tpicos de funes aritmticas so adio e subtrao. Exemplos
tpicos de operaes lgicas so as operaes AND (E), OR (OU), NOT (NO) e de deslocamento
(shift).
A principal funo da Unidade de Controle acessar, decodificar e executar as instrues
sucessivas de um programa armazenado na memria. A Unidade de Controle sequencia a
operao de todo o sistema. Em particular, ela gera e gerencia os sinais de controle necessrios
para sincronizar operaes, bem como o fluxo de instrues de um programa e dados dentro e fora
da ULA. A UC controla o fluxo de informaes nos barramentos de enderos e de dados,
interpreta e gerencia os sinais presentes no barramento de controle. Um barramento um meio de
transmisso de sinais; barramentos so descritos na prxima seo. Os trs barramentos padres
usados para conectar um microprocessador a outros dispositivos so o Barramento de Dados
(Data Bus), o Barramento de Endero (Address Bus) e o Barramento de Controle (Control Bus).
A Unidade de Controle est geralmente conectada ULA, a quem controla. Lembre-se de
que esta combinao (UC e ULA) conhecida como Unidade Central de Processamento (UCP, ou
CPU por tradio). Portanto, um microprocessador basicamente uma CPU num Chip.
2.1.1 INTRODUO E UNIDADES
Nos sistemas digitais e sistemas microprocessados trabalhar com o sistema decimal
no conveniente. Utilizando o sistema binrio de numerao, podemos representar uma
informao com apenas dois valores.
Os valores 0 e 1 so utilizados para representar situaes lgicas. O estado lgico 0 e o
estado lgico 1 so utilizados no estudo de sistemas fsicos que assumem dois estados de
funcionamento, representando situaes como:
ABERTO
DESLIGADO
FECHADO
LIGADO
16
SEM
COM TENSO
TENSO
Se 0 representa uma determinada situao, ento 1 representa a situao complementar,
porm estamos mais acostumados a trabalhar com lgica positiva,como por exemplo:
Nvel lgico 0
Nvel lgico 1
aberto
fechado
sem tenso
com tenso
desligado
ligado
apagado
aceso
Em eletrnica digital a representao dos nveis discretos de tenso se faz utilizando os

algarismos do sistema binrio de numerao.
No sistema binrio somente dois algarismos so utilizados:
Oe1
Binrio
Decimal
000
001
010
011
100
101
110
111
Quando os smbolos 0 e 1 so usados para representar nmeros binrios, cada smbolo

chamado de dgito binrio, ou simplesmente de bit.
O nmero binrio 1012 chamado de nmero binrio de trs dgitos ou de nmero binrio
de trs bits. As regras de formao de um nmero em binrio so as mesmas que foram utilizadas
para o sistema decimal, com exceo de que no sistema binrio a base igual a 2. O resultado da
soma igual ao equivalente no sistema decimal
101 = (1 x 22) + (0 x 21) + (1 x 20)
101 = (1 x 4) + (0 x 2) + (1 x 1)
101 = 4 + 0 + 1 =
basta usar o mtodo do exemplo abaixo:
1
2
3
0.011 = (0 x 2- ) + (1 x 2- ) + (1 x 2- )
17
ou 0.011 = (0 x .5) + (1 x 0.25) + (1 x .125)

ou 0.011 = 0 + 0.25 + 1.125 = 0.37510
Em resumo a posio dos dgitos em um nmero binrio tm os seguintes pesos:
24
23
22
21
20
2-1
2-2
2-3
2-4
2-5
A menor unidade lgica em um sistema digital o bit, dizemos ainda que oito bits forma um
byte, veja abaixo:

04 bits = 01 nibble
08 bits = 01 byte
16 bits = Word
32 bits = DWord
64 bits = DDWord
Ainda temos 210 que igual 1024 bits ou ainda 1Kb, veja abaixo:
1024 bits = 1Kb
1024 byte = 1KB
1MB = 1024 X 1024 B
1GB = 1024 x 1024 x 1024 B
2.2 OS REGISTRADORES DA CPU
A CPU contm diversos registradores que so circuitos capazes de receber informaes,
guard-las e transferi-las na direo de algum dispositivo de controle. Na verdade, os registradores
so algumas posies de memria com as mesmas caractersticas das palavras da memria
principal. Alguns registradores mais comuns so:
(a) - ACUMULADOR - armazena os resultados de um clculo.
(b) - REGISTRADOR DE ENDEREO - guarda o endereo de uma locao de memria ou de um
dispositivo.
(c) - REGISTRADOR DE INSTRUO - guarda a instruo que deve ser interpretada e executada.
(d) - APONTADOR DE INSTRUES - IP ou PC (Program Counter) - aponta para a instruo a
ser executada.
(e) - REGISTRADORES DE USO GERAL - guardam diversos tipos de dados.
As informaes guardadas nos registradores (sequncia de bits) podem ser deslocadas para a
direita ou para a esquerda dentro do registrador ou, em alguns casos, podem ser transferidas entre
dois registradores. O registrador pode guardar informaes temporariamente, enquanto outra parte
18
da CPU analisa os dados. Operaes lgicas (como "and" ou "or") e operaes aritmticas (como
multiplicao ou diviso) podem ser efetuadas sobre informaes contidas nos registradores. O
valor de um nico dgito, um bit (binary digit), ou a combinao de bits pode ser lida ou gravada
(escrita) nos registradores.
2.3 FUNES DO MICROPROCESSADOR
O microprocessador o circuito mais importante existente em um microcomputador. Tratase de um chip que realiza todo o controle do computador. Comanda a leitura e gravao de dados
nos discos, l e grava dados na memria, executa os programas, recebe dados de dispositivos
como o vdeo e a impressora. Para realizar este trabalho, o microprocessador conta com a ajuda
de diversos circuitos chamados de INTERFACES (controladoras de perifricos).
Todo microprocessador capaz de realizar operaes bsicas como:
Leitura de dados da memria
Escrita de dados na memria
Leitura de dados de perifricos de E/S
Escrita de dados em perifricos de E/S
Operaes matemticas
Operaes lgicas
Comparaes e decises simples
Operaes com caracteres
Desvios na execuo de instrues
A memria vista como um grande armazm de dados que pode ser acessado pelo
microprocessador em altssima velocidade. J a E/S (Entrada e Sada) representa todos os
dispositivos pelos quais o microprocessador pode receber e/ou transmitir dados: teclado, vdeo,
discos, mouse, impressora, etc.
Entre as operaes matemticas executadas pelo microprocessador podemos citar adies,
subtraes, multiplicaes, divises, e diversas outras menos usadas na vida cotidiana, mas muito
comuns entre as instrues que formam os programas. As principais operaes lgicas so: OR,
AND e NOT. Com base nesses trs operadores possvel formar sentenas lgicas mais
complexas.
O microprocessador tambm realiza comparaes entre nmeros, descobrindo qual dos
dois o maior, o menor, ou se so iguais. Pode tambm executar decises em funo dessas
comparaes: Se A for maior que B, executa um comando; caso contrrio executar um comando
diferente. Esse tipo de construo muito freqente entre as instrues que formam os programas.
19
Tambm podem ser realizadas operaes com caracteres. Por exemplo, procurar uma
palavra em um texto, trocar todas as ocorrncias de um caracter por outro, e diversas operaes
muito comuns nos programas que realizam processamento de texto.
Os desvios tambm so muito teis e comuns nos programas. Os programas so
seqncias de instrues, mas dependendo dos resultados das operaes, o programa pode
efetuar uma quebra nesta seqncia, passando a executar uma seqncia diferente.
Do ponto de vista microscpico, essas so as principais operaes executadas pelos
microprocessadores. Deve ficar claro que o usurio no comanda diretamente o microprocessador,
e sim os programas. Os programas, por sua vez, que contm as instrues para o
microprocessador. Portanto, podemos dizer que o usurio comanda o microprocessador apenas de
forma indireta.
3 HARDWARE DE UM SISTEMA DE COMPUTAO
3.1 - PLACA ME - MOTHERBOARD

A funo da placa me interligar o processador a todos os perifricos de um
microcomputador. Abaixo podemos ver a estrutura de uma placa me, podemos visualizar todos os
barramentos, como tambm as sadas para os perifricos.
20
Figura de uma placa me para Microcomputador com todos os seus

componentes
3.2 INTERFACES PARA CONTROLAR PERIFRICOS

3.2.1 IDE (Integrated Driver Electronics)
IDE (Integrated Drive Electronics) uma interface que foi criada para conectar dispositivos
ao computador. Foi desenvolvida pela Western Digital e pela Compaq em 1986, inicialmente foi
muito usada em discos rgidos, a ponto de hoje em dia a pessoa acharem que IDE uma
caracterstica do disco rgido.
Dentre outras caractersticas, uma bastante interessante que seu padro no exige
que um controlador externo esteja atuando, por exemplo, o disco rgido. Uma parte do prprio
disco rgido usado no seu controle e dessa forma poupado desenvolvimento eletrnico.
21
Um controlador ou adaptador de disco rgido IDE basicamente conecta diretamente o

barramento ISA ao cabo de 40 pinos padro IDE. Uma mxima de dois discos rgida (um master e
outro
slave)
pode
ser
conectada
um
mesmo
controlador.
As taxas de transferncia de dados variavam de 1 a 160 Mbyte/s quando foram desenvolvidos e

eram normalmente limitadas pelo barramento ISA. O comprimento mximo do seu cabo de 1 m.
Possveis Taxas de Transferncia Tericas do Barramento IDE ATA

o
single word DMA 0
2.1 MByte/s
PIO mode 0
3.3 Mbyte/s
single word DMA 1, multi word DMA 0 4.2 MByte/s
PIO mode 1
5.2 MByte/s
PIO mode 2, single word DMA 2
8.3 MByte/s
Possveis Taxas de Transferncia do Barramento Ultra-ATA (33 e 133)

o
33MByte/s e 133Mbyte/s respectivamente
3.2.2 SCSI (Small Computer Systems Interface)
controla at 16 perifricos (disco rgido, fita DAT, CD-ROM, scanner, impressora) os quais
podem ser interligados ao microcomputador atravs de uma nica controladora.
necessita de um adaptador para se conectar no barramento do microcomputador.
dados podem ser transferidos de forma sncrona ou assncrona
todas mensagens e comandos so sempre transferidos no modo assncrono.
multitarefa
mais cara.
Possveis Taxas de Transferncia do Barramento SCSI

SCSI bus clock
5 MHz (SCSI 1)
16-bit
8-bit
(50 wire data cable)
5 MBytes/s
(68 wire data

cable, Wide SCSI)
NA
22
10 MHz (Fast SCSI, SCSI II)
10 MByte/s
20 MBytes/s
20 MHz (Fast-20, Ultra SCSI)
20 MByte/s
40 MBytes/s
40 MHz (Fast-40, Ultra-2 SCSI)
40 MByte/s
80 MBytes/s
Ultra-160 SCSI
160 MByte/s
Ultra-320 SCSI
320 Mbyte/s
3.2.3 ADB (Apple Desktop Bus)

interface serial
usado para conectar dispositivos lentos, tais como teclado e mouse
uma nica porta ADB permite suportar at 16 dispositivos simultaneamente
usado no Macintosh
normalmente usa um conector DIN de 8 pinos
Vista traseira de Macintosh (Podemos notar o conector ADB)

3.2.4 USB ( Universal Serial Bus ) ( Barramento Serial Universal )
O barramento fsico composto de um cabo com quatro fios: VBus, D+, D- e GND. O fio VBus
o meio de fornecimento de alimentao para os dispositivos que necessitarem dela. Em um
sistema USB, existem hubs e funes que possuem alimentao prpria e hubs e funes que so
alimentados pelo barramento atravs de VBus. VBus nominalmente +5 V. Para aplicaes de
alta velocidade, os fios D+ e D- so entrelaados. Os dados so transmitidos atravs de D+ e Dpor meio de diferenas de tenso entre eles. O USB usa uma codificao NRZI.
Um benefcio do USB associado a jogos a possibilidade de sentir-se a massa de objetos
virtuais e ter-se noo de acelerao em veculos. No fundo, tambm um grande passo para
simulaes realsticas em robtica, devido grande capacidade de fluxo de dados nos dois
sentidos do cabo USB, que mantm um computador apto a receber as ltimas novidades
tecnolgicas em termos de perifricos.
23
Caractersticas
o
Nmero mximo de conexes: 127
Velocidade: 1,5 ou 12 Mbps
Cabos: compostos por quatro fios, sendo dois para dados, um para energia e um terra.
Comprimento mximo: cinco metros
Maior comodidade para o usurio, que no necessita de configurar o dispositivo, pois o

prprio sistema se encarrega desta tarefa; o USB incorpora a filosofia plug-and-play
Plug USB
3.2.5 FIREWIRE
Tambm conhecido que IEEE 1394, a Sony, Panasonic, Sharp, Canon e JVC foram as
primeiras companhias a lanarem produtos com o FireWire (cerca de 7 milhes de codificadores de
vdeo digital - MPEG). O mercado de computadores tambm j est abastecido com modelos da
Apple, Compaq, Sony e NEC. Aguardam-se tambm a oferta de outros modelos de outras
companhias lderes. Atualmente, a Castlewood Systems desenvolve um drive de disco que recebe
diretamente a massa de dados de uma cmera digital, que promete eliminar o uso de fitas num
estdio de vdeo de alta qualidade.
Caractersticas
o
Conexes simultneas: 63 perifricos
Velocidade: 400 Mbps
24
3.2.6 ATAPI (ATA Packet Interface)

desenvolvida pela Western Digital em 1.994
uma interface mais rpida que a paralela e mais lenta que a SCSI
controla CD-ROM, fita magntica, discos pticos
um padro desenvolvido para dispositivos como CD-ROM e fita magntica poderem ser
conectados numa simples placa IDE/ATA
a principal vantagem dos hardwares ATAPI que eles so baratos e podem ser ligados ao
PC atravs de um adaptador IDE ou EIDE
foi desenvolvida para corrigir o problema da ATA que controlava somente hard disks
extenso da IDE
4 perifricos
3.3 CHIP SET de Placas Me (MotherBoard)
De uma forma simples, o chipset o conjunto de componentes que estabelecem a

interface entre a CPU (mais propriamente o seu barramento local) e os restantes
barramentos/componentes, desde as memrias aos controladores de perifricos. Como se pode
concluir, a funo do chipset bastante importante no desempenho do sistema, pelo que
aconselhvel conhecer alguns dos detalhes associados definio da respectiva arquitetura. De
uma forma simples, se os grandes componentes como a CPU, a memria e os controladores de
I/O forem representados por edifcios, o chipset representar toda a infra-estrutura rodoviria
necessria para interligar aqueles edifcios!
Abaixo podemos identificar o chip M1541 como ChipSet Norte faz a interface com as
memrias a barramento AGP. O chip M1543 responsvel pela interface com IDE Primria, USB,
IDE Secundria, teclado, mouse, barramento ISA, etc.
25
Diagrama em blocos de um ChipSet

Exemplos de Chip Set:
i430TX
Via Apollo MVP3
Aladdin V
SiS5591
i440LX
i440BX
3.4 SOQUETES DAS PLACAS ME PARA MICROPROCESSADOR
Microprocessadores que usam o Socket 7:

Pentium
Pentium MMX
K6
Cyrix
26
Microprocessadores que usam o Slot 1:

Pentium II
Pentium III
Celeron
Microprocessadores que usam o Slot A:

Athlon
Microprocessadores que usam o Slot FCPGA:
Pentium III
3.5 BIOS (BASIC INPUT/OUTPUT SYSTEM)
Num PC existe um circuito integrado intrnseco placa me, e que contm software para
o computador (o BIOS), imprescindvel para o funcionamento do sistema, mas que, dada a sua
natureza imutvel, pode implicar algumas limitaes. Como exemplo, quando surgiram discos
rgidos de elevada capacidade, as dificuldades no seu suporte deveram-se a limitaes da BIOS. A
BIOS como uma memria s de leitura (ROM - Read Only Memory), mas que pode ser
reprogramada, sob condies especiais. Por ser constitudo por rotinas de software diretamente
programadas no hardware, o BIOS freqentemente classificado como firmware.
Flash BIOS - designao dada a um BIOS incorporado num tipo de memria que permite a
sua reprogramao no prprio local. Desta forma, possvel obter um arquivo (por exemplo, via
Internet) com um upgrade do BIOS e, utilizando um utilitrio dedicado que deve ser fornecido com
a placa me, fazer a atualizao, muito prtico, mas muito perigoso.
Para alm das rotinas de suporte aos diversos controladores de portas de entrada/sada, o BIOS
inclui ainda os programas de SETUP, POST e BOOT:
SETUP: permite programar alguns registros dos componentes fsicos e modificar
os parmetros das rotinas do BIOS, de forma a adequ-los s memrias e perifricos
especficos utilizados num dado sistema. Naturalmente, a utilizao consciente deste
programa e de forma a explorar a total capacidade do sistema exige, por parte do
programador, um conhecimento efetivo dos diversos componentes.
POST: o acrnimo de Power-On Self Test, que designa um conjunto de rotinas
desenvolvidas para testar e diagnosticar o funcionamento da placa me. O POST
27
executado imediatamente aps ligar o sistema e, caso detecte um erro, abortar o

processo de arranque devido ao mau funcionamento detectado num dos componentes
fsicos. A comunicao do POST com o utilizador feita, tipicamente, pelo alto-falante da
placa me, que emitir uns bips" se no forem detectados erros, ou uma determinada
seqncia de "bips" de durao varivel, conforme o erro detectado. O cdigo de bips
consta em documentao tcnica, normalmente disponvel nos sites do fabricante da
BIOS.
Nota: Para alm dos "bips", o POST envia tambm para o barramento cdigos
binrios que permitem mais facilmente observar a sua evoluo. Existem comercialmente
disponveis placas que permitem capturar esses valores binrios e que constituem uma
excelente ferramenta de diagnstico.
BOOT: o programa que, aps a concluso do POST, procura numa determinada
posio de um HD um bloco de "informao" com um determinado formato, que se
pressupe conter o programa de arranque de um Sistema Operacional. Aps a execuo
desse programa o controle passa para o Sistema OPeracional, as rotinas do BIOS apenas
sero utilizadas pelo Sistema Operacional para acessar aos dispositivos fsicos.
3.6 MEMRIA
RAM: uma memria voltil, que permite leitura e gravao.
Existe RAM Esttica e RAM Dinmica.
RAM Esttica: a informao armazenada em transistores e consome bastante energia.
RAM Dinmica: a informao armazenada em capacitores e necessita de refrescamento
peridico para regenerar a informao.
3.6.1 MEMRIA PRINCIPAL
A Memria Principal composta por memrias RAM Dinmica.
3.6.2 MEMRIA CACHE
uma memria de altssima velocidade de acesso.
28
Normalmente so usados para se executar grandes programas a velocidades altas. Para

se conseguir isso feito uma combinao do conceito de Memria Virtual com o conceito de
hierarquia de nveis de memria (com base nas suas velocidades de acesso).
O funcionamento da combinao de Memria Virtual e dos nveis de memria permite dividir
o programa em pequenos blocos de tal forma que a Cache armazena os blocos usados com
maior freqncia, a RAM os com alta e mdia freqncia de uso e os demais blocos
ficam na Memria Auxiliar.
O resultado
efetivo
um
aumento
na
velocidade
de processamento (melhor
desempenho).
3.6.3 MEMRIA SECUNDRIA
a memria que fica armazenada em fita magntica, disco magntico, disco ptico, etc
Normalmente de 4 a 6 vezes mais lenta que a Memria Principal.
A figura abaixo representa a Hierarquia das Memrias em um Microcomputador
Quanto mais subimos em direo ao topo da memria mais alta a velocidade.

Quanto mais subimos em direo ao topo da memria mais caro essas memrias ficam (preo
por byte aumenta).
Quanto mais subimos em direo ao topo da memria menor so os tamanhos dessas
memrias.
3.6.3.1 DISCOS RGIDOS
Introduo
29
Composto por um conjunto de pratos cobertos por uma camada magntica, arranjados de
uma forma que seus centros estejam alinhados. Cada prato logicamente subdividido em crculos
concntricos, denominados trilhas, cada trilha subdividida em setores. Veja a figura abaixo.
Os conjuntos formados pelas trilhas, dos diversos pratos, de mesmos raios do se o nome
de cilindro. Veja a figura abaixo.
O transdutor responsvel pela leitura e gravao de dados denominada cabea

magntica, em um disco existe duas cabeas para cada prato, um por lado.Todas as se movem
juntas.
O disco gira em uma velocidade constante em torno de 4500 a 15000 rpm, quanto maior
essa velocidade de rotao maior a capacidade de leitura e gravao do disco rgido. Mas a
performance de um disco rgido depende tambm do tempo de posicionamento da cabea
30
chamado de tempo de seek, tempo de gasto para o posicionamento da cabea sobre o setor
desejado chamado de latncia rotacional e o tempo de transferncia do disco para a cabea
chamado de tempo de transferncia. Veja exemplo abaixo.
Exemplo de clculo de tempo de acesso de um disco rgido
Determine a taxa de transferncia de um disco rgido, considerando:
o tempo de latncia mdio com o disco girando a 4.800 rpm;
o tempo de busca ("seek time") igual metade do tempo de latncia mdio;
o tempo de 800 ms para transferncia de 2 Mbytes de dados.

Informaes Tcnicas:
Taxa de Transferncia: nmero de bytes transferidos do disco para a Memria Principal,
por segundo.
Taxatransferncia= bytes transferidos / tacesso
tacesso = tseek + tlatncia + ttransferncia
onde:
tseek o tempo que a unidade despende para posicionar o cabeote de leitura e gravao
sobre o cilindro desejado.
tlatncia o tempo despendido na espera pelo setor desejado; varia de 0 a 16,67 ms para
disco girando a 3.600 rpm.
ttransferncia o tempo despendido na transmisso dos dados (leitura ou gravao).
3600 rpm - 16,67 ms
4800 rpm x
relao inversa. Logo, x = (3600 . 16,67) / 4800
x = 12,50 ms
Para 4800 rpm varia de 0 a 12,50 ms.
Na mdia:
tlatncia = 12,50 ms / 2
tlatncia = 6,25 ms
tseek = 1/2 tlatncia mdio = 1/2 . 6,25 ms
31
tseek = 3,125 ms
tacesso = tseek + tlatncia + ttransferncia
tacesso = 3,125 ms + 6,25 ms + 800 ms
tacesso = 809,375 ms
Taxatransferncia = 2 Mbytes/809,375 ms
Taxatransferncia = 2,47 Mbytes/s
3.7 BARRAMENTOS
3.7.1 INTRODUO
O termo barramento (bus) refere-se aos percursos entres os componentes de um
computador. H dois barramentos principais em um computador: o barramento de dados e o
barramento de endereos. O mais conhecido o barramento de dados, portanto, quando as
pessoas falam apenas "barramento", em geral esto querendo referir-se ao barramento de dados.
Barra
ment
os de
O barramento de endereos transporta apenas endereos de memria. O seu nmero de

linhas determina o nmero mximo de endereos de memria. Os primeiros PCs tinham um
barramento de endereos de 20 bits, de forma que a CPU podia enderear 2 20 bits, ou 1 MB de
dados. Hoje, com barramentos de endereos de 32 bits, possvel enderear 4 GB de memria.
O MS-DOS foi idealizado para mquinas que s podiam enderear 1 MB de memria. Com
a evoluo do hardware, artifcios foram criados para conseguir enderear mais de 1 MB de
memria (memria estendida e memria expandida).
32
Quando a IBM apresentou o PC-AT (Advanced Technology), as melhorias mais

significativas foram um barramento aperfeioado, que atendia as potencialidades de um novo
processador, o 80286. Esse barramento foi denominado ISA (Industry Standard Architecture).
Para que um programa possa desenhar no monitor uma figura com resoluo de 1024 x
768 pixels com 256 cores, precisa manipular uma memria de vdeo de 768 KB. Sendo uma
quantidade de memria grande para vdeo, acessada atravs do lento barramento ISA ocorria uma
degradao de desempenho em todas as operaes de formao de telas.
Depois da placa de vdeo, o disco rgido foi o segundo dispositivo a sofrer com a lentido
do barramento ISA. Discos cada vez mais velozes esbarravam na lenta taxa de transferncia de 8
MHz com apenas 16 bits. Foram criados novos discos capazes de transferir dados em 32 bits a
velocidades altssimas, mas toda esta velocidade no adiantava muito, pois os dados precisariam
passar atravs do lento barramento ISA.
Mais tarde, a IBM laa ento o barramento MCA (Microchannel Architecture), uma nova
arquitetura de barramento para tirar proveito das CPUs de 32 bits. Essa nova arquitetura de
barramento era significativamente mais rpida que o barramento ISA. Entretanto as placas de
expanso ISA no eram compatveis com o barramento MCA, tendo a IBM quebrado a tendncia
de compatibilidade ascendente.
Em resposta ao MCA, um grupo de fabricantes de hardware juntou-se para desenvolver
um barramento de 32 bits alternativo mas que ainda aceitasse placas de expanso ISA. Este
barramento tornou-se conhecido como EISA (Extended Industry Standard Architecture). O EISA
era mais rpido que o ISA, mas no to rpido quanto o MCA - o custo de sua compatibilidade com
as antigas placas de expanso de 16 bits.
As arquiteturas ISA e EISA tinham muitas diferenas, mas a forma como a memria e a
CPU eram acessadas era praticamente a mesma. Em sistemas que experimentam nveis muito
altos de trfego em seus barramentos, a latncia envolvida em operaes de E/S e processamento
de dados pode se tornar muito pronunciada, podendo ocorrer "time out". Essas situaes podem
ocorrer com adaptadores de rede ou controladoras SCSI, podendo haver perda ou corrupo dos
dados. Percebendo-se isso, alguns fabricantes apresentaram solues bem originais para este
problema, simplesmente colocando na prpria placa de CPU todos os circuitos da placa de vdeo.
A comunicao entre a CPU e a memria de vdeo podia ser feita de forma direta, sem encontrar
pelo caminho o lento barramento ISA. Esta tcnica era chamada de Local Bus, e resultava em um
considervel aumento de desempenho.
No final de 1992 criou-se a VESA "A" Local Bus (Video Eletronics Standards Association)
para desviar o trfego mais intenso, como vdeo, com um barramento local conectado diretamente
ao barramento da CPU. Este barramento foi criado tendo em vista aumentar a velocidade de
transferncia de dados entre a placa de CPU e a placa SVGA, mas outras placas de expanso
tambm poderiam utiliz-lo. Desta forma, o barramento de dados no teria problemas com um
trfego tolervel entre os dispositivos perifricos. No necessitava de chips especiais como era o
33
caso do EISA, era uma arquitetura aberta ao contrrio do MCA, e tratava-se de um padro
industrial, uma grande vantagem sobre os barramentos proprietrios. fisicamente representada
por um conector especial de expanso.
Havia um problema inerente conexo de dispositivos diretamente ao barramento da
CPU: a interface entre o barramento da CPU e o barramento VESA era dependente da CPU. Isso
implicava em que, ao fazer o upgrade da CPU, havia necessidade de fazer o upgrade da placa
VESA em conjunto.
Com a evoluo dos processadores, o padro VESA "A" foi se tornando relativamente
cada vez mais lento. Para resolver o problema de latncia do barramento inerente a essa situao,
foi criado um virtual local bus e conectado ao barramento da CPU via buffer. Essa soluo ficou
conhecida como VESA "B".
Os buffers permitiam que os sinais fossem armazenados por breves perodos, enquanto o
barramento estivesse ocupado. Mesmo assim, havia outros problemas: o que aconteceria quando
mais de um dispositivo necessitava utilizar o barramento da CPU ao mesmo tempo? Aconteceria
uma arbitragem e apenas um dispositivo utilizaria o barramento enquanto os demais aguardariam a
sua liberao. Com isso, poderia ocorrer uma latncia e o sistema poderia operar ineficientemente.
Surge ento o barramento PCI (Peripheral Component Interconnect).
A arquitetura PCI semelhante a VESA quanto conexo ao local bus da CPU, mas
muito mais elegante e completa ao utilizar uma ponte PCI-HOST, um dispositivo de cache que
prov uma nica interface entre a CPU, memria e o PCI local bus. A arquitetura PCI permite que a
CPU continue a buscar informao do cache enquanto o controlador de cache possibilita a um
dispositivo de expanso acessar a memria do sistema, ou seja, operaes concorrentes no
mesmo barramento.
Outra grande vantagem do barramento PCI que at 256 dispositivos podem ser
atachados a um nico PCI local bus, e 256 barramentos PCI podem existir em um nico sistema.
O barramento AGP (Accelerated Graphics Port) uma nova porta ou slot introduzida no
chipset LX do Pentium II (na placa me), para prover uma conexo de grande largura de banda
entre a memria do sistema e o subsistema grfico. Com isso, removeu-se o acelerador grfico do
gargalo do barramento PCI, liberando este e consequentemente aumentando a largura de banda
para operaes de E/S e trfego de rede.
3.7.2 BARRAMENTO ISA (INDUSTRY STANDARD ARCHITECTURE)
o
Caractersticas
Foi o primeiro barramento de expanso a aparecer.
34
No PC XT o barramento de dados era de 8 bits, com freqncia de

operao de 5,33 Mhz. Taxa de transmisso de 5 Mbytes /s (Taxa de
transferncia = freqncia de operao x nmero de bits 8)
Com a introduo do micro AT da IBM, o barramento e o slot aumentaram de

tamanho.
Barramento de dados de 16 bits.
Barramento de endereos de 24 bits.
Freqncia de operao de 8 MHz.
Para manter compatibilidade, o slot ISA foi divido em dois:
uma parte 100% compatvel com o slot ISA de 8 bits utilizado pelo XT; e
uma pequena extenso, contendo as linhas de dados, endereos e

controles adicionais.
Para a comunicao do barramento ISA com o barramento local, h um circuito

prprio para o interfaceamento, chamado controlador de barramento ISA. Est
integrado ao chip-set.
o
Recursos
Endereos de I/O: 1KB (de 000h a 3FFh).
Interrupes: 15 linhas.
Canais de DMA: 7 canais.
O esquema de interrupes usado por placas ISA no permite o

compartilhamento de interrupes e canais de DMA.
O nmero limitado de recursos disponveis para o barramento ISA torna a

chance de conflito entre duas ou mais placas relativamente grandes.
Suporta no mximo de 08 perifricos (verso de 8 e 16 bits)
No permite Plug and Play.
O barramento ISA s continua existindo apenas por motivos de compatibilidade.

Figura 2
35
36
37
BARRAMENTO ISA desenhos ilustrativos
38
Pinagens
Parte 1 - Poro A/B

Sinal
A0-A19
Nome
A0-A19
Pino
A31
E/S
S
a
AEN
Address
A12
A11
Descrio
Barramento de endereos (sinal A0 pino A31, sinal
A19 pino A12).
Enable
Quando ativo, este sinal indica que a operao

executada no barramento de DMA. Devemos
utilizar este sinal em nossos prottipos de modo
que
decodificador
no
capture
um
dado
erroneamente durante uma operao de DMA do

ALE
Address
A11
Latch Enable
7CLK
Clock
micro.
Indica que h um endereo vlido no barramento de
endereos. No ativado durante operaes de
B20
DMA.
Clock do barramento ISA, de 8 MHz. Ele no
simtrico, apresentando um ciclo de carga de 33%,
D0-D7
D0-D7
A9 a
E/S
/DACK1
DMA
A2
B17
Acknowledge
/DACK2
1
DMA
2
DMA
Indica que o pedido de DMA 1 foi aceito e que o

controlador de interrupo ir inici-lo.
B26
Acknowledge
/DACK3
ou seja, 1/3 em nvel alto e 2/3 em nvel baixo.

Barramento de dados (D0 pino A9, D7 pino A2).

B15
Acknowledge

DRQ1
3
DMA
B18
Faz um pedido de DMA nvel 1 ao controlador de
DRQ2
Request 1
DMA
B6
DMA.
DRQ3
Request 2
DMA
B16
DMA.
/I/O CH CK
Request 3
I/O Channel
A1
DMA.
Ativando este sinal, gera-se uma interrupo no-
Check
mascarvel (NMI). ativado em situaes de erro,

como erro de paridade (Obs: este sinal deve ser
utilizado com um circuito de coletor aberto).
39
/I/O CH RDY
I/O Channel
A10
Ready
Gera wait states para operaes de I/O ou de

memria. Se o circuito necessitar de wait states,
basta ativar esta linha aps a decodificao do
endereo e dos sinais /MEMR, /MEMW, /IOR ou
/IOW. Devemos temporizar esta linha com muito
cuidado,
para
no
inserirmos
wait
states
desnecessrios (Obs: este sinal deve ser utilizado

/IOR
I/O Read
A14
com um circuito de coletor aberto).

Indica que uma leitura em I/O
est
sendo
executada. ativado tambm durante ciclos de

/IOW
I/O Write
A13
DMA.
Indica que uma escrita em I/O est sendo
executada. tambm ativado durante operaes de
IRQ3
Interrupt
B25
DMA.
Faz um pedido de interrupo nvel 3 ao controlador
IRQ4
Request 3
Interrupt
B24
de interrupes.
IRQ5
Request 4
Interrupt
B23
de interrupes.
IRQ6
Request 5
Interrupt
B22
de interrupes.
IRQ7
Request 6
Interrupt
B21
de interrupes.
IRQ9
Request 7
Interrupt
B4
de interrupes.
/MEMR
Request 9
Memory
B12
de interrupes.
Indica que est sendo executada uma operao de
Read
/MEMW
Memory
leitura em memria. tambm ativado durante

B11
Write
OSC
Oscilador
operaes de DMA.
Indica que est sendo executada uma operao de
escrita em memria. tambm ativado durante
B30
operaes de DMA.
Sinal com freqncia de 14, 31818 MHz, utilizado
para a sincronizao do vdeo CGA. No
sincronizado com o clock do micro, portanto
40
RESET DRV
TC
Reset Driver
Terminal
B2
B27
S
S
cuidado.
Sinal de reset do sistema.
Indica que um dos canais de DMA acabou de
+5V
Count
+5V
B3,
realizar a transferncia de DMA programada.

+5V
-12V
-5V
GND
-12V
-5V
Terra
B29
B7
B5
B1,
S
S
S
-12V
-5V
Terra
B10,
B31
Sinais precedidos do smbolo "/" so ativados em nvel "0".
Parte 2 - Poro C/D
Sinal
A17-A23
Nome
A17-A23
Pino
C8 a
E/S
S
C2
Descrio
Barramento de endereos, parte alta. Estas linhas
no so vlidas durante todo o ciclo do barramento,
por
isto
devemos
utilizar
um
latch
para
armazenarmos seus valores (sinal A17 pino C8,

D8-D15
D8-D15
C11
E/S
a
/DACK0
DMA
C18
D8
C11, sinal D15 pino C18).

S
Acknowledge
/DACK5
0
DMA
5
DMA
D10
6
DMA

D12
Acknowledge
/DACK7

Acknowledge
/DACK6
sinal A23 pino C2).

Barramento de dados, parte alta (sinal D8 pino

D14
Acknowledge

DRQ0
7
DMA
D9
DRQ5
Request 0
DMA
D11
DMA.
DRQ6
Request 5
DMA
D13
DMA.
DRQ7
Request 6
DMA
D15
DMA.
41
/IOCS16
Request 7
I/O Chip
D2
Select 16 bits
DMA.
Indica que haver uma transferncia de 16 bits no
barramento de dados, utilizando endereamento em
I/O (Obs: este sinal deve ser utilizado com um
IRQ10
Interrupt
D3
circuito de coletor aberto).

Faz um pedido de interrupo nvel 10 ao
IRQ11
Request 10
Interrupt
D4
controlador de interrupes.
IRQ12
Request 11
Interrupt
D5
IRQ14
Request 12
Interrupt
D7
IRQ15
Request 14
Interrupt
D6
/MASTER
Request 15
Master
D17
Este sinal ativado quando queremos que algum
outro dispositivo assuma o controle do barramento
(bus master). Deve ser acionado em conjunto com o
sinal DRQ. Quando o sinal /DACK correspondente
for devolvido, todos os circuitos conectados ao
barramento so colocados em tri-state, permitindo
que o dispositivo manipule o barramento como bem
entender. O novo mestre de barramento dever
obedecer aos sinais de temporizao e devolver o
/MEMCS16
Memory Chip
D1
Select 16 bits
controle no mximo em 15 m s.
Indica que haver uma transferncia de 16 bits no
barramento de dados, utilizando endereamento em
memria (Obs: este sinal deve ser utilizado com um
/MEMR
Memory
C9
circuito de coletor aberto).

ativado quando feita uma leitura em uma
/MEMW
Read
Memory
C10
posio de memria acima de 1 MB.

ativado quando feita uma escrita em uma
SBHE
Write
System Bus
C1
posio de memria acima de 1 MB.

Indica que a transferncia de dados utilizar a parte
High Enable
alta do barramento de dados (D8-D15). Este sinal e

A0 so decodificados para informar que tipo de
+5V
+5V
D16
transferncia ser efetuada (vide tabela).

+5 V
Pino = conector de encaixe fsico da placa
42
Sinais precedidos do smbolo "/" so ativados em nvel "0".

SBHE
1
1
0
0
A0
0
1
0
1
Funo
Transferncia de 16 bits
Transferncia do byte alto
Transferncia do byte baixo
Invlido
3.7.3 BARRAMENTO PCI (Peripheral Component Interconnect)

O barramento PCI ( Peripheral Component Interconnect ) foi criado originalmente durante o
desenvolvimento do microprocessador Pentium, pela INTEL em conjunto com outros fabricantes,
porm, algumas Placas 486 tambm possuem o slot PCI.
Este barramento possui duas verses, que esto abaixo mostradas:
3.7.3.1 Verso 1.0
Baseado no projeto "VESA Local Bus",conhecido como VLB, era considerada um tipo de
barramento local e no barramento principal, tais como: ISA, EISA (Este barramento foi feito
especificamente de modo que placas para barramento ISA possam nele ser plugados, bem como
novas placas com capacidade para 32 bits de dado) e MCA(sistemas PS/2 de topo de linha da
IBM).
o
Caracterstica
Utilizado a 33 MHz;
Possui largura de 32 bits em uma conexo de 124 pinos;
Desempenho calculado = 32 (bits) x 33 (MHz) / 8 (bits) = 132 MB/s;
Suporta muitos dispositivos
3.7.3.2 Verso 2.0
o
Caractersticas
Projetado para ser independente do microprocessador;

Sincronizado com o Clock do microprocessador de 20 a 33 MHz;
Possui largura de 64 bits em uma conexo de 188 pinos;
43

Os slots PCI de 64 bits so um pouco maiores que os de 32, sendo que nas placas atuais
o segundo tipo mais utilizado.
As placas de expanso PCI possuem um recurso muito interessante, alm da sua elevada
velocidade de transferncia de dados. Trata-se da autoconfigurao obtida com o padro PnP
(Plug and Play). Essas placas so reconhecidas e configuradas automaticamente pelo BIOS (todas
as placas de CPU equipadas com slots PCI possuem um BIOS PnP) e pelo sistema operacional
sem necessitarem que o usurio precise posicionar jumpers para realizar manualmente a sua
configurao, como ocorria com as placas de expanso at pouco tempo atrs.
Essa autoconfigurao ocorre pois existe uma EEPROM especial que contm informaes
sobre o endereo e a interrupo(IRQ).
Dispositivos PCI so projetados para permitir o compartilhamento de uma mesma IRQ pois
as manipulam de forma diferente. Se for necessrio usar uma interrupo normal, o chipset (ou
BIOS) mapear a interrupo para uma interrupo normal do sistema (normalmente usando
alguma interrupo entre a IRQ 9 e IRQ 12).
3.7.3.3 Clock externo e interno do microprocessador
O clock externo sempre igual a uma frao do clock interno. Esta frao pode ser 2/3,
1/2, 2/5, ou 1/3 dependendo do valor do clock interno. Estas diviso feita pelo
microprocessador.
Clock do barramento PCI, o clock do barramento PCI sempre igual metade do clock
externo do microprocessador que feita por um VLSI(chip responsvel pela integrao dos
componentes) que controla o acesso ao barramento PCI.
Clock Interno
75 MHz
100 MHz
133 MHz
150 MHz
166 MHz
200 MHz
Frao
2/3
2/3
1/2
2/5
2/5
1/3
Clock Externo
50 MHz
66 MHz
66 MHz
60 MHz
66 MHz
66 MHz
Clock PCI
25 MHz
33 MHz
33 MHz
30 MHz
33 MHz
33 MHz
O barramento PCI o barramento mais utilizado atualmente, j que ele muito mais rpido
que os barramentos ISA, tem como vantagem o fato de trabalhar independentemente do
processador ( trabalhar paralelamente a ele), alm de possuir uma grande compatibilidade, uma
44
vez que ele no funciona para computadores com processador Pentium, diferentemente dos
barramentos intermedirios entre ele e o ISA.
Inclusive, nas placas atuais o barramento ISA acessado atravs do barramento PCI.
Agora sero relacionadas as caractersticas principais deste barramento :
Bus mastering - O perifrico pode controlar o barramento e acessar memria sem a

interferncia do processador, como em DMA.
Plug-And-Play (previamente explicado)

Modelos
32 bits a 33MHz (mais utilizados - taxa de transferncia de 132 MBytes/s)
64 bits a 66MHz (264 Mbytes/s)
Slots de 5V (mais comuns) e 3,3 V (66MHz utiliza sempre esta tenso). Existem
placas especficas ou universais.
Outra vantagem ocorre em relao ao tamanho da placa, uma vez que ela se torna
menor do que uma placa ISA, desta maneira ocupando um espao menor dentro do
gabinete, o que resulta em uma melhor circulao de ar no interior dele, possibilitando que
o processador tenha um menor aquecimento, no s prolongando desta maneira sua vida
til,
como
tambm
possibilitando
uma
reduo
na
energia
consumida
pelo
microcomputador.
At pouco tempo, a maioria dos PCs equipados com processadores Pentium e
superiores utilizavam placas de vdeo PCI. Depois da criao do barramento AGP, placas
de vdeo AGP tm se tornado cada vez mais comuns, sendo que as vantagens deste tipo
de barramento sero explicadas adiante.
Alm das placas PCI para vdeo(caso de placas VGA e SVGA), podemos utilizar esse
barramento possui outros tipos de placa, como por exemplo:
Placa de rede PCI
Digitalizadoras de vdeo PCI
Controladoras SCSI PCI
Placas de som PCI
Placas de modem PCI
45
Exemplo: Placa de video

Pinagem do Pci:
PCI Universal Card 32/64 bit
---------------------------------------------------------------|
PCI
Component Side (side B)
|
|
optional
____
|___|
mandatory 32-bit pins
|
64-bit pins _____|
|||||||--|||||||||||||||||--|||||||--||||||||||||||
^
^ ^
^ ^
b01 b11 b14
^ ^
b49 b52 b62 b63
b94
PCI 5V Card 32/64 bit

|
|
optional
____
|___|
|
64-bit pins _____|
||||||||||||||||||||||||||--|||||||--||||||||||||||
PCI 3.3V Card 32/64 bit

|
|
optional
____
|___|
|
64-bit pins _____|
|||||||--||||||||||||||||||||||||||--||||||||||||||
Caractersticas dos pinos:
98+22 PIN EDGE CONNECTOR at the computer.
46
Pin
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
A18
A19
A20
A21
A22
A23
A24
A25
A26
A27
A28
A29
A30
A31
A32
A33
A34
A35
A36
A37
A38
A39
A40
A41
A42
A43
A44
A45
A46
A47
A48
A49
A52
A53
A54
A55
+5V
TRST
+12V
TMS
TDI
+5V
INTA
INTC
+5V
RESV01
+5V
RESV03
GND03
GND05
RESV05
RESET
+5V
GNT
GND08
RESV06
AD30
+3.3V01
AD28
AD26
GND10
AD24
IDSEL
+3.3V03
AD22
AD20
GND12
AD18
AD16
+3.3V05
FRAME
GND14
TRDY
GND15
STOP
+3.3V07
SDONE
SBO
GND17
PAR
AD15
+3.3V10
AD13
AD11
GND19
AD9
C/BE0
+3.3V11
AD6
AD4
+3.3V
Universal
+3.3V
Signal Rail
(OPEN)
(OPEN)
(OPEN)
(OPEN)
+3.3V
Signal Rail
Description
Test Logic Reset
+12 VDC
Test Mde Select
Test Data Input
+5 VDC
Interrupt A
Interrupt C
+5 VDC
Reserved VDC
+V I/O (+5 V or +3.3 V)
Reserved VDC
Ground or Open (Key)
Reserved VDC
Reset
+V I/O (+5 V or +3.3 V)
Grant PCI use
Ground
Reserved VDC
Address/Data 30
+3.3 VDC
Address/Data 28
Address/Data 26
Ground
Address/Data 24
Initialization Device Select
+3.3 VDC
Address/Data 22
Address/Data 20
Ground
Address/Data 18
Address/Data 16
+3.3 VDC
Address or Data phase
Ground
Target Ready
Ground
Stop Transfer Cycle
+3.3 VDC
Snoop Done
Snoop Backoff
Ground
Parity
Address/Data 15
+3.3 VDC
Address/Data 13
Address/Data 11
Ground
Address/Data 9
Command, Byte Enable 0
+3.3 VDC
Address/Data 6
Address/Data 4
47
A56
A57
A58
A59
A60
A61
A62
GND21
AD2
AD0
+5V
REQ64
VCC11
VCC13
A63
A64
A65
A66
A67
A68
A69
A70
A71
A72
A73
A74
A75
A76
A77
A78
A79
A80
A81
A82
A83
A84
A85
A86
A87
A88
A89
A90
A91
A92
A93
A94
GND
C/BE[7]#
C/BE[5]#
+5V
PAR64
AD62
GND
AD60
AD58
GND
AD56
AD54
+5V
AD52
AD50
GND
AD48
AD46
GND
AD44
AD42
+5V
AD40
AD38
GND
AD36
AD34
GND
AD32
RES
GND
RES
B1
B2
B3
B4
B5
B6
B7
B8
B9
B10
B11
B12
B13
-12V
TCK
GND
TDO
+5V
+5V
INTB
INTD
PRSNT1
RES
PRSNT2
GND
GND
+3.3V
Signal Rail
+3.3V
Signal Rail
+3.3V
Signal Rail
+3.3V
Signal Rail
(OPEN)
(OPEN)
(OPEN)
(OPEN)
Ground
Address/Data 2
Address/Data 0
+V I/O (+5 V or +3.3 V)
Request 64 bit ???
+5 VDC
+5 VDC
Ground
+V I/O (+5 V or +3.3 V)
Parity 64 ???
Address/Data 62
Ground
Address/Data 60
Address/Data 58
Ground
Address/Data 56
Address/Data 54
+V I/O (+5 V or +3.3 V)
Address/Data 52
Address/Data 50
Ground
Address/Data 48
Address/Data 46
Ground
Address/Data 44
Address/Data 42
+V I/O (+5 V or +3.3 V)
Address/Data 40
Address/Data 38
Ground
Address/Data 36
Address/Data 34
Ground
Address/Data 32
Reserved
Ground
Reserved
-12 VDC
Test Clock
Ground
Test Data Output
+5 VDC
+5 VDC
Interrupt B
Interrupt D
Reserved
+V I/O (+5 V or +3.3 V)
??
48
B14
B15
B16
B17
B18
B19
B20
B21
B22
B23
B24
B25
B26
B27
B28
B29
B30
B31
B32
B33
B34
B35
B36
B37
B38
B39
B40
B41
B42
B43
B44
B45
B46
B47
B48
B49
B50
B51
B52
B53
B54
B55
B56
B57
B58
B59
B60
B61
B62
RES
GND
CLK
GND
REQ
+5V
AD31
AD29
GND
AD27
AD25
+3.3V
C/BE3
AD23
GND
AD21
AD19
+3.3V
AD17
C/BE2
GND13
IRDY
+3.3V06
DEVSEL
GND16
LOCK
PERR
+3.3V08
SERR
+3.3V09
C/BE1
AD14
GND18
AD12
AD10
GND20
(OPEN)
(OPEN)
AD8
AD7
+3.3V12
AD5
AD3
GND22
AD1
VCC08
ACK64
VCC10
VCC12
B63
B64
B65
B66
RES
GND
C/BE[6]#
C/BE[4]#
+3.3V
Signal Rail
GND
GND
(OPEN)
(OPEN)
Reserved VDC
Reset
Clock
Ground
Request
+V I/O (+5 V or +3.3 V)
Address/Data 31
Address/Data 29
Ground
Address/Data 27
Address/Data 25
+3.3VDC
Address/Data 23
Ground
Address/Data 21
Address/Data 19
+3.3 VDC
Address/Data 17
Ground
Initiator Ready
+3.3 VDC
Device Select
Ground
Lock bus
Parity Error
+3.3 VDC
System Error
+3.3 VDC
Address/Data 14
Ground
Address/Data 12
Address/Data 10
Ground
Address/Data 8
Address/Data 7
+3.3 VDC
Address/Data 5
Address/Data 3
Ground
Address/Data 1
+5 VDC
Acknowledge 64 bit ???
+5 VDC
+5 VDC
Reserved
Ground
49
B67
B68
B69
B70
B71
B72
B73
B74
B75
B76
B77
B78
B79
B80
B81
B82
B83
B84
B85
B86
B87
B88
B89
B90
B91
B92
B93
B94
GND
AD63
AD61
+5V
AD59
AD57
GND
AD55
AD53
GND
AD51
AD49
+5V
AD47
AD45
GND
AD43
AD41
GND
AD39
AD37
+5V
AD35
AD33
GND
RES
RES
GND
+3.3V
Signal Rail
+3.3V
Signal Rail
+3.3V
Signal Rail
Ground
Address/Data 63
Address/Data 61
+V I/O (+5 V or +3.3 V)
Address/Data 59
Address/Data 57
Ground
Address/Data 55
Address/Data 53
Ground
Address/Data 51
Address/Data 49
+V I/O (+5 V or +3.3 V)
Address/Data 47
Address/Data 45
Ground
Address/Data 43
Address/Data 41
Ground
Address/Data 39
Address/Data 37
+V I/O (+5 V or +3.3 V)
Address/Data 35
Address/Data 33
Ground
Reserved
Reserved
Ground
3.7.4 Barramento Vesa Local Bus

O velho barramento ISA mostrou-se adequado para diversos tipos de placas de expanso.
Entretanto no inicio dos anos 90, alguns dispositivos tomaram-se mais velozes que o permitido
pelo barramento ISA: a placa de vdeo e a placa controladora de disco rgido. Para operar com
altas resolues e elevado nmero de cores, as placas SVGA modernas possuem uma grande
quantidade de memria de vdeo. Para que os grficos sejam apresentados na tela em alta
velocidade, era preciso que o microprocessador possa transferir dados para a placa de vdeo com
taxas de transferncia mais elevadas. A taxa mxima de 8 MB/s permitida pelo barramento ISA
no era suficiente . Os fabricantes de discos rgidos comearam
a produzir modelos de alto
desempenho, capazes de operar com taxas de transferncia superiores a 10 MB/s, sendo que o
barramento ISA se tornou um gargalo para o desenvolvimento de dispositivos mais velozes. Para
resolver este problema, a VESA (Vdeo Electronics Standard Association) criou um novo
barramento veloz chamado VLB (VESA Local Bus). Este barramento foi muito utilizado nas placas
de CPU 486. e mesmo nas de 386, fabricadas entre 1993 e 1994. Comeando a cair em desuso no
ano de 1995, dando lugar ao barramento PCI, estudado anteriormente.
50
Possui barramentos compatveis com o barramento ISA e um terceiro barramento que

transfere os dados em alta velocidade.
o
Caracterstica
Utilizado a 33 MHz;
Figura placa de vdeo SVGA (Vdeo) e controlodara de HDs e portas Seriais IDEPLUS
3.7.5 Barramento EISA

O barramento EISA (Extended ISA), foi criado por diversas empresas na fabricao de
hardware para PC`s. Sua principal caracterstica era manter a compatibilidade com as placas ISA,
e ainda permitir a conexo de placas de expanso EISA. Portanto, um slot EISA pode operar com
dois
o
tipos
de
placas:
Caracterstica
Utilizado a 33 MHz;
Pode operar em com placas ISA de 8 ou 16 bits em 5 Mhz e 8 Mhz, respectivamente
51
O funcionamento em 8 MHz foi mantido para garantir a compatibilidade com barramento

ISA. Pelo fato de operar com 32 bits, o barrramento EISA era duas vezes mais veloz que o ISA. Ao
contrrio do MCA, o EISA foi bastante utilizado, mas no a ponto de se tornar comum. Era um
barramento muito mais avanado que apresentava, no apenas uma velocidade maior, mais
recursos avanados como reconheci- mento automtico de placas, uma espcie de Plug and Play
dos anos 80. Tipicamente, placas de CPU para serem usadas em servidores de arquivo, placas de
rede e placas controladoras SCSI de alto desempenho utilizavam o barramento EISA, pelo menos
at o incio dos anos 90. Algumas poucas placas SVGA para uso profissional em CAD tambm
chegaram a usar o EISA. Por volta de 1994, j no era mais possvel encontrar placas EISA
venda, tendo sido substitudas por outras mais avanadas, primeiro com o barramento VESA, e
depois com o PCI.
3.7.5 Barramento MCA
O barramento MCA (Micro Channel Architeture), j faz parte da histria da
microinformtica. Foi criado em meados dos anos 80 pela IBM, para ser usado nos computadores
PS/2, os sucessores do IBM PC/AT. Tratava-se de um barramento de 32 bits que operava com um
clock de 10 MHz, o que o tornava 2,5 vezes mais veloz que o velho barramento ISA.
Criado em meados dos anos 80 pela IBM, para ser usado nos computadores PS/2, os
sucessores do IBM PC/AT. Tratava-se de um barramento de 32 bits que operava com um clock de
10 MHz, o que o tornava 2,5 vezes mais veloz que o velho barramento ISA. Apesar de ser veloz
para os padres de sua poca, possua um srio problema: era um barramento "secreto",
pertencente IBM. Isto significa que apenas a IBM podia produzir placas de expanso MCA, bem
como placas de CPU equipadas com slots MCA. Alm de ser intil para os demais fabricantes
alm da IBM, no era nada interessante para o usurio. Como apenas a IBM produzia placas de
expanso MCA, ou ento empresas credenciadas pela IBM, essa placas acabavam sendo muito
raras e caras. O barramento ISA, apesar de ser inferior, continuou sendo usado em larga escala
por todos os fabricantes, exceto a IBM.
o
Caracterstica
Utilizado a 10 MHz;
52

Apostila Modulo 1

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Apostila Modulo 1

Transféré par

Droits d'auteur :

Formats disponibles

FACULDADE DE ENGENHARIA DE

3.3 CHIP SET DE PLACAS ME (MOTHERBOARD) ............................................25

semelhante apareceu no Japo, o Soroban.

lugares do mundo, sendo chamados de

aproximadamente 3500 a.C., no Vale entre

1.3 Gerao zero (sculo XVII)

- Calculadora de Pascal (1642)

operaes, como multiplicaes e divises

apesar de ser uma importante inveno.

combinao da primeira operao.

- Mquina Diferencial de Babbage (1823)

Entre 1802 e 1822, Charles Babbage (1792-1871), um matemtico e engenheiro britnico,

Ao operador cabia somente iniciar a cadeia de operaes, e a seguir a mquina tomava

- Mquina Analtica de Babbage (1823)

Foto da Mquina Analtica

- Mquina de Hollerith (1886)

Aproximadamente em 1885, Herman Hellerith, funcionrio do Departamento de

capaz de tabular essas informaes. Construiu ento a Mquina de Recenseamento ou Mquina

Primeira filial fora dos Estados Unidos, no Canad em 1917.

0 rel e a vlvula elementos bsicos no ENIAC

Capacidade de memria e confiabilidade foram os primeiros problemas. 0 ENIAC tinha

0 ENIAC teve vida ativa curta a foi aposentado em 1952.

DIAGRAMA EM BLOCOS DA MQUINA DE

Outra contribuio importante desta poca foi o conceito de programa

1.4.3 2 GERAO TRANSISTOR E MEMRIA MAGNTICA (1.956 1.965)

1.4.4 3 GERAO CIRCUITO INTEGRADO E MICROPROCESSADOR (1.966 1.980)

IBM 360 Um exemplo tpico da 3 gerao de computadores

Outra novidade introduzida por esta classe de computadores foi o conceito de

Apesar de monousurias, permitem que se executem diversas tarefas concorrentemente,

Arquiteturas paralelas, baseadas em organizaes de multiprocessadores

Figura 1 - Organizao Lgica de um Microcomputador

Figura 2 - Chip uP Pentium da Intel

Em eletrnica digital a representao dos nveis discretos de tenso se faz utilizando os

Quando os smbolos 0 e 1 so usados para representar nmeros binrios, cada smbolo

ou 0.011 = (0 x .5) + (1 x 0.25) + (1 x .125)

byte, veja abaixo:

Leitura de dados da memria

Escrita de dados na memria

Leitura de dados de perifricos de E/S

Escrita de dados em perifricos de E/S

Comparaes e decises simples

Operaes com caracteres

Desvios na execuo de instrues

3 HARDWARE DE UM SISTEMA DE COMPUTAO

3.1 - PLACA ME - MOTHERBOARD

Figura de uma placa me para Microcomputador com todos os seus

3.2 INTERFACES PARA CONTROLAR PERIFRICOS

Um controlador ou adaptador de disco rgido IDE basicamente conecta diretamente o

As taxas de transferncia de dados variavam de 1 a 160 Mbyte/s quando foram desenvolvidos e

Possveis Taxas de Transferncia Tericas do Barramento IDE ATA

single word DMA 0

single word DMA 1, multi word DMA 0 4.2 MByte/s

PIO mode 2, single word DMA 2

Possveis Taxas de Transferncia do Barramento Ultra-ATA (33 e 133)

33MByte/s e 133Mbyte/s respectivamente

3.2.2 SCSI (Small Computer Systems Interface)

Possveis Taxas de Transferncia do Barramento SCSI

(68 wire data

10 MHz (Fast SCSI, SCSI II)

20 MHz (Fast-20, Ultra SCSI)

40 MHz (Fast-40, Ultra-2 SCSI)

3.2.3 ADB (Apple Desktop Bus)

Vista traseira de Macintosh (Podemos notar o conector ADB)