Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

Prctics de Tller Sistems Digitles I

Alumno: Jos Luis Quiroz Aguirre

Seccin: D06
Maestro: ARGOTE OLIVERA, AURELIO GONZALO

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

Practica 1-. Circuito Serie

Objetivos

*Implementar Circuito Serie Mediante Ciertos Componentes

*Calcular Corriente (I),Voltaje(V) y Potencia(P) de cada componente

Formulas

Rtotal=R1+R2+.+Rn
Ley ohm
V=IR
Corriente
I=V/R
Potencia
P=V*I , =

, P= 2 *R

Valores Calculados
Rtotal=1k+2k+3k+.330ohms=6.330ohms
I= 5V/6.330Kohms=0.789 mA
V1=1k(0.789)=0.789V
V2=2k(.789)=1.57V

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

V3=3K(.789)=2.3V
V4=.330(.789)=.26V
Vtotal=v1+v2+v3+v4= 5volts

Potencia
P1=0.62mW
P2=1.24mW
P3=1.86mW
P4=0.20mW

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

Practica 2-.Circuito Paralelo

Objetivos

*Implementar Circuito Paralelo Mediante Ciertos Componentes

*Calcular Corriente (I),Voltaje(V) y Potencia(P) de cada componente

Valores calculados
Resistencia
Rtotal=1.2Kohms+1Kohm
Voltaje
V1=IR=>(2.27mA)(1)=2.27V
V2=(2.27mA)(1.2)=2.72V
V3=2.72V
Intensidad de corriente
Itotal=V/R => 5V/2.2Kohms=2.27mA
I1=Itotal=2.27mA
I2=V2/R2=1.36mA
I3=Itotla-I2=0.91mA
Potencia
P1=V*I=(2.27V)(2.27mA)=5.15mWatts
P2=(2.72V)(1.36mA)=3.6mWatts
P3=(2.72V)(0.91mA)=2.47mWatts

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

Practica 3-.Curva caracterstica del diodo
1) Calcular El cursor de la resistencia Variable en el punto Cero Volts
2) Medir Voltaje, la Corriente que pasa por El Diodo , y Anotar estos Valores en el punto 1
3) subir un poco el cursor de la resistencia variable y anotar los valores obtenidos del voltaje y
corriente del diodo en el punto 2
4) repetir el paso 3 hasta llegar al lmite de la resistencia variable obteniendo un aproximado de 20
puntos
5) colocar cada punto obtenido en una grfica de corriente del diodo contra el voltaje del diodo , y
unir los puntos obteniendo as la curva caracterstica del diodo

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

Practica 4-. Ejercicios Propuestos
UTILIZANDO LOS TEOREMAS YPOSTULADOSDEL ALGEBRA BOOLEANA REDUCIR LAS FUNCIONES
1) F=(AB+AC)BC+(BC+BC)BC
ACBC+(BC+BC)BC
BCB+BCBC
=BC

2)F=B+BD+(CD+CD)(CD+CD)
D(CD+CD)(CD+CD)
=D
3 )F=ABD+AC+DC+BC
=B+AC
4)F=ABC+ABC+ABC+ABC+ABC+ABC+ABC
AC+A+ABC
= AB
5)F=AB(C+D)+AD+AB
=AB(C+D)+DB
6)F=AB+CD+ABC+AD+AC
AB+CD+ABC+DC
=B+C+D

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

Practica 5-.Medio sumador

El Medio sumador es un con dos entradas y dos salidas que vendran a ser el resultado de la suma
y el acarreo mientras que los dos bits de entrada representan el sumando y el aadido de la
operacin
tabla de verdad
A

Ecuaciones lgicas para las salidas K y S

K=AB
S=AB+AB=A+B
Simulacion en Proteus

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

Practica 6-.Sumador 2 bits con display
Para Realizar un Sumador 2 bits se utiliza un circuito llamado semi-sumador (Haft Adder). el
dispositivo permite que sean aplicados 2 bits de entradas (A,B) para producir dos salidas,uno
correspondiente a resultado de la suma (S) y la otra correspondiente a acarreo (C)

Tabla De Verdad

A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

Cin
0
1
0
1
0
1
0
1

Cout
0
0
0
1
0
1
1
1

SUMA
0
1
1
0
1
0
0
1

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

se necesita sumar 2 nmeros de 2 bits, el cual se realiza con la unin de un medio sumador y un
sumador completo utilizando compuertas lgicas

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

Practica 7-DECODIFICADOR
Un decodificador es el proceso inverso de un codificador, es decir, un traductor de lenguaje de las
maquina al lenguaje de la gente.
El decodificador tiene 4 entradas a la izquierda y tiene a la derecha diez lneas de salidas.

A la izquierda se encuentran las 4 entradas BCD etiquetadas con D, C, B y A. Estas entradas se

activan con el uno lgico, o nivel alto. A la derecha se encuentran las 10 salidas del decodificador,
cada una con un circulito que indican que las salidas son activas en baja, es decir, que
normalmente estn en alta.

Los inversores que se encuentran a la salida se aaden por conveniencia para controlar las luces
de los indicadores decimales, es decir, que una salida activa se invierte a uno lgico en los
indicadores de salidas.

En la primera lnea de la tabla de verdad se muestran todas las entrada en el nivel bajo (0). Con
una entrada 0000 se activa la salida del cero decimal al estado bajo. El inversor inferior
complementa esta salida al nivel alto, lo que hace que luzca el indicador de la salida decimal cero,
no permitiendo que ninguno de los dems luzcan.

De igual forma, la quinta lnea muestra la entrada BCD 0100, lo que hace que se active la salida
cuatro en el nivel bajo. Esta salida es invertida haciendo que luzca el indicador de la salida decimal
4.

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

Tabla de verdad

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

(01010010 + 00001001) = 11011010 => (82 + 9) = 91

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

(11110000 + 11110111) = 1 11100111 => (-9 + -16) = -26

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

(10001001 + 01010010) = 11011011 => (145 + 74) = 219

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

Practica 8-.Sumador Restador utilizando complemento a 2

SUMA
La suma es la ms importante de estas operaciones ya que las otras tres operaciones
(sustraccin, multiplicacin y divisin) se pueden llevar a cabo utilizando la suma.
Mtodo para sumar dos nmeros BCD:
Paso 1. Sumar los dos nmeros BCD utilizando las reglas de suma Binaria vistas
anteriormente.
Paso 2. Si una suma de 4 bits es igual o menor que 9, es un nmero BCD vlido.
Paso 3. Si una suma de 4 bits es mayor que 9, o si genera un acarreo en el grupo de 4 bits, el
resultado no es vlido. En este caso, se suma 6 (0110) al grupo de 4 bits para saltar as los
seis estados no vlidos y pasar al cdigo 8421. Si se genera un acarreo al sumar 6, ste se
suma al grupo de 4 bits siguiente.
Ejemplo

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

Con compuertas lgicas

Restador
Para la resta de dos dgitos binarios , un circuito digital la hace con operaciones de suma en
complemento a Dos.
Restas por Convenio Complemento A 2
La resta o diferencia de dos dgitos binarios, un circuito digital la hace con operaciones de
suma en complemento a uno o dos.
Para ilustrar este tipo de restas se analizar un ejemplo:
1) Se toma el sustraendo Sn y se complementa.
2) Al nmero complementado le sumamos la unidad.
3) El resultado ser el sustraendo negativo (Sn), el cual se sumar al minuendo Mn.
4) Deben de considerarse los bits de signo desde que se inicia la operacin hasta que
finaliza.
5) En el resultado final existe un bit que no se considera

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

6) Para visualizar el resultado de la resta en cdigo BCD en los dos displays se utiliza la
misma lgica del sumador.

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

Para nmeros negativos se utiliza un 7485 que compara los 2 nmeros de entrada y si el
primero es menor que el segundo se activa la punta de prueba de los displays indicando que
la operacin no se puede realizar

Alumno: Jos Luis Quiroz Aguirre, Taller Sistemas Digitales I

simulacin en Proteus