CARACTERSTICAS DEL Z80

Bus de datos bidireccional de 8 bits.

Bus de direcciones de 16 bits.
Lnea de salida /M1 que indica que el procesador se encuentra en el ciclo mquina de
recogida del cdigo de operacin en la memoria.
Terminal de salida /MREQ (Memory request) que indica acceso a memoria.
Terminal de salida /IOREQ (Input/Output request) que indica operacin de entrada/salida
sobre un perifrico.
Seales de salida /RD (Read) y /WR (Write) para indicar, respectivamente, operaciones
de
lectura y escritura .
Lnea de salida /RFSH (Refresh) que se activa para indicar que los terminales de
direcciones
A0-A7 contienen una direccin de refresco. El registro R hace de contador de filas en las
operaciones de refresco de las memorias dinmicas.
Lnea de salida /HALT que indica que la CPU se encuentra en espera (tras la instruccin
HALT ejecuta instrucciones NOP hasta la llegada de una interrupcin).
Seal de entrada /WAIT que hace que provoca el retraso de la ejecucin de la instruccin,
para conectar perifricos ms lentos.
Terminal /RESET que inicializa la CPU y pone el PC a cero.
Dos terminales de interrupcin: /INT (Programable) y /NMI (No enmascarable).
Seal de entrada /BUSREQ (Bus request) para la peticin del bus y seal de salida
/BUSACK (Bus acknowledge) para la confirmacin de bus cedido que permiten
implementar
los protocolos de gestin del bus para el DMA y el multiproceso.

Bus
Patillas del Z80. Las lneas del bus de direcciones se ven en rojo, las del bus de datos en azul y las
del bus de control en color verde
+--\/--+
<-- A11 1| |40 A10 -->
<-- A12 2| |39 A9 -->
<-- A13 3| |38 A8 -->
<-- A14 4| |37 A7 -->
<-- A15 5| |36 A6 -->
--> CLK 6| |35 A5 -->
<-> D4 7| |34 A4 -->
<-> D3 8| |33 A3 -->
<-> D5 9| Z80 |32 A2 -->
<-> D6 10| |31 A1 -->
+5V Vcc 11| |30 A0 -->
<-> D2 12| |29 GND
<-> D7 13| |28 !RFSH -->
<-> D0 14| |27 !M1 -->
<-> D1 15| |26 !RESET <---> !INT 16| |25 !BUSRQ <---> !NMI 17| |24 !WAIT <-<-- !HALT 18| |23 !BUSAK -->
<-- !MREQ 19| |22 !WR -->
<-- !IORQ 20| |21 !RD -->
+------+

Memoria
Si consideramos al Z80 como procesador de arquitectura de registros generales, se sita dentro del
tipo de registro-memoria.
16 MB de memoria RAM extendiendo el tamao de los registros, frente a los 64 KB del Z80
Un sistema con Z80 se completa con el empleo de memorias estndar de lectura y memorias
estticas o dinmicas de lectura y escritura, adems pertenecen al sistema, puertos de entrada y
salida paralelo, interfaces de comunicacin serie, sistemas contadores temporizadores y circuitos de
acceso directo a memoria.
El funcionamiento del sistema consiste en que las instrucciones del microprocesador, que estn en
la memoria ROM, se ejecutan en una forma secuencial de operacin, la fuente de datos es, la propia
CPU, los perifricos o las memorias, la transferencia interna de datos es a travs del CPU,
exceptuando la transferencia de datos en el proceso de acceso directo a memoria.
Los registros internos contienen 208 bits de memoria lectura/escritura que son accesibles por el
programador. Estos registros incluyen 2 sets de 6 registros de propsito general, los cuales
podrian ser usados individualmente como registros de 8 bits o como pares de registros de 16
bits.
Adems tiene dos sets de registros acumulador y de bandera. Un grupo de instrucciones de
intercambio que hacen que el registro principal o alternativo sean accesibles al programador. El
set alternativo permite operaciones en modo foreground- background o podra ser reservado
para respuesta muy rpida de interrupciones.
DATA